JPS62237805A - 電圧増幅回路 - Google Patents
電圧増幅回路Info
- Publication number
- JPS62237805A JPS62237805A JP61081792A JP8179286A JPS62237805A JP S62237805 A JPS62237805 A JP S62237805A JP 61081792 A JP61081792 A JP 61081792A JP 8179286 A JP8179286 A JP 8179286A JP S62237805 A JPS62237805 A JP S62237805A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- terminal
- stage
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば磁気カードリーダ用復調器に使用さ
れる出力電圧クランプ回路を持つ電圧増幅回路に関する
ものである。
れる出力電圧クランプ回路を持つ電圧増幅回路に関する
ものである。
第３図は磁気カードリーダ用復調器に使用されている従
来の電圧増幅回路の一例を示すブロック図である。ここ
で、１は差動入力の反転入力端子、２は差動入力の非反
転入力端子、３は出力端子、４は差動増幅段、５は第二
増幅段、９は出力段である。ま友、６は電圧クランプ段
であり、第３図の具体的な回路例を１＠４図に示す。
来の電圧増幅回路の一例を示すブロック図である。ここ
で、１は差動入力の反転入力端子、２は差動入力の非反
転入力端子、３は出力端子、４は差動増幅段、５は第二
増幅段、９は出力段である。ま友、６は電圧クランプ段
であり、第３図の具体的な回路例を１＠４図に示す。
第４図において第３図と同一符号は同一部分を示すもの
で、７は電源電圧ライン、８は接地ラインである。差動
増幅段４は、定電流源工、差動増幅用ＰＮＰ）ランジス
タＱｓ−Ｑｔ およびこれら各トランジスタの能動負荷
となるＮＰＮトランジスタＱＳ、Ｑ４から構成される。
で、７は電源電圧ライン、８は接地ラインである。差動
増幅段４は、定電流源工、差動増幅用ＰＮＰ）ランジス
タＱｓ−Ｑｔ およびこれら各トランジスタの能動負荷
となるＮＰＮトランジスタＱＳ、Ｑ４から構成される。
まｔ１第二増幅段５は定電流源Ｉ、と増幅用ＮＰＮトラ
ンジスタＱ。
ンジスタＱ。
お工び位相補償用コンデンサＣ１から構成され、出力段
９Ｖｉエミツタフオロワ用ＮＰＮ）ランジスタＱ、と同
じくエミッタフォロワ用ＰＮＰ）ランジスタＱ、から構
成されている。さらに、電圧クランプ段６Ｊｆｉ出力端
子３と反転入力端子１間に逆並列に接続された出力電圧
クランプ用ダイオードＤ１ ＃ ”ｔ から構成されて
いる。
９Ｖｉエミツタフオロワ用ＮＰＮ）ランジスタＱ、と同
じくエミッタフォロワ用ＰＮＰ）ランジスタＱ、から構
成されている。さらに、電圧クランプ段６Ｊｆｉ出力端
子３と反転入力端子１間に逆並列に接続された出力電圧
クランプ用ダイオードＤ１ ＃ ”ｔ から構成されて
いる。
次に上記電圧増幅回路の動作を説明する。ここで、電源
電圧？Ｖｃｃ とする時、非反転入力端子２には外部
よりつｖｃｃの基準電圧が印加される。
電圧？Ｖｃｃ とする時、非反転入力端子２には外部
よりつｖｃｃの基準電圧が印加される。
入力信号が端子１，２間に入力されると、この入力信号
は差動増幅段４で増幅されて出力される。
は差動増幅段４で増幅されて出力される。
そして、この出力信号は第二増幅段５に入力され、さら
に増幅され之うえ、出力段９のエミッタフォロワを通し
て出力端子３に出力される。入力端子１．２の入力オフ
セット電圧がｏｖのとき、出力端子３において出力信号
電圧は７Ｖｃｃを基準として得られる。ま之、この出力
信号電圧の振幅は、クランプ段６のダイオードＤｔ＊Ｄ
！の順方向電圧（約０，７Ｖ）になると、反転入力端子
１へ負帰還がかかるため、結果としてＪＬ Ｖｃｃ−ｇ
、基準として±０．６ｖにクランプされる。
に増幅され之うえ、出力段９のエミッタフォロワを通し
て出力端子３に出力される。入力端子１．２の入力オフ
セット電圧がｏｖのとき、出力端子３において出力信号
電圧は７Ｖｃｃを基準として得られる。ま之、この出力
信号電圧の振幅は、クランプ段６のダイオードＤｔ＊Ｄ
！の順方向電圧（約０，７Ｖ）になると、反転入力端子
１へ負帰還がかかるため、結果としてＪＬ Ｖｃｃ−ｇ
、基準として±０．６ｖにクランプされる。
このような電圧増幅回路は、クランプ段６を無視すると
、ごく一般的な演算増幅器の回路である。
、ごく一般的な演算増幅器の回路である。
ま之、第４図の電圧増幅回路が正常動作する最低電源電
圧Ｖｃｃ（ＭＩＮ）は、概ね次式で表わせる。
圧Ｖｃｃ（ＭＩＮ）は、概ね次式で表わせる。
ＶＣＣ（ＭＩＮ） −２（ｖｐ２＋ ＶＢＨｍ９＋ Ｖ
８ＡＴ５ ）−３，２（Ｖ） ・・・・・・・・・（
１）几だし％ ＶＦ２はクランプダイオードＤ、の順方
向電圧でｇ Ｏ，７Ｖ ｓ ＶＥＢ９はＰＮＰ） ５ン
ジスタＱ、 （Ｄｘミツターベース間電電圧、 ０．７
Ｖ％ｖｓＡ７．はＮＰＮ）ランジスタＱ１の飽和電圧
で０．２Ｖとしている。周囲温度が一２００ＩＣなると
、ＶＦ ２ 、 ＶＥ Ｂ ｓ （７） 温Ｋ 依存性
が大きい（それぞれ約−２ｍＶ／℃）ｆｔめ、ｖｃｏＣ
ＭＩＮ）はさらに高くなり、約３．６（Ｖ）となる。
８ＡＴ５ ）−３，２（Ｖ） ・・・・・・・・・（
１）几だし％ ＶＦ２はクランプダイオードＤ、の順方
向電圧でｇ Ｏ，７Ｖ ｓ ＶＥＢ９はＰＮＰ） ５ン
ジスタＱ、 （Ｄｘミツターベース間電電圧、 ０．７
Ｖ％ｖｓＡ７．はＮＰＮ）ランジスタＱ１の飽和電圧
で０．２Ｖとしている。周囲温度が一２００ＩＣなると
、ＶＦ ２ 、 ＶＥ Ｂ ｓ （７） 温Ｋ 依存性
が大きい（それぞれ約−２ｍＶ／℃）ｆｔめ、ｖｃｏＣ
ＭＩＮ）はさらに高くなり、約３．６（Ｖ）となる。
磁気カードリーグをバッテリーで動作させる場合は、出
来るだけ電源電圧が低電圧まで動作することが重要であ
る。また、磁気カードリーグ用復調器の出力データを処
理するためのマイクロコンビュータケよ、最低電源電圧
が３ｖのものがあり、この場合、磁気カードリーグとし
ての最低電源電圧は、復調器の電圧増幅回路の最低電源
電圧３．６ｖに等しくなる。
来るだけ電源電圧が低電圧まで動作することが重要であ
る。また、磁気カードリーグ用復調器の出力データを処
理するためのマイクロコンビュータケよ、最低電源電圧
が３ｖのものがあり、この場合、磁気カードリーグとし
ての最低電源電圧は、復調器の電圧増幅回路の最低電源
電圧３．６ｖに等しくなる。
以上のように、この従来例の電圧増幅回路は、正常動作
に必要な最低電源電圧が高いという欠点があり之。
に必要な最低電源電圧が高いという欠点があり之。
この発明は上記のような問題点を解消するｔめになされ
ｔもので、最低電源電圧を２．４ｖ以下にできる電圧増
幅回路を得ることを目的とする。
ｔもので、最低電源電圧を２．４ｖ以下にできる電圧増
幅回路を得ることを目的とする。
この発明に係る電圧増幅回路は、第二増幅段の出力をそ
のまま出力として得るとともに、電圧クランプ段をＮＰ
Ｎ）ランジスタとＰＮＰ ）ランジスタのエミッタフォ
ロワ形式としｔものである。
のまま出力として得るとともに、電圧クランプ段をＮＰ
Ｎ）ランジスタとＰＮＰ ）ランジスタのエミッタフォ
ロワ形式としｔものである。
この発明の電圧増幅回路においては、電圧クランプ段は
エミッタフォロワ形式としているｔめ、信号電流はこの
エミッタフォロワを通して電源ま之は接地と入力端子間
に流れる友め、出力電流は小さくなり、出力段は不要と
なる。この定め、最低電源電圧を決めるトランジスタの
ベース−エミッタの数が減ることにより、結果として最
低電源電圧を低くできる。
エミッタフォロワ形式としているｔめ、信号電流はこの
エミッタフォロワを通して電源ま之は接地と入力端子間
に流れる友め、出力電流は小さくなり、出力段は不要と
なる。この定め、最低電源電圧を決めるトランジスタの
ベース−エミッタの数が減ることにより、結果として最
低電源電圧を低くできる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による電圧増幅回路のブロ
ック図で、第２図は第１図の具体例を示す回路図である
。この実施例の電圧増幅回路は、反転入力端子１．非反
転入力端子２から入力電圧を入力する差動増幅段４と、
この差動増幅段４の出力と出力端子３間に接続され之第
二増幅段５と、出力端子３に入力が接続されかつ反転入
力端子１に出力が接続されｔエミッタフォロワ形式の電
圧クランプ段６を備え、この電圧クランプ段６がエミッ
タフォロワとして動作するクランプ用ＮＰＮトランジス
タＱ６と同じくエミッタフォロワとして動作するクラン
プ用ＰＮＰ）ランジスタＱｙから構成されている。なお
、図中、同一符号は同一ま之は相当部分を示している。
ック図で、第２図は第１図の具体例を示す回路図である
。この実施例の電圧増幅回路は、反転入力端子１．非反
転入力端子２から入力電圧を入力する差動増幅段４と、
この差動増幅段４の出力と出力端子３間に接続され之第
二増幅段５と、出力端子３に入力が接続されかつ反転入
力端子１に出力が接続されｔエミッタフォロワ形式の電
圧クランプ段６を備え、この電圧クランプ段６がエミッ
タフォロワとして動作するクランプ用ＮＰＮトランジス
タＱ６と同じくエミッタフォロワとして動作するクラン
プ用ＰＮＰ）ランジスタＱｙから構成されている。なお
、図中、同一符号は同一ま之は相当部分を示している。
次に、上記実施例回路の動作を説明する。ここで、非反
転入力端子２は外部工’ ２ ｖＣＣの電圧が印加され
るものとする。入力信号が端子１，２間に入力されると
、どの入力信号は差動増幅段４で増幅され、第二増幅段
５に入力される。そして、この増幅段５の出力信号は出
力端子３に出力されるとともに、電圧クランプ段６に入
力される。このとき、出力端子３の出力信号電圧が約＋
０．７ Ｖになると、トランジスタＱ６のベース・エミ
ッタが順バイアスになり、入力端子１への電流はトラン
ジスタＱ６全通して電源から供給される。これにエリ、
反転入力端子１へ負帰還がかがる之め、出力電圧は約＋
〇、７Ｖでクランプされる。
転入力端子２は外部工’ ２ ｖＣＣの電圧が印加され
るものとする。入力信号が端子１，２間に入力されると
、どの入力信号は差動増幅段４で増幅され、第二増幅段
５に入力される。そして、この増幅段５の出力信号は出
力端子３に出力されるとともに、電圧クランプ段６に入
力される。このとき、出力端子３の出力信号電圧が約＋
０．７ Ｖになると、トランジスタＱ６のベース・エミ
ッタが順バイアスになり、入力端子１への電流はトラン
ジスタＱ６全通して電源から供給される。これにエリ、
反転入力端子１へ負帰還がかがる之め、出力電圧は約＋
〇、７Ｖでクランプされる。
ま友、出力信号電圧が約−〇、７Ｖになると、同様にト
ランジス／ Ｑｙが働く友め、出力電圧は約−０，７Ｖ
にクランプされる。
ランジス／ Ｑｙが働く友め、出力電圧は約−０，７Ｖ
にクランプされる。
従って、この実施例回路において、正常動作に必要な最
低電源電圧ＶＣ，（ＭＩＮ）は概ね次式で表わせる。
低電源電圧ＶＣ，（ＭＩＮ）は概ね次式で表わせる。
Ｖ’ｏｃ（ＭＩＮ） −２（ＶＩＢ７ ＋ｖＳＡＴ５
）−１，８Ｖ ・・・・・・・・（２）ただし％
ＶＥ８７はトランジスタＱ、のエミッタベース間電圧で
ｖ Ｏ−７ＶｓＶ Ｓ ＡＴ ５はトランジスタＱ、の
飽和電圧で、０．２Ｖである。よって、周囲温度−２０
℃としても約２．ＯＶである。即ち、従来回路に対し、
約１．６ｖ改善される。これにエリ、ｖｃｃ＝３ｖの磁
気カードリーダ復調器を実現できるほか、バッテリー動
作に対しても大きな改善効果が得られる。
）−１，８Ｖ ・・・・・・・・（２）ただし％
ＶＥ８７はトランジスタＱ、のエミッタベース間電圧で
ｖ Ｏ−７ＶｓＶ Ｓ ＡＴ ５はトランジスタＱ、の
飽和電圧で、０．２Ｖである。よって、周囲温度−２０
℃としても約２．ＯＶである。即ち、従来回路に対し、
約１．６ｖ改善される。これにエリ、ｖｃｃ＝３ｖの磁
気カードリーダ復調器を実現できるほか、バッテリー動
作に対しても大きな改善効果が得られる。
なお、このような電圧増幅回路は汎用性の高いものであ
り、とくに磁気カードリーダ用復調器に限定するもので
はない。
り、とくに磁気カードリーダ用復調器に限定するもので
はない。
以上のように、この発明によれば、クランプ段をエミッ
タフォロワ形式として出力段を不要にし九ので、動作に
必要な最低電源電圧が低い出力電圧クランプ機能を持つ
電圧増幅回路が得られる効果がある。
タフォロワ形式として出力段を不要にし九ので、動作に
必要な最低電源電圧が低い出力電圧クランプ機能を持つ
電圧増幅回路が得られる効果がある。
第１図はこの発明の一実施例を示すブロック図、！２図
は第１図の具体例を示す回路図、第３因は従来回路の例
を示すブロック図、第４図は第３図の具体的な回路図で
ある。 １・・・・反転入力端子、２・・・・非反転入力端子、
３・・・・出力端子、４・・・・差動増幅段、５・・・
・第二増幅段、６・・・・電圧クランプ段、Ｔ・・・・
電源電圧ライン、８・・・・接地ライン。
は第１図の具体例を示す回路図、第３因は従来回路の例
を示すブロック図、第４図は第３図の具体的な回路図で
ある。 １・・・・反転入力端子、２・・・・非反転入力端子、
３・・・・出力端子、４・・・・差動増幅段、５・・・
・第二増幅段、６・・・・電圧クランプ段、Ｔ・・・・
電源電圧ライン、８・・・・接地ライン。
Claims (1)
- 反転入力端子、非反転入力端子を有しかつこれら入力端
子間に印加される入力電圧を増幅する差動増幅段と、該
差動増幅段の出力と出力端子間に接続された第二増幅段
と、前記出力端子に入力が接続され前記反転入力端子に
出力が接続されたエミッタフォロワ形式の電圧クランプ
段とを備えた電圧増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081792A JPS62237805A (ja) | 1986-04-09 | 1986-04-09 | 電圧増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081792A JPS62237805A (ja) | 1986-04-09 | 1986-04-09 | 電圧増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237805A true JPS62237805A (ja) | 1987-10-17 |
Family
ID=13756337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61081792A Pending JPS62237805A (ja) | 1986-04-09 | 1986-04-09 | 電圧増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237805A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252511A (ja) * | 1988-08-17 | 1990-02-22 | Akai Electric Co Ltd | 心電図信号記録用増幅装置 |
| JP2009159508A (ja) * | 2007-12-27 | 2009-07-16 | Nec Electronics Corp | 演算増幅器及び積分回路 |
| JP2012129691A (ja) * | 2010-12-14 | 2012-07-05 | Fujitsu Telecom Networks Ltd | アンプ回路とそれを備える充電または放電制御回路とその制御方法 |
| CN109617533A (zh) * | 2017-10-04 | 2019-04-12 | 联咏科技股份有限公司 | 高反应速率的放大器电路以及相关的嵌位方法 |
-
1986
- 1986-04-09 JP JP61081792A patent/JPS62237805A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252511A (ja) * | 1988-08-17 | 1990-02-22 | Akai Electric Co Ltd | 心電図信号記録用増幅装置 |
| JP2009159508A (ja) * | 2007-12-27 | 2009-07-16 | Nec Electronics Corp | 演算増幅器及び積分回路 |
| JP2012129691A (ja) * | 2010-12-14 | 2012-07-05 | Fujitsu Telecom Networks Ltd | アンプ回路とそれを備える充電または放電制御回路とその制御方法 |
| CN109617533A (zh) * | 2017-10-04 | 2019-04-12 | 联咏科技股份有限公司 | 高反应速率的放大器电路以及相关的嵌位方法 |
| CN109617533B (zh) * | 2017-10-04 | 2023-02-28 | 联咏科技股份有限公司 | 高反应速率的放大器电路以及相关的嵌位方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| US4187537A (en) | Full-wave rectifier | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JPS62237805A (ja) | 電圧増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| US4812734A (en) | Current-mirror arrangement | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0527282B2 (ja) | ||
| JPS631454Y2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| US4356455A (en) | Amplifier | |
| JPH0451084B2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH0746974Y2 (ja) | 温度補償バイアス回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPS6358404B2 (ja) | ||
| JPS628987B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 |