JP2614294B2 - 受光半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、光感応素子（以下、フォトダイオードと記
す）を含んだ受光半導体集積回路に係り、特にフォトイ
ンタラプタなどに使用されるものである。

（従来の技術） 従来のフォトインタラプタには、第５図に示すよう
に、発光ダイオード51と、この発光ダイオード51の発光
出力を受光するフォトトランジスタ52と、このフォトト
ランジスタ52の光電流出力を増幅するトランジスタ53
と、チップ抵抗54および55との各個別部品を回路基板上
に実装して半田付け接続したものがある。しかし、この
ようなフォトインタラプタは、使用部品点数が多く、組
立て工数等を必要とし、コストが高くなってしまう。

また、従来のフォトインタラプタには、第６図に示す
ように、発光ダイオード61とチップ抵抗62と受光半導体
集積回路63とを使用したものがある。このようなフォト
インタラプタで使用される従来の受光半導体集積回路63
は、発光ダイオード61の発光出力を受光するフォトトラ
ンジスタ64と、このフォトトランジスタ64の光電流出力
を増幅する増幅回路65と、パルス化回路66と、電流増幅
回路67と、定電圧回路68とからなる。

このようなフォトインタラプタは、受光半導体集積回
路63を使用しているので使用部品点数が少なくて済む
が、内部の光電流増幅用トランジスタの電流増幅率のば
らつきが大きいと、受光感度のばらつきが大きくなると
いう問題がある。また、従来の受光半導体集積回路63
は、電源電圧Vccとして、発光ダイオード（GaAs発光ダ
イオード、GaAlAs発光ダイオード等）61の順方向電圧に
比べてかなり高い5V程度が必要であり、消費電力が大き
くなってしまう。

（発明が解決しようとする課題） 本発明は、上記したように従来の受光半導体集積回路
は、光電流増幅用トランジスタの電流増幅率のばらつき
が大きいと、受光感度のばらつきが大きくなり、また、
電源電圧として5V程度が必要であり、消費電力が大きく
なるという問題点を解決すべくなされたもので、低電源
電圧下での使用が可能になって低消費電力化が可能にな
り、および／あるいは、受光感度のばらつきが小さくな
る受光半導体集積回路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明の受光半導体集積回路の１つは、高電位側の電
源端子と低電位側の電源端子との間に直列に接続されて
いるPNPトランジスタおよびコレクタ・ベース相互が接
続されたNPNトランジスタと、上記PNPトランジスタのベ
ースと前記低電位側の電源端子との間に接続されている
フォトダイオードとを具備することを特徴とする。

また、本発明の受光半導体集積回路の１つは、フォト
ダイオードと、このフォトダイオードの光電流出力を増
幅する少なくとも１つのカレントミラー回路を含む光電
流増幅回路とを具備することを特徴とする。

また、本発明の受光半導体集積回路の１つは、高電位
側の電源端子と低電位側の電源端子との間に直列に接続
されているPNPトランジスタおよびコレクタ・ベース相
互が接続されたNPNトランジスタと、上記PNPトランジス
タのベースと前記低電位側の電源端子との間に接続され
ているフォトダイオードと、上記高電位側の電源端子と
低電位側の電源端子との間に接続され、上記フォトダイ
オードの光電流出力を増幅する少なくとも１つのカレン
トミラー回路を含む光電流増幅回路とを具備することを
特徴とする。

（作用） 本発明の受光半導体集積回路の１つによれば、高電位
側の電源端子と低電位側の電源端子との間の電源電圧
は、コレクタ・ベース相互が接続されたNPNトランジス
タのベース・エミッタ間電圧とPNPトランジスタのコレ
クタ・エミッタ間電圧との和に相当する低い電圧で済
み、低消費電力化が可能になる。この場合、この電源電
圧が発光ダイオード（例えばGaAs発光ダイオード）の順
方向電圧よりも大きければ、この発光ダイオードを上記
受光半導体集積回路に並列に、即ち、この発光ダイオー
ドを前記高電位側の電源端子と低電位側の電源端子との
間の直接に接続してフォトインタラプタを構成すること
が可能になる。

また、本発明の受光半導体集積回路の１つによれば、
フォトダイオードの光電流出力を少なくとも１つのカレ
ントミラー回路を含む光電流増幅回路により増幅するの
で、光電流増幅用トランジスタの電流増幅率のばらつき
が小さくなり、受光感度のばらつきが小さくなる。

また、本発明の受光半導体集積回路の１つによれば、
高電位側の電源端子と低電位側の電源端子との間の電源
電圧は、コレクタ・ベース相互が接続されたNPNトラン
ジスタのベース・エミッタ間電圧とPNPトランジスタの
コレクタ・エミッタ間電圧との和に相当する低い電圧で
済み、低消費電力化が可能になる。しかも、フォトダイ
オードの光電流出力を少なくとも１つのカレントミラー
回路を含む光電流増幅回路により増幅するので、光電流
増幅用トランジスタの電流増幅率のばらつきが小さくな
り、受光半導体集積回路の受光感度のばらつきが小さく
なる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。

第１図に示すフォトインタラプタにおいて、フォトイ
ンタラプタ電源端子１と接地電位端子２との間には、電
源電圧降下用抵抗３および発光ダイオード４が直列に接
続されており、この発光ダイオード４の発光出力を受光
するフォトダイオード５を含み、発光ダイオード４との
光結合の有無を検出する受光半導体集積回路６が、この
発光ダイオード４に並列に接続されており、この受光半
導体集積回路６の出力がフォトインタラプタ出力端子７
に取出されている。

受光半導体集積回路６は、例えばシリコンチップ上に
第２図に示すように回路が形成されている。即ち、高電
位側の電源端子（本例ではVcc電源端子21）と低電位側
の電源端子（本例では接地電位端子22）との間に、第１
のPNPトランジスタP1およびコレクタ・ベース相互が接
続された第１のNPNトランジスタN1が直列に接続され、
第１のPNPトランジスタP1のベースと接地電位端子22と
の間にフォトダイオード５が接続されている。第１のNP
NトランジスタN1に、第２のNPNトランジスタN2がカレン
トミラー接続されて第１のカレントミラー回路CM1が構
成されている。

さらに、Vcc電源端子21と第２のNPNトランジスタN2の
コレクタとの間に、コレクタ・ベース相互が接続された
第２のPNPトランジスタP2が接続され、この第２のPNPト
ランジスタP2に第３のPNPトランジスタP3がカレントミ
ラー接続されて第２のカレントミラー回路CM2が構成さ
れている。

さらに、第３のPNPトランジスタP3のコレクタと接地
電位端子22との間に、コレクタ・ベース相互が接続され
た第３のNPNトランジスタN3が接続され、この第３のNPN
トランジスタN3に第４のNPNトランジスタN4がカレント
ミラー接続されて第３のカレントミラー回路CM3が構成
されており、この第４のNPNトランジスタN4はコレクタ
受光検出出力端子23に接続されている。

ここに、第１のPNPトランジスタP1および第１のカレ
ントミラー回路CM1乃至第３のカレントミラー回路CM3
は、光電流増幅回路を形成している。

なお、第１のカレントミラー回路CM1における第１のN
PNトランジスタN1と第２のNPNトランジスタN2とのエミ
ッタ面積比は例えば1:2、第２のカレントミラー回路CM2
における第２のPNPトランジスタP2と第３のPNPトランジ
スタP3とのエミッタ面積比は例えば1:2、第３のカレン
トミラー回路CM3における第３のNPNトランジスタN3と第
４のNPNトランジスタN4とのエミッタ面積比は例えば1:2
である。

受光半導体集積回路６においては、フォトダイオード
２が発光ダイオードの発光出力を受光している時に発生
する光電流Ipは、第１のPNPトランジスタP1および第１
のカレントミラー回路CM1乃至第３のカレントミラー回
路CM3からなる光電流増幅回路により増幅されて受光検
出出力端子23に出力する。この場合、各カレントミラー
回路において、対をなす２個のトランジスタ（例えばN1
とN2）が同じ特性を持っているとすれば、この２個のト
ランジスタ（例えばN1とN2）のエミッタ電流はエミッタ
面積比に等しくなる。従って、このトランジスタの電流
増幅率hfeが100程度以上であれば、ベース電流の大きさ
を無視でき、この２個のトランジスタ（例えばN1とN2）
のコレクタ電流はエミッタ面積比により決まる。従っ
て、対をなす２個のトランジスタ（光電流増幅用トラン
ジスタ）の電流増幅率のばらつきが小さくなり、受光半
導体集積回路６の受光感度のばらつきが小さくなる。

また、受光半導体集積回路６においては、光電流増幅
回路に供給される電源電圧は、例えば第１のNPNトラン
ジスタN1のベース・エミッタ間電圧と第１のPNPトラン
ジスタP1のコレクタ・エミッタ間電圧との和に相当する
例えば0.9V程度の低い電圧で済むので、低消費電力化が
可能になう。この場合、この電源電圧が発光ダイオード
（例えばGaAs発光ダイオード）４の順方向電圧よりも大
きければ、第１図に示したように、発光ダイオード４を
受光半導体集積回路６に並列に、即ち、発光ダイオード
４を受光半導体集積回路６のVcc電源端子21と接地電位
端子22との間の直接に接続してフォトインタラプタを構
成することが可能になる。

なお、上記実施例では、光電流増幅回路の一部にカレ
ントミラー回路が含まれていたが、第３図に示す受光半
導体集積回路６のように、光電流増幅回路の全部をカレ
ントミラー回路により形成すれば、光電流増幅用トラン
ジスタの電源増幅率のばらつきが一層小さくなり、受光
半導体集積回路６の受光感度のばらつきが一層小さくな
る。

即ち、第３図に示す受光半導体集積回路６は、第１図
に示した受光半導体集積回路６と比べて、Vcc電源端子2
1とフォトダイオード５との間に、コレクタ・ベース相
互が接続された第４のPNPトランジスタP4が接続され、
この第４のPNPトランジスタP4の第１のPNPトランジスタ
P1がカレントミラー接続されて第４のカレントミラー回
路CM4が構成されている点と、各カレントミラー回路に
おけるトランジスタ対のエミッタ面積比は1:1である点
が異なり、その他は同じであるので第１図中と同一符号
を付している。

第４図は、本発明のさらに他の実施例に係る受光半導
体集積回路６を示しており、第２図に示した受光半導体
集積回路６と比べて、光電流増幅回路の例えば第３のカ
レントミラー回路CM3が省略され、第２のカレントミラ
ー回路CM2の出力側に検出電流閾値設定回路41が挿入さ
れている点と、各カレントミラー回路におけるトランジ
スタ対のエミッタ面積比は1:1である点が異なり、その
他は同じであるので第２図中と同一符号を付している。

検出電流閾値設定回路41は、Vcc電源端子21と接地電
位端子22との間に、抵抗42とコレクタ・ベース相互が接
続された第５のNPNトランジスタN5が直列に接続され、
この第５のNPNトランジスタN5に第６のNPNトランジスタ
N6がカレントミラー接続されて第５のカレントミラー回
路CM5が構成されている。そして、この第６のNPNトラン
ジスタのコレクタN6は、第２のカレントミラー回路CM2
の第３のPNPトランジスタP3のコレクタに接続されてい
る。さらに、この第６のNPNトランジスタN6のコレクタ
に、第７のNPNトランジスタN7のベースが接続され、こ
の第７のNPNトランジスタN7のエミッタは接地電位端子2
2に、コレクタは受光検出出力端子23に接続されてい
る。

このような第４図の受光半導体集積回路６において
は、フォトダイオード５が発光ダイオードの発光出力を
受光している時、第２のカレントミラー回路CM2の出力
電流が第６のNPNトランジスタN6のコレクタ電流より小
さいと、その全てが第６のNPNトランジスタN6のコレク
タ電流として吸い込まれ、受光検出出力用の第７のNPN
トランジスタN7はオフ状態である。これに対して、第２
のカレントミラー回路CM2の出力電流が、第６のNPNトラ
ンジスタN6のコレクタ電流よりも大きくなって受光検出
出力用の第７のNPNトランジスタN7にオン動作に必要な
ベース電流を流し始めると、第７のNPNトランジスタN7
はオン状態になる。このように検出電流閾値設定回路41
の動作によって、受光検出出力用の第７のNPNトランジ
スタN7のオン動作に必要なベース電流（閾値）を設定す
ることが可能になり、受光検出出力のオン／オフの切替
えが鋭くなる。

なお、上記各実施例においては、光電流増幅回路に低
電源電圧を供給すると共に、フォトダイオード５の光電
流出力を少なくとも１つのカレントミラー回路を含む光
電流増幅回路により増幅しているが、光電流増幅回路に
上記実施例と同様に低電源電圧を供給することと、少な
くとも１つのカレントミラー回路を含む光電流増幅回路
により増幅実施することを、別々に実施してもよい。

［発明の効果］ 上述したように本発明によれば、低電源電圧下での使
用が可能になって低消費電力化が可能になり、および／
あるいは、受光感度のばらつきが小さくなる受光半導体
集積回路を実現できる。

【図面の簡単な説明】

第１図は本発明の受光半導体集積回路の一応用例である
フォトインタラプタを示す回路図、第２図は本発明の受
光半導体集積回路の一実施例を示す回路図、第３図およ
び第４図はそれぞれ本発明の受光半導体集積回路の他の
実施例を示す回路図、第５図および第６図はそれぞれ従
来のフォトインタラプタを示す回路図である。 ４……発光ダイオード、５……フォトダイオード、６…
…受光半導体集積回路、21……Vcc電源端子、22……接
地電位端子、23……受光検出出力端子、P1〜P4……PNP
トランジスタ、N1〜N7……NPNトランジスタ、CM1〜CM5
……カレントミラー回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】発光ダイオードの発光出力を受光すべく、
   アノードが低電位側の電源端子に接続されたフォトダオ
   ードと、 このフォトダイオードのカソードにベースが接続され、
   かつエミッタが高電位側の電源端子に接続された第１の
   PNPトランジスタと、 この第１のPNPトランジスタと前記低電位側の電源端子
   との間に直列に接続され、かつコレクタ・ベース相互が
   接続された第１のNPNトランジスタと、 この第１のNPNトランジスタのベースにベースが接続さ
   れ、かつエミッタが前記低電位側の電源端子に接続され
   て、前記第１のNPNトランジスタとで第１のカレントミ
   ラー回路を構成する第２のNPNトランジスタと、 この第２のNPNトランジスタと前記高電位側の電源端子
   との間に直列に接続され、かつコレクタ・ベース相互が
   接続された第２のPNPトランジスタと、 この第２のPNPトランジスタのベースにベースが接続さ
   れ、かつエミッタが前記高電位側の電源端子に接続され
   て、前記第２のPNPトランジスタとで第２のカレントミ
   ラー回路を構成する第３のPNPトランジスタと、 前記高電位側の電源端子と前記低電位側の電源端子との
   間に抵抗を介して直列に接続され、かつコレクタ・ベー
   ス相互が接続された第５のNPNトランジスタと、 前記第３のPNPトランジスタと前記低電位側の電源端子
   との間に直列に接続され、かつベースが前記第５のNPN
   トランジスタのベースに接続された第６のNPNトランジ
   スタと、 この第６のNPNトランジスタと前記第３のPNPトランジス
   タとの接続点にベースが接続され、かつ前記低電位側の
   電源端子と出力端子との間に直列に接続された第７のNP
   Nトランジスタとを具備し、 前記高電位側の電源端子と前記低電位側の電源端子との
   間に接続された、前記抵抗と、前記第５のNPNトランジ
   スタおよび前記第６のNPNトランジスタとで構成される
   検出電流閾値設定回路の動作によって、前記第７のNPN
   トランジスタのオン動作に必要な閾値を設定するように
   したことを特徴とする受光半導体集積回路。
2. 【請求項２】前記第１のカレントミラー回路における、
   前記第１のNPNトランジスタと前記第２のNPNトランジス
   タとのエミッタ面積比、前記第２のカレントミラー回路
   における、前記第２のPNPトランジスタと前記第３のPNP
   トランジスタとのエミッタ面積比、および前記第５のNP
   Nトランジスタと前記第６のNPNトランジスタとのエミッ
   タ面積比はいずれも１対１とされていることを特徴とす
   る請求項１に記載の受光半導体集積回路。