JPS60109311A - カレントミラー形電流増幅器 - Google Patents
カレントミラー形電流増幅器Info
- Publication number
- JPS60109311A JPS60109311A JP58216098A JP21609883A JPS60109311A JP S60109311 A JPS60109311 A JP S60109311A JP 58216098 A JP58216098 A JP 58216098A JP 21609883 A JP21609883 A JP 21609883A JP S60109311 A JPS60109311 A JP S60109311A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- stage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は増幅器に係り、特に、倣少な電流入力を電圧に
変換増幅するトランスインピーダンス増幅器に関する。
変換増幅するトランスインピーダンス増幅器に関する。
受光ダイオード出力のような微少な竜がＬを電圧に変換
、増幅するに際して、従来、第１図のような回路が用い
られている。これはトランスインピーダンス増幅器とし
て良く知られ−Ｃいるが、商運化に対して幾つかの問題
点がめる。
、増幅するに際して、従来、第１図のような回路が用い
られている。これはトランスインピーダンス増幅器とし
て良く知られ−Ｃいるが、商運化に対して幾つかの問題
点がめる。
すなわち、微少電流に対して抵抗８０の値が大きくなり
、浮遊容量の影響を受けて低速化すること。増幅器１０
が尚周波で十分な利得がないと加算点が変動して受光ダ
イオード存意の影皆で時定数音発生するが、尚胤波で高
利得、かつ、安定な増幅器を作ることが困難なため、従
来はトランスインピーダンス増幅器の商運化が困難でめ
った。
、浮遊容量の影響を受けて低速化すること。増幅器１０
が尚周波で十分な利得がないと加算点が変動して受光ダ
イオード存意の影皆で時定数音発生するが、尚胤波で高
利得、かつ、安定な増幅器を作ることが困難なため、従
来はトランスインピーダンス増幅器の商運化が困難でめ
った。
本発明の目的は、微少電流を高速で電圧に変換しうる回
路會提供するにある。
路會提供するにある。
本発明は、微少電流を電圧に変換するＶＣ際し、高抵抗
の使用が周波数特性を低下させることに鑑み、十分大な
る゛亜流になるまで電流増幅してから低抵抗で直圧に変
換するものである。また、増幅器の高速化全阻害する要
因が、大きい電圧像幅動作による点に鑑み、増幅器の動
作を電圧振幅の小さい１流増幅器で構成し、高速動作を
可能にするものである。
の使用が周波数特性を低下させることに鑑み、十分大な
る゛亜流になるまで電流増幅してから低抵抗で直圧に変
換するものである。また、増幅器の高速化全阻害する要
因が、大きい電圧像幅動作による点に鑑み、増幅器の動
作を電圧振幅の小さい１流増幅器で構成し、高速動作を
可能にするものである。
すなわち、第２図の電流ミラー回路で原理全説明する。
第２図において、同じエミッタ接地ｔもクトランジスタ
１１〜１４を図のように接続してトランジスタ１１に電
流■を流すと、抵抗８ｏには入力電流のはｙ四（並列個
数）倍の′亜流が流れる。従って、抵抗８０は第１図り
こ比較して、１／４の、低抵抗で同じ電圧出方が得られ
る。第２図ではトランジスタ１１とトランジスタ１２〜
１５のベースは共通に接続されているので、入力電流に
対する出力電流の応答は極めて高速になる。
１１〜１４を図のように接続してトランジスタ１１に電
流■を流すと、抵抗８ｏには入力電流のはｙ四（並列個
数）倍の′亜流が流れる。従って、抵抗８０は第１図り
こ比較して、１／４の、低抵抗で同じ電圧出方が得られ
る。第２図ではトランジスタ１１とトランジスタ１２〜
１５のベースは共通に接続されているので、入力電流に
対する出力電流の応答は極めて高速になる。
第２図の回路でトランジスタの増幅率を１１並列数をＮ
とすると、入力゛亜流１．と出力電流１２の比（利得）
は次のようになる。
とすると、入力゛亜流１．と出力電流１２の比（利得）
は次のようになる。
第２図は、本発明の基本的な着眼点を説明しているが、
実用的には利得Ｎ’（ｒ大きくとｒＬず、また、電流増
幅段が１段であるため、電流増幅段の電圧振幅が大きく
、ミラー効果を受ける。
実用的には利得Ｎ’（ｒ大きくとｒＬず、また、電流増
幅段が１段であるため、電流増幅段の電圧振幅が大きく
、ミラー効果を受ける。
第３図は本発明の一実施例を示す。第３図において、コ
レクタとベースが短絡されたダイオード接続のトランジ
スタ１１とトランジスタ１２のベースが共通接続されて
いる。トランジスタ１２のコレクタはトランジスタとベ
ースが共通接続されているダイオード接続のトランジス
タ１３のコツフタへ接続されている。また、トランジス
タ１４のコレクタは、トランジスタ１６とベースが共通
接続されたダイオード接続のトランジスタ１５のコレク
タへ接続されている。トランジスタ１１と＋側′咀源端
子１０２との間には信号源としての受光ダイオード１０
が接続されている。また、終段のトランジスタ１６のコ
レクタと＋側電源端子１０２の間には％流寛圧変換用の
抵抗８ｏが接続されている。このような第３図の回路に
おいて、それぞわ、の電流増幅段のトランジスタ対の実
効エミッタｉｉＩ積比は、トランジスタ１１と１２はｌ
二Ｎｌ、１３と１４は１：Ｎ２，１５と１６はにＮ、に
しである。すなわち、三段分の電流増幅率はＮｌＸＮ２
ＸＮ３である。
レクタとベースが短絡されたダイオード接続のトランジ
スタ１１とトランジスタ１２のベースが共通接続されて
いる。トランジスタ１２のコレクタはトランジスタとベ
ースが共通接続されているダイオード接続のトランジス
タ１３のコツフタへ接続されている。また、トランジス
タ１４のコレクタは、トランジスタ１６とベースが共通
接続されたダイオード接続のトランジスタ１５のコレク
タへ接続されている。トランジスタ１１と＋側′咀源端
子１０２との間には信号源としての受光ダイオード１０
が接続されている。また、終段のトランジスタ１６のコ
レクタと＋側電源端子１０２の間には％流寛圧変換用の
抵抗８ｏが接続されている。このような第３図の回路に
おいて、それぞわ、の電流増幅段のトランジスタ対の実
効エミッタｉｉＩ積比は、トランジスタ１１と１２はｌ
二Ｎｌ、１３と１４は１：Ｎ２，１５と１６はにＮ、に
しである。すなわち、三段分の電流増幅率はＮｌＸＮ２
ＸＮ３である。
このような第３図の回路において、受光ダイオードに光
が照射されて光゛亜流がトランジスタ１１に流ｔ’Ｌる
とトランジスタ１２のコレクタにはＮ１倍の亜流が流れ
、同様にして、トランジスタ１４Ｉｃ ｎ １’Ｊ ｌ
” Ｎ ２倍の亜流が流れ、終段のトランジスタのコレ
クタ、すなわち、抵抗８０にはＮ、Ｎ２Ｎ３倍の一流が
流れる。従って抵抗８ｏの一端の出力端子６ｏから入力
電流に比例した電圧出方が得られる。第３図の回路では
多段増幅なので、各トランジスタの′１１１流増幅率が
余り大きくなくとも各段の実効エミッタ面積比に応じた
増＠率が得られ、Ｎ−５としても全体として１２５倍の
商い一流増１陽率が得られる。また、゛電流の大きい出
力段を除き、各トランジスタの共通ノードはダイオード
接続されているので電圧振幅が小さく、浮遊容量の充電
やミラー効果が小さくなり、高速に動作する。また、増
幅器は無帰還方式なので増幅段が増しても発振等の虞れ
がない。このような鈑続朱件における各亜流増幅段の周
波数応答は、はソ単体トランジスタのエミッタ接地の゛
電流増幅率の周波数特性に近く、高周波まで動作可能で
ある。！。
が照射されて光゛亜流がトランジスタ１１に流ｔ’Ｌる
とトランジスタ１２のコレクタにはＮ１倍の亜流が流れ
、同様にして、トランジスタ１４Ｉｃ ｎ １’Ｊ ｌ
” Ｎ ２倍の亜流が流れ、終段のトランジスタのコレ
クタ、すなわち、抵抗８０にはＮ、Ｎ２Ｎ３倍の一流が
流れる。従って抵抗８ｏの一端の出力端子６ｏから入力
電流に比例した電圧出方が得られる。第３図の回路では
多段増幅なので、各トランジスタの′１１１流増幅率が
余り大きくなくとも各段の実効エミッタ面積比に応じた
増＠率が得られ、Ｎ−５としても全体として１２５倍の
商い一流増１陽率が得られる。また、゛電流の大きい出
力段を除き、各トランジスタの共通ノードはダイオード
接続されているので電圧振幅が小さく、浮遊容量の充電
やミラー効果が小さくなり、高速に動作する。また、増
幅器は無帰還方式なので増幅段が増しても発振等の虞れ
がない。このような鈑続朱件における各亜流増幅段の周
波数応答は、はソ単体トランジスタのエミッタ接地の゛
電流増幅率の周波数特性に近く、高周波まで動作可能で
ある。！。
た、＾インピーダンスの′−一流幅動作なので、′電源
゛亀圧変動ノイズ等に強い。
゛亀圧変動ノイズ等に強い。
第４図は本発明の他の実施例金示す。第４図の実施例は
ＭＯＳ）ランジスタで構成したものである。トランジス
タ２１と２２の対、トランジスタ２３と２４の対で電流
増幅段を構成しており、二つのトランジスタのチャンネ
ル寸法比Ｗ／′Ｌ（ｉｌ−１：Ｎにしてあり、Ｎ２の′
＃Ｌ流増幅率をうる。第４図の実施例では′電流増幅段
をＭＯＳ）ランジスタで構成しているため、ベース電流
に相当した電流は流れず、従って、二つのトランジスタ
の寸法比で定まる電流増幅率の温度影譬等が特に少ない
利点がある。
ＭＯＳ）ランジスタで構成したものである。トランジス
タ２１と２２の対、トランジスタ２３と２４の対で電流
増幅段を構成しており、二つのトランジスタのチャンネ
ル寸法比Ｗ／′Ｌ（ｉｌ−１：Ｎにしてあり、Ｎ２の′
＃Ｌ流増幅率をうる。第４図の実施例では′電流増幅段
をＭＯＳ）ランジスタで構成しているため、ベース電流
に相当した電流は流れず、従って、二つのトランジスタ
の寸法比で定まる電流増幅率の温度影譬等が特に少ない
利点がある。
第４図と第３図から明らかなように、本発明の電流電圧
発生回路は、単一゛電源動作において、変換抵抗の接続
点、すなわち、出力電圧の基準電圧をＯＶ、十電源電圧
の倒れにもできる。また、その間の任意の電圧とするこ
とも可能であり出力信号のインターフェースの自白度が
大きく、レベルシフト回路等を要しない。
発生回路は、単一゛電源動作において、変換抵抗の接続
点、すなわち、出力電圧の基準電圧をＯＶ、十電源電圧
の倒れにもできる。また、その間の任意の電圧とするこ
とも可能であり出力信号のインターフェースの自白度が
大きく、レベルシフト回路等を要しない。
第５図に本発明の他の実施例を示す。第５図の実施例で
は、電流増幅回路がバイポーラトランジスタとＭＯＳ
トランジスタとで構成されている。
は、電流増幅回路がバイポーラトランジスタとＭＯＳ
トランジスタとで構成されている。
丁なわち、トランジスタ１１と１２．１５と１６の各増
幅段はＮ）’Ｎトランジスタ、トランジスタ２３と２４
の増幅段はＰｈＭＯＳ ）ランジスタで構成されている
。また、終段のＮＰＮトランジスタ１５のエミッタ１７
１：［、この段のトランジスタのエミッタ面積比以上の
利得を得るために抵抗８１が挿入されている。（抵抗８
１の抵抗値が大きい程屯九増幅率は大となるン第５図の
回路における利点は、トランジスタ２３．２４をＭＯＳ
）ランジスタとしたため、集積回路中におけるＰ Ｎ
ｐ トランジスタの使用による速度の限界？！ｌ−改瞥
しうる点であり、バイポーラとＭＯＳの複合化による利
点である。
幅段はＮ）’Ｎトランジスタ、トランジスタ２３と２４
の増幅段はＰｈＭＯＳ ）ランジスタで構成されている
。また、終段のＮＰＮトランジスタ１５のエミッタ１７
１：［、この段のトランジスタのエミッタ面積比以上の
利得を得るために抵抗８１が挿入されている。（抵抗８
１の抵抗値が大きい程屯九増幅率は大となるン第５図の
回路における利点は、トランジスタ２３．２４をＭＯＳ
）ランジスタとしたため、集積回路中におけるＰ Ｎ
ｐ トランジスタの使用による速度の限界？！ｌ−改瞥
しうる点であり、バイポーラとＭＯＳの複合化による利
点である。
第６図は本発明の他の実施例を示す。第６図ｒよ回路素
子の不完全さに基つく速度の低下金改吾づ′る。第６図
の実施例回路では、′ａ流流暢幅器３０入力側にインピ
ーダンス素子としての抵抗８５と直列に接続された受光
ダイオード５０に対して、図のように利得がはソーのバ
ッファ増幅器７０と、定″−圧源９０が接続されている
。すなわぬ、バッファ増幅器７０と定電圧源９０は受光
ダイオード５０に対して、いわゆる、プートストランプ
回路を構成している。
子の不完全さに基つく速度の低下金改吾づ′る。第６図
の実施例回路では、′ａ流流暢幅器３０入力側にインピ
ーダンス素子としての抵抗８５と直列に接続された受光
ダイオード５０に対して、図のように利得がはソーのバ
ッファ増幅器７０と、定″−圧源９０が接続されている
。すなわぬ、バッファ増幅器７０と定電圧源９０は受光
ダイオード５０に対して、いわゆる、プートストランプ
回路を構成している。
第６図のような構成では、′砥流増幅段入力端子におけ
る入力電流変化に伴う微少な電圧変化と受光ダイオード
の並列端子容量（図示せず）の相互作用に基づく動作速
度の低下を防止する。すなわち、電流増幅段の初段のダ
イオードは入力゛電流の変化ΔＩに対しΔＶの変化をし
、等測的ｖｃＲ受光ダイオード５０の並列容量Ｃで時定
数が形成される。この時定数は数１０ｎｓないしそれ以
上にも達する。しかし、ブートストラップ回路により受
光ダイオード５０の両端は定電圧源９０の電圧によって
定まる一定電圧に常に保たれるから前述の時定数は実質
的に零にでき、尚速比できる。
る入力電流変化に伴う微少な電圧変化と受光ダイオード
の並列端子容量（図示せず）の相互作用に基づく動作速
度の低下を防止する。すなわち、電流増幅段の初段のダ
イオードは入力゛電流の変化ΔＩに対しΔＶの変化をし
、等測的ｖｃＲ受光ダイオード５０の並列容量Ｃで時定
数が形成される。この時定数は数１０ｎｓないしそれ以
上にも達する。しかし、ブートストラップ回路により受
光ダイオード５０の両端は定電圧源９０の電圧によって
定まる一定電圧に常に保たれるから前述の時定数は実質
的に零にでき、尚速比できる。
第７図は第６図の考えに基つくより詳細な実施例回路を
示す。ＭＯＳ）ランジスタ２１は、定電流回路のＭＯＳ
トランジスタ２７と共にバフ７ア一増幅器としてのソー
スフォロワを構成している。
示す。ＭＯＳ）ランジスタ２１は、定電流回路のＭＯＳ
トランジスタ２７と共にバフ７ア一増幅器としてのソー
スフォロワを構成している。
第８図は本発明の他の実施例を示す。第８図では、回路
の＾速比のため動作゛電流を大きくする手段ヲ講じてい
る。第８図の構成ではＭＯＳトランジスタ２１と２２が
初段の電流増幅段、ＭＯＳトランジスタ２３と２Ｆ！１
が次段の゛電流増幅段全構成している。それぞれの゛電
流増幅段は１：Ｎの゛電流利得を持つトランジスタ寸法
比をもっている。また、ＭＯＳ トランジスタ２６，２
７．２４は電流バイアストランジスタで、それぞｔしの
電流利得ヲ定める寸法比は、１：にＮの関係にしである
。
の＾速比のため動作゛電流を大きくする手段ヲ講じてい
る。第８図の構成ではＭＯＳトランジスタ２１と２２が
初段の電流増幅段、ＭＯＳトランジスタ２３と２Ｆ！１
が次段の゛電流増幅段全構成している。それぞれの゛電
流増幅段は１：Ｎの゛電流利得を持つトランジスタ寸法
比をもっている。また、ＭＯＳ トランジスタ２６，２
７．２４は電流バイアストランジスタで、それぞｔしの
電流利得ヲ定める寸法比は、１：にＮの関係にしである
。
すなワチ、バイアス段のトランジスタ２７と２４の比は
トランジスタ２１と２４のＷＬ流流暢幅比合わせである
。さらに、第８図の回路で明らかなように、バイアス用
のトランジスタ２７を流れる′電流は初段の′Ｉｔ流増
幅段に対しては加算に、トランジスタ２４を流れるｔ１
７Ｉｔ、は次段のトランジスタ２３に対しては減算にな
るように接続されている。
トランジスタ２１と２４のＷＬ流流暢幅比合わせである
。さらに、第８図の回路で明らかなように、バイアス用
のトランジスタ２７を流れる′電流は初段の′Ｉｔ流増
幅段に対しては加算に、トランジスタ２４を流れるｔ１
７Ｉｔ、は次段のトランジスタ２３に対しては減算にな
るように接続されている。
また、抵抗８６はバイアス電流設定用抵抗である一定の
バイアス′玉流Ｉｏｋ流すようになつ℃いる。
バイアス′玉流Ｉｏｋ流すようになつ℃いる。
従って第８図の回路で、受光ダイオードの信号電流をΔ
工、バイアス電流を１゜とすると、トランジスタ２１を
流れる電流はＣＩｏ＋ΔＩ）、トランジスタ２４全流れ
る゛電流はＮ１．、トランジスタ２２′ｔ−流れるｔＥ
ｉｌＥはＮ（Ｉｏ＋Δ工）、トランジスタ２４金流れる
電流はＮＩＯ，トランジスタ２３を流れる′電流はＮΔ
Ｉ、）ランジスタ２５を流れる゛電流はＮ２Δ工となる
。ｆなゎち、終段の出力電流は変らずに回路の動作ｔ＃
、ｒ大きくできることになる。この効果は第９図の特性
図によって説明できる。
工、バイアス電流を１゜とすると、トランジスタ２１を
流れる電流はＣＩｏ＋ΔＩ）、トランジスタ２４全流れ
る゛電流はＮ１．、トランジスタ２２′ｔ−流れるｔＥ
ｉｌＥはＮ（Ｉｏ＋Δ工）、トランジスタ２４金流れる
電流はＮＩＯ，トランジスタ２３を流れる′電流はＮΔ
Ｉ、）ランジスタ２５を流れる゛電流はＮ２Δ工となる
。ｆなゎち、終段の出力電流は変らずに回路の動作ｔ＃
、ｒ大きくできることになる。この効果は第９図の特性
図によって説明できる。
ダイオード接続したトランジスタの電流対電圧の特性図
は第９図のようになる。すなわち、無バイアス時には電
流変化ΔＩに対し電圧変化がΔＶのように大きいのに対
し、バイアスエ。ｆｆ１４えるとΔＶ′のように小さく
なる。ΔＩ／ΔＶは伝達コンダクタンス、すなわち、利
得であるから、大きな電流で動作させることにより利得
が大きくなって素子の動作が高速化できる。また、ΔＶ
が小さくなると回路の浮遊容量の影響も低減されるから
同様に高速化できる。
は第９図のようになる。すなわち、無バイアス時には電
流変化ΔＩに対し電圧変化がΔＶのように大きいのに対
し、バイアスエ。ｆｆ１４えるとΔＶ′のように小さく
なる。ΔＩ／ΔＶは伝達コンダクタンス、すなわち、利
得であるから、大きな電流で動作させることにより利得
が大きくなって素子の動作が高速化できる。また、ΔＶ
が小さくなると回路の浮遊容量の影響も低減されるから
同様に高速化できる。
第１０図も本発明の他の実施例で、回路の動作速度を上
げるための高動作１ｋＬＫの例を示している。
げるための高動作１ｋＬＫの例を示している。
第１０図ではトランジスタ２６が初段に対するバイアス
電流加算トランジスタで、トランジスタ２５が終段に対
するバイアス電流分の減算用トランジスタである。従っ
て、トランジスタ２６と２６の比は、二段の［流増幅率
に等しく選定されている。第１０図の特徴は初段及び終
段とも動作電流が大きくなっており、より高速に信号全
増幅できる。しかし、全体の′に流利得が尚くなるので
終段出力からバイアス電流を差し引くためには利得比の
マツチングには注意深い設計が必要ＶＣする。
電流加算トランジスタで、トランジスタ２５が終段に対
するバイアス電流分の減算用トランジスタである。従っ
て、トランジスタ２６と２６の比は、二段の［流増幅率
に等しく選定されている。第１０図の特徴は初段及び終
段とも動作電流が大きくなっており、より高速に信号全
増幅できる。しかし、全体の′に流利得が尚くなるので
終段出力からバイアス電流を差し引くためには利得比の
マツチングには注意深い設計が必要ＶＣする。
第１１図は本発明の他の実施例回路図全示す。
第１１図は受光電流の差動動作の構成になっている。′
ｆ′なわち、受光ダイオード５０に対してはトランジス
タ２１と２２の対が電流増幅段になっており、他方の受
光ダイオード５０′に対してはトランジスタ２１’、２
２’の対が電流増幅段を構成する。
ｆ′なわち、受光ダイオード５０に対してはトランジス
タ２１と２２の対が電流増幅段になっており、他方の受
光ダイオード５０′に対してはトランジスタ２１’、２
２’の対が電流増幅段を構成する。
また、トランジスタ２３，２３７は終段のトランジスタ
２４に対して一定の利得を持つ寸法比全もち、かつ、終
段のトランジスタ２４に対して差動でめる。従って、終
段のトランジスタ２４には、各受光ダイオードの二段増
幅した差の電流出力が得られる。このような差動回路は
受光ダイオードの温 度による暗電流の打消し等に効果
的である。また、増幅後に差をとっているため、十分大
きな安定した電流を扱えること、増幅初段に対する共通
的な外乱も補正できる可能性があること等の利点がある
。
２４に対して一定の利得を持つ寸法比全もち、かつ、終
段のトランジスタ２４に対して差動でめる。従って、終
段のトランジスタ２４には、各受光ダイオードの二段増
幅した差の電流出力が得られる。このような差動回路は
受光ダイオードの温 度による暗電流の打消し等に効果
的である。また、増幅後に差をとっているため、十分大
きな安定した電流を扱えること、増幅初段に対する共通
的な外乱も補正できる可能性があること等の利点がある
。
第１２図は本発明の他の実施例を示す。第１２図では終
段の電流、電圧変換用の線形抵抗に代えて非線形のダイ
オード接続のＭＯＳ ）ランジスタ２８を用いる構成と
している。第１２図では出力電圧の振幅は指数関数的に
圧縮でき、次段に接続される信号変換回路の許容信号範
囲を実質的に拡大できる。
段の電流、電圧変換用の線形抵抗に代えて非線形のダイ
オード接続のＭＯＳ ）ランジスタ２８を用いる構成と
している。第１２図では出力電圧の振幅は指数関数的に
圧縮でき、次段に接続される信号変換回路の許容信号範
囲を実質的に拡大できる。
本発明は実施例のみに限定されるものでなく、例えば、
バイポーラ°電ＲＮ幅段のトランジスタ対にベース車＃
、補正トランジスタ全付加すること、電流増幅段の対ト
ランジスタとしてデプレション形ＭＯ８）ランジスタを
用いること、或いは、接合形トランジスタを用いること
、受光素子のブートストラップ出力電圧としてバッファ
増幅器を用諭ずｘｉ増幅段それ自身の同相振幅段より交
流結ｄの分圧として得ること等、必要に応じた変更が可
能である。なお、図中６０，１０１は端子、７０は電源
、５５はツェナーダイオードである。
バイポーラ°電ＲＮ幅段のトランジスタ対にベース車＃
、補正トランジスタ全付加すること、電流増幅段の対ト
ランジスタとしてデプレション形ＭＯ８）ランジスタを
用いること、或いは、接合形トランジスタを用いること
、受光素子のブートストラップ出力電圧としてバッファ
増幅器を用諭ずｘｉ増幅段それ自身の同相振幅段より交
流結ｄの分圧として得ること等、必要に応じた変更が可
能である。なお、図中６０，１０１は端子、７０は電源
、５５はツェナーダイオードである。
本発明によればｈヒ動素子が総て％Ｌ流動作になりまた
変換抵抗を低くできるので動作が尚連化する。
変換抵抗を低くできるので動作が尚連化する。
第１図は従来の゛電流電圧変換回路図、第２図は本発明
に用いられる電流増幅回ｊ＆邪の原理説明回路図、第３
図ないし第８図は本発明の電＃、庫圧変換回路の一実施
例の回路図、第９図は本発明の゛電流増幅器全説明する
特性図、第１０図ないし第１２図は本発明の他の実施例
の回路図である。 ５０・・・受光ダイオード、１１〜１６・・・バイポー
ラトランジスタ、２１〜２８・・・ＭＯＳ）ランジスタ
、３０・・・電流増幅器、７ｏ・・・バッファ増幅器、
８ｏ。 第１図 第２巳 ＄３図 第４圀 Ｐ１５０ 茶７図 ＄９図
に用いられる電流増幅回ｊ＆邪の原理説明回路図、第３
図ないし第８図は本発明の電＃、庫圧変換回路の一実施
例の回路図、第９図は本発明の゛電流増幅器全説明する
特性図、第１０図ないし第１２図は本発明の他の実施例
の回路図である。 ５０・・・受光ダイオード、１１〜１６・・・バイポー
ラトランジスタ、２１〜２８・・・ＭＯＳ）ランジスタ
、３０・・・電流増幅器、７ｏ・・・バッファ増幅器、
８ｏ。 第１図 第２巳 ＄３図 第４圀 Ｐ１５０ 茶７図 ＄９図
Claims (1)
- 【特許請求の範囲】 １、ダイオード若しくはダイオード接続されたトランジ
スタからなる素子、この素子がベース電極に並列に接続
され、この素子よりも実効面積の大きいトランジスタか
らなり、このトランジスタの制御′電極で制御された電
流に比例した出力°電流を得る電流増幅回路を複数段接
続し、初段のベース電極に受光素子を接続し、終段の出
力電極にインピーダンス素子を接続して、受光素子電流
に比例した電圧を前記インピーダンスの降下電圧として
得ることを％徴とする岨＃、’ＭＥ圧変換回路。 ２、特許請求の範囲第１項において、前記受光素子電流
に加算的に電流を流す定１！流回路を備えたことを特徴
とする電流電圧変換回路。 ３、特許請求の範囲第１項において、前記受光素子電流
の流入点の電圧変化全検出し、この′電圧変化に比例し
た電圧を受光素子の他端に加えることを特徴とする電流
電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216098A JPS60109311A (ja) | 1983-11-18 | 1983-11-18 | カレントミラー形電流増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216098A JPS60109311A (ja) | 1983-11-18 | 1983-11-18 | カレントミラー形電流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60109311A true JPS60109311A (ja) | 1985-06-14 |
| JPH0568126B2 JPH0568126B2 (ja) | 1993-09-28 |
Family
ID=16683210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216098A Granted JPS60109311A (ja) | 1983-11-18 | 1983-11-18 | カレントミラー形電流増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109311A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165709A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 受光半導体集積回路 |
| JPH0331917A (ja) * | 1989-06-29 | 1991-02-12 | Fujitsu Ltd | 電流源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106205A (en) * | 1980-10-31 | 1982-07-02 | Rca Corp | Current amplifier |
-
1983
- 1983-11-18 JP JP58216098A patent/JPS60109311A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106205A (en) * | 1980-10-31 | 1982-07-02 | Rca Corp | Current amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165709A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 受光半導体集積回路 |
| JPH0331917A (ja) * | 1989-06-29 | 1991-02-12 | Fujitsu Ltd | 電流源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568126B2 (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4032720B2 (ja) | 自動利得制御回路 | |
| EP0288303A2 (en) | Improved differential single-ended converter | |
| JP7115065B2 (ja) | トランスインピーダンスアンプ | |
| EP1914887B1 (en) | Differential amplifier with current source controlled through differential feedback | |
| US5399988A (en) | FT doubler amplifier | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| KR19990062584A (ko) | 가변 선형성을 갖는 차동 증폭기 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| GB2068190A (en) | Class "b" type amplifier | |
| US6590454B2 (en) | System and method for current splitting for variable gain control | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| US5874861A (en) | Amplifier circuit | |
| US6963244B1 (en) | Common mode linearized input stage and amplifier topology | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPS60109311A (ja) | カレントミラー形電流増幅器 | |
| JP6706105B2 (ja) | トランスインピーダンスアンプおよび光信号受信装置 | |
| JP3431282B2 (ja) | 受光信号増幅回路及び受光信号処理装置 | |
| JPS634961B2 (ja) | ||
| US4167708A (en) | Transistor amplifier | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPS61200709A (ja) | 光通信用前置増幅器 | |
| US11394352B2 (en) | Transimpedance amplifier circuit | |
| JP7259625B2 (ja) | トランスインピーダンス増幅回路 | |
| JPH051649B2 (ja) | ||
| JPH0433162B2 (ja) |