JP4122910B2 - 電源供給回路 - Google Patents
電源供給回路 Download PDFInfo
- Publication number
- JP4122910B2 JP4122910B2 JP2002277758A JP2002277758A JP4122910B2 JP 4122910 B2 JP4122910 B2 JP 4122910B2 JP 2002277758 A JP2002277758 A JP 2002277758A JP 2002277758 A JP2002277758 A JP 2002277758A JP 4122910 B2 JP4122910 B2 JP 4122910B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- power supply
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電源供給回路に係り、特に、出力電圧を入力電圧に対して遅延させて出力させる電源供給回路に関する。
【０００２】
【従来の技術】
アンプなどを駆動する駆動電源を供給する電源供給回路では、リップルリジェクション特性を向上させたり、電源立ち上げ時のショックノイズの発生を防止したりするためにアンプの駆動電源の立ち上がりを遅延させる遅延回路が設けられていた。
【０００３】
図４は従来の一例の回路構成図を示す。
【０００４】
ここでは、アンプ回路１を例に説明を行う。アンプ回路１は、電源供給回路１１及びアンプ１２から構成される。電源供給回路１１は、電源端子Ｔvから供給される電源電圧Ｖccに基づいてアンプ１２に駆動電源を供給するため駆動電圧を生成する回路である。アンプ１２は、電源供給回路１１から供給される駆動電圧に基づいて入力端子Ｔinに入力される入力信号を増幅して、出力端子Ｔoutから出力する。
【０００５】
電源供給回路１１は、基準電圧生成回路２１、遅延回路２２、出力回路２３から構成される。基準電圧生成回路２１は、定電流源３１、ツェナ−ダイオードＤzから構成される。定電流源３１は、電源端子Ｔvに印加される電源電圧Ｖccから定電流Ｉ1を生成する。電流Ｉ1は、ツェナ−ダイオードＤzに供給される。
【０００６】
ツェナーダイオードＤzは、電流Ｉ1に基づいてツェナー電圧Ｖzを発生する。ツェナー電圧Ｖzは、遅延回路２２に印加される。遅延回路２２は、抵抗Ｒ1及びキャパシタＣ１から構成される。遅延回路２２は、抵抗Ｒ１及びキャパシタＣ１で決定される時定数τを有し、基準電圧生成回路２１から出力されるツェナー電圧Ｖzを時定数τだけ遅延させて出力回路２３に供給する。キャパシタＣ１は、外付け部品であり、一端が端子Ｔcに接続され、他端は接地される。
【０００７】
出力回路２３は、ＮＰＮトランジスタＱ１から構成される。トランジスタＱ１は、ベースに遅延回路２２の遅延出力が供給され、コレクタに電源端子Ｔvから電源電圧Ｖccが印加され、エミッタからアンプ１２の駆動電圧を出力する。
【０００８】
図５は従来の一例の動作説明図を示す。図５（Ａ）は電源電圧Ｖcc、図５（Ｂ）はトランジスタＱ１のベース電位及びエミッタ電位を示す。
【０００９】
時刻ｔ０で、電源電圧Ｖccが立ち上がると、トランジスタＱ１のベース電位ＶB及びエミッタ電位ＶEが遅延回路２２により遅延されて立ち上がる。このとき、トランジスタＱ１のベース電位ＶBは、基準電圧生成回路２１の出力電圧をＶzとし、トランジスタＱ１のベース電流をＩBとすると、
ＶB＝Ｖｚ−（ＩB×Ｒ1） ・・・（１）
で表せる。電圧（ＩB×Ｒ1）は、遅延回路２２の抵抗Ｒ1による電圧降下分である。
【００１０】
さらに、トランジスタＱ１のエミッタ電位ＶEは、トランジスタＱ１のベース−エミッタ間順方向電圧をＶFとすると、
ＶE＝Ｖz−（ＩB×Ｒ1）−ＶF ・・・（２）
で表せる。
【００１１】
電源供給回路として、上記のような技術が従来、知られていた。ただし、上記のような電源供給回路に相当する技術文献は発見し得なかった。
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の電源供給回路は、遅延回路２２の抵抗Ｒ1により電圧降下が発生し、アンプ１２に印加される電源電圧ＶEは、式（２）に示される電圧となる。
【００１３】
一方、電子回路や電子装置には、ＩＣ化、或いは、低コスト化、小型などが求められている。ＩＣ化、或いは、低コスト化、小型などを実現するためには、遅延回路２２のキャパシタＣ１の容量を制限する必要がある。キャパシタＣ１の容量を制限しつつ、従来と同様の遅延時間τを得ようとすると、抵抗Ｒ１を大きくする必要がある。
【００１４】
抵抗Ｒ１が大きくなると、式（２）の第２項が増加することになり、したがって、電源電圧ＶEが低減する。電源電圧ＶEが低減すると、図４に示すアンプ回路においては、アンプ１２の最大振幅が低下するなどの問題点がある。
【００１５】
本発明は上記の点に鑑みてなされたもので、ノイズショックなどを確実に低減しつつも、効率良く電源電圧を供給できる電源供給回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、入力定電圧（Ｖｚ）に基づいて電源電圧を生成し、負荷（１２）に供給する電源供給回路（１１１）において、入力定電圧（Ｖｚ）を遅延させる遅延回路（２２）と、遅延回路（２２）で遅延された電圧から電源電圧を生成し、負荷（１２）に供給する出力回路（２３）と、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給する電流生成回路（１２４）とを有し、出力回路（２３）は、コレクタ−エミッタが電流生成回路（１２４）と負荷（１２）との間に接続され、遅延回路（２２）の出力によりコレクタ−エミッタ電流が制御される出力トランジスタ（Ｑ１）を有し、電流生成回路（１２４）は出力回路（２３）の出力トランジスタ（Ｑ１）と同極性のトランジスタから構成され、コレクタ−エミッタが入力定電圧（Ｖｚ）と出力回路（２３）の出力トランジスタ（Ｑ１）との間に直列に接続され、遅延回路（２２）の出力によりコレクタ−エミッタ電流が制御される電流出力トランジスタ（Ｑ２）を有することを特徴とする。
【００１７】
また、電流生成回路で生成される電流は、出力回路を駆動すべき所望の電流値に設定されたことを特徴とする。
【００１８】
さらに、遅延回路（２２）は、入力定電圧（Ｖz）が印加される入力端子と出力回路との間に直列に設けられた抵抗（Ｒ1）と、抵抗（Ｒ1）と出力回路（２３）との接続点と基底電位（ＧＮＤ）とされる基底電位端子との間に設けられ、入力低電圧（Ｖz）を遅延させる容量素子（Ｃ1）とを有することを特徴とする。
【００１９】
本発明によれば、電流生成回路（１２４）により、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給することにより、出力回路（２３）に遅延回路（２２）を通さずに駆動電流を供給できるため、遅延回路（２２）による減衰の影響を排除できる。
【００２０】
また、複数の負荷（１２−１〜１２−ｎ）に電源を供給する場合、遅延回路（１２）を、複数の負荷（１２−１〜１２−ｎ）で共通に設け、出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を、複数の負荷（１２−１〜１２−ｎ）夫々に対して設けたことを特徴とする。
【００２１】
本発明によれば、複数の負荷（１２−１〜１２−ｎ）の夫々に出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を設けることにより、複数の負荷（１２−１〜１２−ｎ）に対して遅延回路（２２）による減衰の影響を排除できる。
【００２２】
なお、参照符号は、あくまでも参考であり、これによって特許請求の範囲が制限されるものではない。
【００２３】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００２４】
図１は、本実施例の電源供給回路１１１が内蔵されたアンプＩＣ１００の回路構成図を示している。アンプＩＣ１００は、電源供給回路１１１及びアンプ１２から構成される。本実施例の電源供給回路１１１は、図４に示す従来の電源供給回路１１に電流生成回路１２４を設けた構成とされている。
【００２５】
電流生成回路１２４は、ＮＰＮトランジスタＱ２、ＰＮＰトランジスタＱ３、Ｑ４から構成されている。トランジスタＱ２は、電源端子Ｔvと出力回路２３との間に接続され、出力回路２３を構成するトランジスタＱ１が駆動されることにより、駆動される。
【００２６】
トランジスタＱ３、Ｑ４は、カレントミラー回路を構成しており、トランジスタＱ２のベース電流に応じた電流をトランジスタＱ３のコレクタから出力する。トランジスタＱ３のコレクタから出力された電流Ｉc3は、遅延回路２２とトランジスタＱ１のベースとの接続点に供給される。
【００２７】
トランジスタＱ3のコレクタ電流Ｉc3は、トランジスタＱ１のベース供給すべき所望の電流ＩBに設定されている。トランジスタＱ３のコレクタ電流Ｉc3は、例えば、トランジスタＱ３、Ｑ４のエミッタ面積などによって設定される。
【００２８】
電流生成回路１２４は、出力回路２３を構成するトランジスタＱ１の動作状態に応じて駆動される。このとき、出力回路２３の動作は、電源電圧Ｖccの立ち上がり時に遅延回路２２によって遅延される。電流生成回路１２４は、出力回路２３の動作に応じて駆動されているため、出力回路２３の動作の遅延によって、電流制御回路１２４の動作も遅延する。これによって、電流生成回路１２４の駆動によってショックノイズが発生することはない。
【００２９】
図２は本発明の一実施例の動作説明図を示す。図２（Ａ）は電源電圧Ｖcc、図２（Ｂ）はトランジスタＱ１のエミッタ電位を示す。
【００３０】
時刻ｔ０で電源電圧Ｖccが立ち上がると、トランジスタＱ１のエミッタ電位が遅延回路２２の抵抗Ｒ１及びキャパシタＣ１によって決定される時定数τにより遅延して立ち上がる。
【００３１】
このとき、トランジスタＱ１のベース電流ＩBは、電流生成回路１２４から供給され、抵抗Ｒ１には電流は流れないため、式（２）の第２項の（ＩB×Ｒ1）は、「0」となる。したがって、トランジスタＱ１のエミッタ電位ＶEは、トランジスタＱ１のベース−エミッタ間順方向電圧をＶFとすると、
ＶE＝Ｖz−ＶF ・・・（４）
で表せる。
【００３２】
すなわち、従来に比べて（ＩB×Ｒ１）だけアンプ１２に印加できる電圧を上昇させることができる。したがって、アンプ１２の最大振幅を（ＩB×Ｒ1）に応じた分だけ拡大できる。
【００３３】
また、本発明は複数のアンプ１２を内蔵したＩＣにも適用可能である。
【００３４】
図４は本発明の他の実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３５】
本実施例のアンプ回路２００は、内部に複数のアンプ１２−１〜１２−ｎを有する。複数のアンプ１２−１〜１２−ｎには、複数のアンプ１２−１〜１２−ｎ夫々に出力回路２３−１〜２３−ｎ及び電流生成回路１２４−１〜１２４−ｎが設けられている。
【００３６】
電流生成回路１２４−１は、出力回路２３−１にベース電流ＩBを供給し、電流生成回路１２４−２は、出力回路２３−２にベース電流ＩBを供給する。同様にして電流生成回路１２４−ｎは、出力回路２３−ｎにベース電流ＩBを供給する。
【００３７】
【発明の効果】
上述の如く、本発明によれば、電流生成回路（１２４）により、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給することにより、出力回路（２３）に遅延回路（２２）を通さずに駆動電流を供給できるため、遅延回路（２２）による減衰の影響を排除できる。
【００３８】
また、本発明によれば、複数の負荷（１２−１〜１２−ｎ）の夫々に出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を設けることにより、複数の負荷（１２−１〜１２−ｎ）に対して遅延回路（２２）による減衰の影響を排除できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の回路構成図である。
【図２】 本発明の一実施例の動作説明図である。
【図３】 本発明の他の実施例の回路構成図である。
【図４】 従来の一例の回路構成図である。
【図５】 従来の一例の動作説明図である。
【符号の説明】
１０１ 電源供給回路
１１ 定電圧生成回路、１２ 遅延回路、
１３、１３−１〜１３−ｎ 出力回路、
１４、１４−１〜１４−ｎ アンプ回路
２１ 定電流源
１１１、１１１−１〜１１１−ｎ 定電流生成回路
【発明の属する技術分野】
本発明は電源供給回路に係り、特に、出力電圧を入力電圧に対して遅延させて出力させる電源供給回路に関する。
【０００２】
【従来の技術】
アンプなどを駆動する駆動電源を供給する電源供給回路では、リップルリジェクション特性を向上させたり、電源立ち上げ時のショックノイズの発生を防止したりするためにアンプの駆動電源の立ち上がりを遅延させる遅延回路が設けられていた。
【０００３】
図４は従来の一例の回路構成図を示す。
【０００４】
ここでは、アンプ回路１を例に説明を行う。アンプ回路１は、電源供給回路１１及びアンプ１２から構成される。電源供給回路１１は、電源端子Ｔvから供給される電源電圧Ｖccに基づいてアンプ１２に駆動電源を供給するため駆動電圧を生成する回路である。アンプ１２は、電源供給回路１１から供給される駆動電圧に基づいて入力端子Ｔinに入力される入力信号を増幅して、出力端子Ｔoutから出力する。
【０００５】
電源供給回路１１は、基準電圧生成回路２１、遅延回路２２、出力回路２３から構成される。基準電圧生成回路２１は、定電流源３１、ツェナ−ダイオードＤzから構成される。定電流源３１は、電源端子Ｔvに印加される電源電圧Ｖccから定電流Ｉ1を生成する。電流Ｉ1は、ツェナ−ダイオードＤzに供給される。
【０００６】
ツェナーダイオードＤzは、電流Ｉ1に基づいてツェナー電圧Ｖzを発生する。ツェナー電圧Ｖzは、遅延回路２２に印加される。遅延回路２２は、抵抗Ｒ1及びキャパシタＣ１から構成される。遅延回路２２は、抵抗Ｒ１及びキャパシタＣ１で決定される時定数τを有し、基準電圧生成回路２１から出力されるツェナー電圧Ｖzを時定数τだけ遅延させて出力回路２３に供給する。キャパシタＣ１は、外付け部品であり、一端が端子Ｔcに接続され、他端は接地される。
【０００７】
出力回路２３は、ＮＰＮトランジスタＱ１から構成される。トランジスタＱ１は、ベースに遅延回路２２の遅延出力が供給され、コレクタに電源端子Ｔvから電源電圧Ｖccが印加され、エミッタからアンプ１２の駆動電圧を出力する。
【０００８】
図５は従来の一例の動作説明図を示す。図５（Ａ）は電源電圧Ｖcc、図５（Ｂ）はトランジスタＱ１のベース電位及びエミッタ電位を示す。
【０００９】
時刻ｔ０で、電源電圧Ｖccが立ち上がると、トランジスタＱ１のベース電位ＶB及びエミッタ電位ＶEが遅延回路２２により遅延されて立ち上がる。このとき、トランジスタＱ１のベース電位ＶBは、基準電圧生成回路２１の出力電圧をＶzとし、トランジスタＱ１のベース電流をＩBとすると、
ＶB＝Ｖｚ−（ＩB×Ｒ1） ・・・（１）
で表せる。電圧（ＩB×Ｒ1）は、遅延回路２２の抵抗Ｒ1による電圧降下分である。
【００１０】
さらに、トランジスタＱ１のエミッタ電位ＶEは、トランジスタＱ１のベース−エミッタ間順方向電圧をＶFとすると、
ＶE＝Ｖz−（ＩB×Ｒ1）−ＶF ・・・（２）
で表せる。
【００１１】
電源供給回路として、上記のような技術が従来、知られていた。ただし、上記のような電源供給回路に相当する技術文献は発見し得なかった。
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の電源供給回路は、遅延回路２２の抵抗Ｒ1により電圧降下が発生し、アンプ１２に印加される電源電圧ＶEは、式（２）に示される電圧となる。
【００１３】
一方、電子回路や電子装置には、ＩＣ化、或いは、低コスト化、小型などが求められている。ＩＣ化、或いは、低コスト化、小型などを実現するためには、遅延回路２２のキャパシタＣ１の容量を制限する必要がある。キャパシタＣ１の容量を制限しつつ、従来と同様の遅延時間τを得ようとすると、抵抗Ｒ１を大きくする必要がある。
【００１４】
抵抗Ｒ１が大きくなると、式（２）の第２項が増加することになり、したがって、電源電圧ＶEが低減する。電源電圧ＶEが低減すると、図４に示すアンプ回路においては、アンプ１２の最大振幅が低下するなどの問題点がある。
【００１５】
本発明は上記の点に鑑みてなされたもので、ノイズショックなどを確実に低減しつつも、効率良く電源電圧を供給できる電源供給回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、入力定電圧（Ｖｚ）に基づいて電源電圧を生成し、負荷（１２）に供給する電源供給回路（１１１）において、入力定電圧（Ｖｚ）を遅延させる遅延回路（２２）と、遅延回路（２２）で遅延された電圧から電源電圧を生成し、負荷（１２）に供給する出力回路（２３）と、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給する電流生成回路（１２４）とを有し、出力回路（２３）は、コレクタ−エミッタが電流生成回路（１２４）と負荷（１２）との間に接続され、遅延回路（２２）の出力によりコレクタ−エミッタ電流が制御される出力トランジスタ（Ｑ１）を有し、電流生成回路（１２４）は出力回路（２３）の出力トランジスタ（Ｑ１）と同極性のトランジスタから構成され、コレクタ−エミッタが入力定電圧（Ｖｚ）と出力回路（２３）の出力トランジスタ（Ｑ１）との間に直列に接続され、遅延回路（２２）の出力によりコレクタ−エミッタ電流が制御される電流出力トランジスタ（Ｑ２）を有することを特徴とする。
【００１７】
また、電流生成回路で生成される電流は、出力回路を駆動すべき所望の電流値に設定されたことを特徴とする。
【００１８】
さらに、遅延回路（２２）は、入力定電圧（Ｖz）が印加される入力端子と出力回路との間に直列に設けられた抵抗（Ｒ1）と、抵抗（Ｒ1）と出力回路（２３）との接続点と基底電位（ＧＮＤ）とされる基底電位端子との間に設けられ、入力低電圧（Ｖz）を遅延させる容量素子（Ｃ1）とを有することを特徴とする。
【００１９】
本発明によれば、電流生成回路（１２４）により、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給することにより、出力回路（２３）に遅延回路（２２）を通さずに駆動電流を供給できるため、遅延回路（２２）による減衰の影響を排除できる。
【００２０】
また、複数の負荷（１２−１〜１２−ｎ）に電源を供給する場合、遅延回路（１２）を、複数の負荷（１２−１〜１２−ｎ）で共通に設け、出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を、複数の負荷（１２−１〜１２−ｎ）夫々に対して設けたことを特徴とする。
【００２１】
本発明によれば、複数の負荷（１２−１〜１２−ｎ）の夫々に出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を設けることにより、複数の負荷（１２−１〜１２−ｎ）に対して遅延回路（２２）による減衰の影響を排除できる。
【００２２】
なお、参照符号は、あくまでも参考であり、これによって特許請求の範囲が制限されるものではない。
【００２３】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００２４】
図１は、本実施例の電源供給回路１１１が内蔵されたアンプＩＣ１００の回路構成図を示している。アンプＩＣ１００は、電源供給回路１１１及びアンプ１２から構成される。本実施例の電源供給回路１１１は、図４に示す従来の電源供給回路１１に電流生成回路１２４を設けた構成とされている。
【００２５】
電流生成回路１２４は、ＮＰＮトランジスタＱ２、ＰＮＰトランジスタＱ３、Ｑ４から構成されている。トランジスタＱ２は、電源端子Ｔvと出力回路２３との間に接続され、出力回路２３を構成するトランジスタＱ１が駆動されることにより、駆動される。
【００２６】
トランジスタＱ３、Ｑ４は、カレントミラー回路を構成しており、トランジスタＱ２のベース電流に応じた電流をトランジスタＱ３のコレクタから出力する。トランジスタＱ３のコレクタから出力された電流Ｉc3は、遅延回路２２とトランジスタＱ１のベースとの接続点に供給される。
【００２７】
トランジスタＱ3のコレクタ電流Ｉc3は、トランジスタＱ１のベース供給すべき所望の電流ＩBに設定されている。トランジスタＱ３のコレクタ電流Ｉc3は、例えば、トランジスタＱ３、Ｑ４のエミッタ面積などによって設定される。
【００２８】
電流生成回路１２４は、出力回路２３を構成するトランジスタＱ１の動作状態に応じて駆動される。このとき、出力回路２３の動作は、電源電圧Ｖccの立ち上がり時に遅延回路２２によって遅延される。電流生成回路１２４は、出力回路２３の動作に応じて駆動されているため、出力回路２３の動作の遅延によって、電流制御回路１２４の動作も遅延する。これによって、電流生成回路１２４の駆動によってショックノイズが発生することはない。
【００２９】
図２は本発明の一実施例の動作説明図を示す。図２（Ａ）は電源電圧Ｖcc、図２（Ｂ）はトランジスタＱ１のエミッタ電位を示す。
【００３０】
時刻ｔ０で電源電圧Ｖccが立ち上がると、トランジスタＱ１のエミッタ電位が遅延回路２２の抵抗Ｒ１及びキャパシタＣ１によって決定される時定数τにより遅延して立ち上がる。
【００３１】
このとき、トランジスタＱ１のベース電流ＩBは、電流生成回路１２４から供給され、抵抗Ｒ１には電流は流れないため、式（２）の第２項の（ＩB×Ｒ1）は、「0」となる。したがって、トランジスタＱ１のエミッタ電位ＶEは、トランジスタＱ１のベース−エミッタ間順方向電圧をＶFとすると、
ＶE＝Ｖz−ＶF ・・・（４）
で表せる。
【００３２】
すなわち、従来に比べて（ＩB×Ｒ１）だけアンプ１２に印加できる電圧を上昇させることができる。したがって、アンプ１２の最大振幅を（ＩB×Ｒ1）に応じた分だけ拡大できる。
【００３３】
また、本発明は複数のアンプ１２を内蔵したＩＣにも適用可能である。
【００３４】
図４は本発明の他の実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３５】
本実施例のアンプ回路２００は、内部に複数のアンプ１２−１〜１２−ｎを有する。複数のアンプ１２−１〜１２−ｎには、複数のアンプ１２−１〜１２−ｎ夫々に出力回路２３−１〜２３−ｎ及び電流生成回路１２４−１〜１２４−ｎが設けられている。
【００３６】
電流生成回路１２４−１は、出力回路２３−１にベース電流ＩBを供給し、電流生成回路１２４−２は、出力回路２３−２にベース電流ＩBを供給する。同様にして電流生成回路１２４−ｎは、出力回路２３−ｎにベース電流ＩBを供給する。
【００３７】
【発明の効果】
上述の如く、本発明によれば、電流生成回路（１２４）により、出力回路（２３）で生成される電源電圧に応じて電流を生成し、生成した電流を出力回路（２３）に駆動電流として供給することにより、出力回路（２３）に遅延回路（２２）を通さずに駆動電流を供給できるため、遅延回路（２２）による減衰の影響を排除できる。
【００３８】
また、本発明によれば、複数の負荷（１２−１〜１２−ｎ）の夫々に出力回路（２３−１〜２３−ｎ）及び定電流生成回路（１２４−１〜１２４−ｎ）を設けることにより、複数の負荷（１２−１〜１２−ｎ）に対して遅延回路（２２）による減衰の影響を排除できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の回路構成図である。
【図２】 本発明の一実施例の動作説明図である。
【図３】 本発明の他の実施例の回路構成図である。
【図４】 従来の一例の回路構成図である。
【図５】 従来の一例の動作説明図である。
【符号の説明】
１０１ 電源供給回路
１１ 定電圧生成回路、１２ 遅延回路、
１３、１３−１〜１３−ｎ 出力回路、
１４、１４−１〜１４−ｎ アンプ回路
２１ 定電流源
１１１、１１１−１〜１１１−ｎ 定電流生成回路
Claims (4)
- 入力定電圧に基づいて電源電圧を生成し、負荷に供給する電源供給回路において、
前記入力定電圧を遅延させる遅延回路と、
前記遅延回路で遅延された電圧から前記電源電圧を生成し、前記負荷に供給する出力回路と、
前記出力回路で生成される電源電圧に基づいて電流を生成し、生成された電流を前記出力回路の駆動電流として供給する電流生成回路とを有し、
前記出力回路は、コレクタ−エミッタが前記電流生成回路と前記負荷との間に接続され、前記遅延回路の出力によりコレクタ−エミッタ電流が制御される出力トランジスタを有し、
前記電流生成回路は、前記出力回路の前記出力トランジスタと同極性のトランジスタから構成され、コレクタ−エミッタが前記入力定電圧と前記出力回路の前記出力トランジスタとの間に直列に接続され、前記遅延回路の出力によりコレクタ−エミッタ電流が制御される電流出力トランジスタを有することを特徴とする電源供給回路。 - 前記電流生成回路で生成される電流は、前記出力回路を駆動すべき所望の電流値に設定されたことを特徴とする請求項１記載の電源供給回路。
- 前記遅延回路は、前記入力定電圧が印加される入力端子と前記出力回路との間に直列に設けられた抵抗と、
前記抵抗と前記出力回路との接続点と基底電位とされる基底電位端子との間に設けられ、前記入力低電圧を遅延させる容量素子とを有することを特徴とする請求項１又は２記載の電源供給回路。 - 複数の負荷に電源を供給する場合、
前記遅延回路を、前記複数の負荷で共通に設け、
前記出力回路及び前記定電流生成回路を、前記複数の負荷夫々に対して設けたことを特徴とする請求項１乃至３のいずれか一項記載の電源供給回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277758A JP4122910B2 (ja) | 2002-09-24 | 2002-09-24 | 電源供給回路 |
| CNB031491251A CN100492833C (zh) | 2002-09-24 | 2003-06-16 | 电源供给电路 |
| US10/615,232 US7304465B2 (en) | 2002-09-24 | 2003-07-08 | Power supply circuit capable of efficiently supplying a supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277758A JP4122910B2 (ja) | 2002-09-24 | 2002-09-24 | 電源供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004118331A JP2004118331A (ja) | 2004-04-15 |
| JP4122910B2 true JP4122910B2 (ja) | 2008-07-23 |
Family
ID=31987056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277758A Expired - Fee Related JP4122910B2 (ja) | 2002-09-24 | 2002-09-24 | 電源供給回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7304465B2 (ja) |
| JP (1) | JP4122910B2 (ja) |
| CN (1) | CN100492833C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10216206B1 (en) * | 2017-08-09 | 2019-02-26 | Pixart Imaging Inc. | Optical sensor device and voltage regulator apparatus with improved noise rejection capability |
| CN111200353A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润矽科微电子有限公司 | 应用于开关管控制的驱动电路 |
| EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
| EP3926437B1 (en) * | 2020-06-16 | 2024-04-03 | NXP USA, Inc. | A high accuracy zener based voltage reference circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330723A (en) * | 1979-08-13 | 1982-05-18 | Fairchild Camera And Instrument Corporation | Transistor logic output device for diversion of Miller current |
| JPS5789332A (en) | 1980-11-22 | 1982-06-03 | Fujitsu Ten Ltd | Tone squelch circuit |
| SE457182B (sv) * | 1987-04-03 | 1988-12-05 | Ericsson Telefon Ab L M | Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar |
| US5103148A (en) * | 1990-11-06 | 1992-04-07 | Motorola, Inc. | Low voltage circuit to control high voltage transistor |
| IT1248607B (it) * | 1991-05-21 | 1995-01-19 | Cons Ric Microelettronica | Circuito di pilotaggio di un transistore di potenza con una corrente di base funzione predeterminata di quella di collettore |
| JP3304539B2 (ja) * | 1993-08-31 | 2002-07-22 | 富士通株式会社 | 基準電圧発生回路 |
| US5754066A (en) * | 1996-06-19 | 1998-05-19 | Maxim Integrated Products | Output stage for buffering an electrical signal and method for performing the same |
| DE19609971A1 (de) * | 1996-03-14 | 1997-09-18 | Philips Patentverwaltung | Geregelte Versorgungsspannungsquelle |
| JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
| JP3068482B2 (ja) * | 1997-01-30 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 定電圧回路 |
| US6242898B1 (en) * | 1999-09-14 | 2001-06-05 | Sony Corporation | Start-up circuit and voltage supply circuit using the same |
| JP2002135071A (ja) | 2000-10-23 | 2002-05-10 | Toshiba Microelectronics Corp | クランプ回路 |
| US6677799B1 (en) * | 2001-08-08 | 2004-01-13 | Analog Devices, Inc. | Integrator with high gain and fast transient response |
| JP3655859B2 (ja) * | 2001-09-26 | 2005-06-02 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
| US6549156B1 (en) * | 2002-04-15 | 2003-04-15 | Semiconductor Components Industries Llc | Method of forming a semiconductor device and structure therefor |
| US6657481B2 (en) * | 2002-04-23 | 2003-12-02 | Nokia Corporation | Current mirror circuit |
| JP3636321B2 (ja) * | 2002-04-24 | 2005-04-06 | ローム株式会社 | スイッチング電源装置 |
-
2002
- 2002-09-24 JP JP2002277758A patent/JP4122910B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-16 CN CNB031491251A patent/CN100492833C/zh not_active Expired - Fee Related
- 2003-07-08 US US10/615,232 patent/US7304465B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1485970A (zh) | 2004-03-31 |
| US20040056645A1 (en) | 2004-03-25 |
| JP2004118331A (ja) | 2004-04-15 |
| US7304465B2 (en) | 2007-12-04 |
| CN100492833C (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829121B2 (ja) | 電力増幅回路 | |
| EP0610066B1 (en) | Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits | |
| JP2004062374A (ja) | ボルテージ・レギュレータ | |
| JP2003298368A (ja) | 増幅回路 | |
| JP4122910B2 (ja) | 電源供給回路 | |
| JP2830847B2 (ja) | 半導体集積回路 | |
| US6515462B2 (en) | Power supply device | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| US6903609B2 (en) | Operational amplifier | |
| US20140132348A1 (en) | Differential Amplifier | |
| JP2009093446A (ja) | 電圧制御回路 | |
| JP2002304225A (ja) | 電流制限回路及び電源回路 | |
| EP0611105B1 (en) | Current source | |
| US6806770B2 (en) | Operational amplifier | |
| JP2006060455A (ja) | 定電流ミラー回路 | |
| JPH0854943A (ja) | 安定化電源回路 | |
| JP3870906B2 (ja) | ヒステリシス回路 | |
| TWI269136B (en) | Stabilizing power circuit | |
| JP2007206997A (ja) | 電源回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JP3380604B2 (ja) | 駆動回路 | |
| JP2002353754A (ja) | エミッタフォロワ回路 | |
| JP4986727B2 (ja) | 増幅回路 | |
| JPS62111520A (ja) | スイツチングアンプ | |
| JPS5922416B2 (ja) | パルス信号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4122910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |