JP3655859B2 - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP3655859B2 JP3655859B2 JP2001293921A JP2001293921A JP3655859B2 JP 3655859 B2 JP3655859 B2 JP 3655859B2 JP 2001293921 A JP2001293921 A JP 2001293921A JP 2001293921 A JP2001293921 A JP 2001293921A JP 3655859 B2 JP3655859 B2 JP 3655859B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- constant current
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Control Of El Displays (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、ベース電流で出力定電流を制御し且つ、この出力定電流をスイッチングできる定電流回路に関する。
【0002】
【従来の技術】
従来より、この種の定電流回路は、例えば発光ダイオード(LED)を駆動するドライバとして使用され、LEDを明滅させるような装置、例えばLEDを用いたディスプレイ等に用いられている。
【0003】
図5は従来の定電流回路の構成例を示した回路図である。定電流回路1は、基準の定電圧源3から発生する基準電圧(例えば1.24V)を入力するバッファアンプ11と、このバッファアンプ11から入力される基準電圧より得られる基準定電流の所定倍(例えば16倍)の定電流を負荷6に出力する定電流出力回路12とから構成され、電源用電圧源2から電源電圧が供給される。
【0004】
ここで、バッファアンプ11は、バイポーラトランジスタ(以降単にトランジスタと称する)Q7、Q8、Q9、Q10、Q11から成る差動回路111と、この差動回路111のトランジスタQ7、Q8の共通エミッタとグランド(gnd)間に挿入される定電流源112から構成されている。
【0005】
定電流源112はトランジスタQ1〜Q6と抵抗R1〜R6とから成り、トランジスタQ7、Q8の共通エミッタとグランド間で定電流を流している。抵抗R9はバッファアンプ11の入力抵抗、抵抗R10はバッファアンプ11の出力抵抗、コンデンサC1は発振止めコンデンサである。
【0006】
定電流出力回路12は、基準となるトランジスタQ44と、このトランジスタQ44にベース電流を流すべく、カスコード接続されたMOSトランジスタM1、M34と、バッファアンプ11から入力される基準定電圧を基準定電流に変換する外付けの抵抗REXTと、MOSトランジスタM1、M34と1対1のカレントミラー回路を形成するMOSトランジスタM2、M35と、同MOSトランジスタM1、M34と1対1のカレントミラー回路を形成するMOSトランジスタM3、M36と、出力用のトランジスタQ01にベース電流を供給すべく、カレントミラー回路を形成するトランジスタQ12、Q13と、所定の定電流を出力するトランジスタQ01と、トランジスタQ01から出力される所定の定電流をスイッチングするためのスイッチ回路を形成するMOSトランジスタM115、M131とを有している。
【0007】
尚、MOSトランジスタM115、M131の共通のゲートには出力定電流をオンオフ制御する制御パルス信号源5が接続され、また、MOSトランジスタM34のゲートとMOSトランジスタM35、36のゲート間にゲートバイアス調整用の抵抗R12とコンデンサC2が挿入されている。
【0008】
次に、図5に示した回路の動作について説明する。基準定電圧源3から発生された基準電圧(1.24V)は、入力抵抗R9を介してバッファアンプ11に入力され、ここで電流ゲインを稼いで定電流出力回路12の基準となるトランジスタQ44のエミッタに同電圧(1.24V)で印加される。
【0009】
トランジスタQ44のエミッタとグランドとの間には外付けの抵抗REXTが挿入されているため、トランジスタQ44のエミッタに印加された基準電圧は抵抗REXTにて基準電流に変換されてトランジスタQ44のエミッタ側を流れる。その時、トランジスタQ44のベースにはMOSトランジスタM1とM34を通してトランジスタQ44のエミッタ側に上記した基準電流を流すための一定の基準ベース電流が流れる。
【0010】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する手段は、基準のトランジスタのベース電流を所定倍して出力用トランジスタのベースに流すことにより、この出力用トランジスタから所定の定電流を負荷へ出力し且つ、この出力用トランジスタをオンオフして、前記所定の定電流出力をスイッチングする機能を備えた定電流回路において、前記出力用トランジスタがオフしている期間に電荷を蓄積する容量素子と、前記出力用トランジスタにベース電流を供給するベース回路に、前記出力用トランジスタがオフからオンになる時に前記容量素子に蓄積された電荷を印加する電圧印加回路とを具備することを特徴とする。
【0011】
ここで、トランジスタQ13はトランジスタQ12の7倍のサイズとしてあるため、トランジスタQ12とQ13は1対7のカレントミラー回路を形成し、トランジスタQ13にはトランジスタQ12の7倍の電流が流れる。これにより、トランジスタQ12には2倍の基準ベース電流が流れ、トランジスタQ13には14倍の基準ベース電流が流れる。従って、トランジスタQ12、Q13の共通のエミッタには16倍の基準ベース電流が流れる。
【0012】
ここで、制御パルス信号源5から入力される制御パルス信号100がローレベルで、MOSトランジスタM115、M131がオフであった場合、上記した16倍の基準ベース電流はトランジスタQ01のベースに流れるため、トランジスタQ01のコレクタには抵抗REXTに流れる基準電流の16倍の定電流が流れ、これが負荷6に供給されることになる。
【0013】
その後、制御パルス信号100がハイレベルになると、MOSトランジスタM115、M131がオンになって、MOSトランジスタM35、M36の共通のドレインからの16倍の基準ベース電流はMOSトランジスタM115を通してグランド側に引き抜かれ、トランジスタQ01のベース電流もMOSトランジスタM131を通してグランド側に引き抜かれて、トランジスタQ01のベース電流がなくなるため、トランジスタQ01はオフし、負荷6への定電流の供給も停止される。以降、上記動作の繰り返しにより、負荷6がLEDであるような場合、制御パルス信号100によりLEDが明滅する。
【0014】
【発明が解決しようとする課題】
上記のような従来の定電流回路では、トランジスタQ01の出力電流が大きい時は、MOSトランジスタM35、M36のドレイン電流も大きいため、ネットBlの電位の上昇も早く、出力電流安定迄に時間が掛からず問題はない。しかし、トランジスタQ01の出力電流が小さく、且つ制御パルス信号100によるLED等の明滅間隔が短くなって高速化すると、以下に説明するようにトランジスタQ01から定電流が出力されなくなり、LEDが明滅しなくなってしまう。
【0015】
例えば、トランジスタQ01の出力電流が2mA制御(REXT抵抗11kΩ)で、図6(a)に示すように、制御パルス信号源5から入力される制御パルス信号100の周期1μS、デューティ(Duty)50%の時、制御パルス信号100がローレベル(0V)になって、MOSトランジスタM115、M131がオフになっても、図6(b)に示すように、ネットB1の電圧はトランジスタQ12、Q13及びトランジスタQ01がオンするために必要な2VBE(1.4V)に達しない。このため、図6(c)に示すように、トランジスタQ01のベース電圧はプラスどころかマイナスに振れて、トランジスタQ01はオンしない。
【0016】
従って、図7に示すようにトランジスタQ01はオフ状態のままでその出力はハイインピーダンス状態になったままとなり、全く出力電流が負荷6に供給されなくなる。即ち、定電流回路の出力定電流が小さく、且つその出力定電流のスイッチングが高速化すると、出力定電流のスイッチングができなくなって出力定電流が負荷6に供給されなくなり、LEDなどの負荷6が明滅しなくなる。
【0017】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、出力定電流が小さくとも、出力定電流のスイッチングを高速で行うことができる定電流回路を提供することである。
【0018】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する手段は、基準のトランジスタのベース電流を所定倍して出力用トランジスタのベースに流すことにより、この出力用トランジスタから所定の定電流を負荷へ出力し且つ、この出力用トランジスタをオンオフして、前記所定の定電流出力をスイッチングする機能を備えた定電流回路において、前記出力用トランジスタがオフしている期間に電荷を蓄積する容量素子と、前記出力用トランジスタがオフからオンになる時に前記容量素子に蓄積された電荷を出力用トランジスタのベース回路に印加する電圧印加回路とを具備することを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の定電流回路の一実施形態に係る構成を示した回路図である。但し、本稿ではN型のMOSトランジスタは単にMOSトランジスタと称し、P型のMOSトランジスタはP型のMOSトランジスタと称している。
【0020】
定電流回路10は、基準の定電圧源3から発生する基準電圧(例えば1.24V)を入力するバッファアンプ31と、このバッファアンプ31から入力される基準電圧より得られる基準定電流の所定倍(例えば16倍)の定電流を負荷6に出力する定電流出力回路32とから構成され、電源電圧源2から電源電圧が供給される。更に、本例の定電流出力回路32は、出力用の後述するバイポーラトランジスタQ05のスイッチングを促進するスイッチング補助回路321を有している。
【0021】
ここで、バッファアンプ31は、バイポーラトランジスタ(以降単にトランジスタと称する)Q30、Q31、Q57、Q62、Q58から成る差動回路311と、この差動回路311のトランジスタQ30、Q31の共通エミッタとグランド間に挿入される定電流源312から構成されている。
【0022】
定電流源312はトランジスタQ25、Q32、Q54、Q59、Q28、Q26、抵抗R35、R53、R42、R36、R39、R40から成っていて、トランジスタQ30、Q31の共通エミッタ側に定電流を流している。抵抗R9はバッファアンプ31の入力抵抗、抵抗R41はバッファアンプ31の出力抵抗で、コンデンサC33は発振止めコンデンサである。
【0023】
定電流出力回路32は、基準となるトランジスタQ24と、このトランジスタQ24にベース電流を流すべくカスコード接続されたMOSトランジスタM48、M49と、バッファアンプ31から入力される基準定電圧を基準定電流に変換する外付けの抵抗(REXT)R14と、MOSトランジスタM48、M49と1対1のカレントミラー回路を形成するMOSトランジスタM113、M112と、同MOSトランジスタM48、M49と1対1のカレントミラー回路を形成するMOSトランジスタM136、M134と、1対7のカレントミラー回路を形成し、トランジスタQ05にベース電流を供給するトランジスタQ108、Q109と、所定の定電流を出力するトランジスタQ05と、トランジスタQ05から出力される所定の定電流をスイチングするスイッチ回路を形成するMOSトランジスタM31、M20と、上記スイッチ回路に設けられ、トランジスタQ05のオン動作を促進するスイッチング補助回路321とを有している。
【0024】
尚、スイッチング補助回路321の後述する遅延回路3211の入力側にはトランジスタQ05の出力定電流をスイッチングする制御パルス信号源5が接続され、また、MOSトランジスタM49のゲートとMOSトランジスタM112、134のゲート間にゲートバイアス調整用の抵抗R52とコンデンサC34が挿入されている。
【0025】
スイッチング補助回路321は、制御パルス信号源5から入力される制御パルス信号100を順次遅延させる遅延回路3211と、電荷を蓄積する容量素子であるトランジスタQ2と、このトランジスタQ2への電荷蓄積のオンオフを行うP型のMOSトランジスタM32と、トランジスタQ2の蓄積電荷のネットB5への放電をオンオフするMOSトランジスタM106(電圧印加回路)から構成されている。
【0026】
遅延回路3211はP型のMOSトランジスタM14、MOSトランジスタM21と、P型のMOSトランジスタM110、MOSトランジスタM22と、P型のMOSトランジスタM15、MOSトランジスタM23と、P型のMOSトランジスタM16、MOSトランジスタM24と、P型のMOSトランジスタM13、MOSトランジスタM102とからなる5段のインバータの直列回路から構成され、2段目のインバータの出力(制御パルス信号100と同相)がMOSトランジスタM31、M20のゲートに接続され、3段目のインバータの出力(制御パルス信号100と逆相)がP型のMOSトランジスタM32のゲートに接続され、5段目のインバータの出力(制御パルス信号100と逆相)がMOSトランジスタM106のゲートに接続されて、MOSトランジスタM31、M20と、P型のMOSトランジスタM32及びMOSトランジスタM106を順番にオン又はオフさせる制御回路を構成している。
【0027】
次に、本実施形態の動作について説明する。基準の定電圧源3から発生された基準電圧(1.24V)は、入力抵抗R38を介してバッファアンプ31に入力され、ここで電流ゲインを稼いで定電流出力回路32の基準となるトランジスタQ44のエミッタに同電位(1.24V)で印加される。トランジスタQ44のエミッタとグランドとの間には外付けの抵抗R14が挿入されているため、トランジスタQ44のエミッタに印加された基準電圧は抵抗R14にて基準電流に変換されてトランジスタQ44のエミッタ側を流れる。
【0028】
その時、トランジスタQ44のベースにはMOSトランジスタM48とM134を通してトランジスタQ44のエミッタ側に上記した基準電流を流す一定の基準ベース電流が流れる。この基準ベース電流は1対1のカレントミラーにより、MOSトランジスタM113、M112に流れると共に、MOSトランジスタM136、M134に流れる。従って、MOSトランジスタM112、M134の共通ドレインには、基準ベース電流の2倍の電流が流れ、この2倍の基準ベース電流が前記共通ドレインに接続されるネットB5に流れる。
【0029】
トランジスタQ108はトランジスタQ109の7倍のサイズとしてあるため、トランジスタQ108にはトランジスタQ109の7倍の電流が流れる。従って、トランジスタQ109には2倍の基準ベース電流が流れ、トランジスタQ108には14倍の基準ベース電流が流れる。従って、トランジスタQ109、Q108の共通のエミッタには16倍の基準ベース電流が流れる。
【0030】
ここで、制御パルス信号源5から入力される制御パルス信号100がローレベルで、MOSトランジスタM31、M20がオフであった場合、上記した16倍の基準ベース電流はトランジスタQ05のベースに流れるため、トランジスタQ05のコレクタには抵抗R14に流れる基準電流の16倍の定電流が流れ、これがLED等の負荷6に供給されることになる。
【0031】
その後、制御パルス信号100がハイレベルになると、この信号が遅延回路3211を通してMOSトランジスタM31、M20のゲートに印加され、これらトランジスタがオンになる。これにより、MOSトランジスタM112、M134の共通ドレインから供給される電流はMOSトランジスタM31を通ってグランド側に流れ、同時にトランジスタQ05のベース電流はMOSトランジスタM20を通ってグランド側に流れるため、トランジスタQ05がオフして、負荷6への定電流の供給が停止される。
【0032】
次に、本実施形態のトランジスタQ05をスイッチングさせる動作について更に詳しく述べる。まず、制御パルス信号源5から入力される制御パルス信号100が図2(a)に示すようにローレベルからハイレベルになると、図2(b)に示すように遅延回路3211によりt0時間遅延されて、MOSトランジスタM31、M20のゲートがハイレベルになり、これらMOSトランジスタM31、M20がオンになる。これにより、MOSトランジスタM112、M134の共通ドレインから供給される電流がグランド側に引き抜かれると同時に、トランジスタQ05のベース電流もグランド側に引き抜かれ、トランジスタQ05をオフさせる。
【0033】
その後、図2(c)に示すようにt1時間遅延されてP型のMOSトランジスタM32のゲートがローレベルになって、このトランジスタをオンする。その後、図2(d)に示すようにt2時間遅延されてMOSトランジスタM106のゲートがローレベルになって、MOSトランジスタM106がオフになる。これにより、P型のMOSトランジスタM32を通して容量素子であるトランジスタQ2に充電電流が流れ、電荷が蓄積される。
【0034】
次に、制御パルス信号100が図2(a)に示すようにハイレベルからローレベルになると、図2(b)に示すように遅延回路3211によりt0時間遅延されて、MOSトランジスタM31、M20のゲートがローレベルになり、これらMOSトランジスタM31、M20がオフになる。その後、図2(c)に示すようにt1時間遅延されてP型のMOSトランジスタM32のゲートがハイレベルになって、このトランジスタをオフする。その後、図2(d)に示すようにt2時間遅延されてMOSトランジスタM106のゲートがハイレベルになって、MOSトランジスタM106をオンにする。
【0035】
これにより、容量素子であるトランジスタQ2の蓄積電荷がMOSトランジスタM106を通してネットB5に放電され、ネットB5の電位を瞬間的に2VBE(1.4V)以上に立ち上げて、トランジスタQ108、Q109をオンとし、トランジスタQ05をオンとするため、トランジスタQ5の出力定電流が小さく、且つ高速にスイッチングする場合でも、トランジスタQ05を確実にオンとすることができる。
【0036】
上記動作により、トランジスタQ109、Q108がオンすると共に、トランジスタQ05がオンして、MOSトランジスタM112、M134の共通ドレインからの電流がトランジスタQ109を流れると共に、その7倍の電流がトランジスタQ108を流れるため、基準ベース電流の16倍の電流がトランジスタQ05のベース電流となって流れ、トランジスタQ05は基準電流の16倍の定電流を負荷6に出力する。以降、上記動作の繰り返しにより、トランジスタQ05がスイッチングして、出力定電流がスイッチングする。尚、容量素子であるトランジスタQ2の蓄積電荷は、トランジスタQ109、Q108及びトランジスタQ05をオンさせるだけの量であるため、トランジスタQ05がオンした後のベース電流の多寡に影響を与えることはない。
【0037】
ここで、例えば、トランジスタQ05の出力電流が2mA制御(REXT抵抗11kΩ)で、図3(a)に示すように、制御パルス信号源5から入力される制御パルス信号100の周期1μS、デューティ(Duty)50%の時、制御パルス信号100がローレベル(0V)になって、MOSトランジスタM31、M20がオフになると、図3(b)に示すように、ネットB5の電位は1.4V以上になると共に、図3(c)に示すように、トランジスタQ05のベース電位A5も0.7V以上にすることができ、これらトランジスタがオンになる。従って、図4に示すようにトランジスタQ05は出力定電流が小電流で高速スイッチング時でも、基準電流の16倍の定電流を負荷6に安定に出力することが分かる。
【0038】
本実施形態によれば、スイッチ回路のMOSトランジスタM31、M20がオンからオフして、トランジスタQ05をオンさせる際に、容量素子であるトランジスタQ2の蓄積電荷をネットB5に瞬間的に印加して、ネットB5の電位を2VBE(1.4V)以上に瞬間的に立ち上げて、トランジスタQ108、Q109及びトランジスタQ05をオンさせることにより、トランジスタQ05の出力電流が2mA制御(REXT抵抗11kΩ)で、図3(a)に示すように、制御パルス信号100の周期1μS、デューティ(Duty)50%時でも、図3(b)に示すように、ネットB5の電位は2VBE以上となり、図3(c)に示すように、トランジスタQ05のベース電位A5もVBE以上となって、トランジスタQ05をオンさせることができる。それ故、本例では、出力定電流が小さくとも、出力電流の高速のスイッチングを行うことができる。
【0039】
また、容量素子としてトランジスタQ2のエミッタ・ベース容量(接合容量)を用いたことにより、このトランジスタQ2を定電流回路10を構成する他のトランジスタ素子などと一体にして集積化することにより、ロットのバラツキなどに対応して、常にその回路に適した容量の容量素子を得ることができる。
【0040】
更に、遅延回路3211により制御パルス100を遅延させて、MOSトランジスタM31、M20が完全にオフした後に、トランジスタQ2の蓄積電荷をトランジスタQ05のベース回路に印加するようにMOSトランジスタM106のオンタイミングを制御しているため、小出力電流で高速スイッチング時でも、トランジスタQ05を確実にオンすることができ、LEDなどの負荷6を明滅させることができる。
【0041】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。上記実施形態では定電流回路10をLEDのドライバとした場合について説明したが、負荷6としてはこれに限ることはない。
【0042】
【発明の効果】
以上詳細に説明したように、本発明の定電流回路によれば、出力トランジスタがオンからオフする時に容量素子に蓄積された電荷をそのベース回路に瞬間的に放電することにより、出力定電流が小さくとも、高速で出力定電流のスイッチングを行うことができる。
【図面の簡単な説明】
【図1】本発明の定電流回路の一実施形態に係る構成を示した回路図である。
【図2】図1に示した出力用のトランジスタをオンする際のスイッチ回路とスイッチング補助回路の各スイッチ素子のオンオフ順序を説明するタイミングチャートである。
【図3】図1に示した回路の出力定電流のスイッチング動作を説明するタイミングチャートである。
【図4】図1に示した回路の出力電流の変化を示したタイミングチャートである。
【図5】従来の定電流回路の構成例を示した回路図である。
【図6】図5に示した回路の出力定電流のスイッチング動作を説明するタイミングチャートである。
【図7】図5に示した回路の出力電流の変化を示したタイミングチャートである。
【符号の説明】
3 基準低電圧源
5 制御パルス信号源
10 定電流回路
31 バッファアンプ
32 定電流出力回路
311 差動回路
312 定電流源
321 スイッチング補助回路
3211 遅延回路
M20、M31、M32、M112、M134 MOSトランジスタ
M106 P型のMOSトランジスタ
Q2、Q05、Q20、Q24、Q31、Q108、Q109 トランジスタ
Claims (5)
- 基準のトランジスタのベース電流を所定倍して出力用トランジスタのベースに流すことにより、この出力用トランジスタから所定の定電流を負荷へ出力し且つ、この出力用トランジスタをオンオフして、前記所定の定電流出力をスイッチングする機能を備えた定電流回路において、
前記出力用トランジスタがオフしている期間に電荷を蓄積する容量素子と、
前記出力用トランジスタにベース電流を供給するベース回路に、前記出力用トランジスタがオフからオンになる時に前記容量素子に蓄積された電荷を印加する電圧印加回路と、
を具備することを特徴とする定電流回路。 - 前記出力用トランジスタのベース回路は、1対nのカレントミラー回路を含み、この1対nのカレントミラー回路を通して前記所定倍のベース電流が前記出力用トランジスタに供給されることを特徴とする請求項1に記載の定電流回路。
- 前記容量素子はトランジスタの接合容量であることを特徴とする請求項1又は2に記載の定電流回路。
- 前記出力用トランジスタの前記ベース回路から電流が引き抜かれない状態になった後に、前記電圧印加回路により前記容量素子に蓄積された電荷が前記ベース回路に印加されるようにする制御回路を設けたことを特徴とする請求項1乃至3のいずれか1項に記載の定電流回路。
- 前記負荷は発光ダイオードであることを特徴とする請求項
1乃至4のいずれか1項に記載の定電流回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
TW091121252A TW583523B (en) | 2001-09-26 | 2002-09-17 | Constant current circuit |
KR1020020057827A KR100560703B1 (ko) | 2001-09-26 | 2002-09-24 | 정전류회로 |
US10/253,878 US6791397B2 (en) | 2001-09-26 | 2002-09-25 | Constant current circuit for controlling variation in output current duty caused by the input capacitance of a current mirror circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003099137A JP2003099137A (ja) | 2003-04-04 |
JP3655859B2 true JP3655859B2 (ja) | 2005-06-02 |
Family
ID=19115612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001293921A Expired - Lifetime JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6791397B2 (ja) |
JP (1) | JP3655859B2 (ja) |
KR (1) | KR100560703B1 (ja) |
TW (1) | TW583523B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4122910B2 (ja) * | 2002-09-24 | 2008-07-23 | ミツミ電機株式会社 | 電源供給回路 |
US7944411B2 (en) * | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
KR20050045748A (ko) * | 2003-11-12 | 2005-05-17 | (주)크레스라이트 | 발광다이오드용 정전류회로 |
US7498690B2 (en) * | 2004-12-01 | 2009-03-03 | Texas Instruments Incorporated | System and method for regulating power in a multiple-output switching converter |
JP4622499B2 (ja) * | 2004-12-15 | 2011-02-02 | 富士電機システムズ株式会社 | バイアス電流回路 |
JP4026665B1 (ja) * | 2006-09-07 | 2007-12-26 | オンキヨー株式会社 | ローパスフィルタ及びそれに用いられる電圧電流変換回路 |
JP4874887B2 (ja) * | 2007-07-20 | 2012-02-15 | 株式会社東芝 | 高周波半導体スイッチ装置 |
JP5174421B2 (ja) * | 2007-10-19 | 2013-04-03 | パナソニック株式会社 | 電池パック、及び電池システム |
KR101893128B1 (ko) | 2009-10-21 | 2018-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
JP2012124581A (ja) | 2010-12-06 | 2012-06-28 | Toshiba Corp | Ledドライバ回路、および、ledドライバシステム |
US8710505B2 (en) * | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP5801333B2 (ja) * | 2013-02-28 | 2015-10-28 | 株式会社東芝 | 電源回路 |
US20210286394A1 (en) * | 2020-03-14 | 2021-09-16 | Vidatronic, Inc. | Current reference circuit with current mirror devices having dynamic body biasing |
CN112803721B (zh) * | 2020-12-30 | 2022-03-11 | 合肥视涯技术有限公司 | 一种电压转换器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3924143A (en) * | 1974-11-29 | 1975-12-02 | Sperry Rand Corp | Constant rise time controller for current pulse |
US4127783A (en) * | 1977-04-25 | 1978-11-28 | Motorola, Inc. | Regulated constant current circuit |
JP4015319B2 (ja) * | 1999-07-12 | 2007-11-28 | 富士通株式会社 | 定電流発生回路および差動増幅回路 |
JP3526432B2 (ja) | 1999-09-14 | 2004-05-17 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
-
2001
- 2001-09-26 JP JP2001293921A patent/JP3655859B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-17 TW TW091121252A patent/TW583523B/zh not_active IP Right Cessation
- 2002-09-24 KR KR1020020057827A patent/KR100560703B1/ko not_active IP Right Cessation
- 2002-09-25 US US10/253,878 patent/US6791397B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20030026874A (ko) | 2003-04-03 |
US20030071677A1 (en) | 2003-04-17 |
TW583523B (en) | 2004-04-11 |
US6791397B2 (en) | 2004-09-14 |
JP2003099137A (ja) | 2003-04-04 |
KR100560703B1 (ko) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3655859B2 (ja) | 定電流回路 | |
JPH06326573A (ja) | 差分信号用遅延回路 | |
US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
EP1001535B1 (en) | Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration | |
TWI702797B (zh) | 輸出電路 | |
JP6848936B2 (ja) | スイッチング素子の駆動回路 | |
JP2000111867A (ja) | 液晶駆動電源回路 | |
JPS606576B2 (ja) | 信号変換回路 | |
JP3134991B2 (ja) | ディレィ回路 | |
JP3802409B2 (ja) | バイアス回路及び電源装置 | |
JPH0666679B2 (ja) | Ecl論理回路 | |
JP3721924B2 (ja) | 半導体集積回路 | |
JP2638252B2 (ja) | 高速バス回路 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP3130791B2 (ja) | レベル変換回路 | |
JP7338985B2 (ja) | 駆動回路 | |
JP3687477B2 (ja) | パワーオンリセット回路 | |
US7015683B1 (en) | JFET switch select circuit | |
JPS635297Y2 (ja) | ||
JP2003501855A (ja) | スルーレート制御手段を有するレベルコンバータ | |
JP5250753B2 (ja) | 負荷駆動回路 | |
JP4768653B2 (ja) | 演算増幅器 | |
JP2899164B2 (ja) | エミッタホロワ回路 | |
KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
JP2776621B2 (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |