JP2003099137A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2003099137A JP2003099137A JP2001293921A JP2001293921A JP2003099137A JP 2003099137 A JP2003099137 A JP 2003099137A JP 2001293921 A JP2001293921 A JP 2001293921A JP 2001293921 A JP2001293921 A JP 2001293921A JP 2003099137 A JP2003099137 A JP 2003099137A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- constant current
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Control Of El Displays (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 出力定電流が小さくとも、高速で出力定電流
のスイッチングを行うこと。 【解決手段】 基準のトランジスタのベース電流の所定
倍のベース電流を出力用トランジスタに流すことによ
り、この出力用トランジスタから所定の定電流を負荷に
供給する際に、この出力用トランジスタがオフしている
期間、容量素子に電荷を蓄積しておき、この出力用トラ
ンジスタがオフからオンになる時に前記容量素子に蓄積
された電荷をこの出力用トランジスタのベース回路に印
加し、この出力用トランジスタ及びこの出力用トランジ
スタのベース回路を構成する他のトランジスタのＶBEを
越える電圧を前記ベース回路に発生させて、この出力用
トランジスタをオンさせるように構成する。
のスイッチングを行うこと。 【解決手段】 基準のトランジスタのベース電流の所定
倍のベース電流を出力用トランジスタに流すことによ
り、この出力用トランジスタから所定の定電流を負荷に
供給する際に、この出力用トランジスタがオフしている
期間、容量素子に電荷を蓄積しておき、この出力用トラ
ンジスタがオフからオンになる時に前記容量素子に蓄積
された電荷をこの出力用トランジスタのベース回路に印
加し、この出力用トランジスタ及びこの出力用トランジ
スタのベース回路を構成する他のトランジスタのＶBEを
越える電圧を前記ベース回路に発生させて、この出力用
トランジスタをオンさせるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベース電流で出力
定電流を制御し且つ、この出力定電流をスイッチングで
きる定電流回路に関する。
定電流を制御し且つ、この出力定電流をスイッチングで
きる定電流回路に関する。
【０００２】
【従来の技術】従来より、この種の定電流回路は、例え
ば発光ダイオード（ＬＥＤ）を駆動するドライバとして
使用され、ＬＥＤを明滅させるような装置、例えばＬＥ
Ｄを用いたディスプレイ等に用いられている。
ば発光ダイオード（ＬＥＤ）を駆動するドライバとして
使用され、ＬＥＤを明滅させるような装置、例えばＬＥ
Ｄを用いたディスプレイ等に用いられている。
【０００３】図５は従来の定電流回路の構成例を示した
回路図である。定電流回路１は、基準の定電圧源３から
発生する基準電圧（例えば１．２４Ｖ）を入力するバッ
ファアンプ１１と、このバッファアンプ１１から入力さ
れる基準電圧より得られる基準定電流の所定倍（例えば
１６倍）の定電流を負荷６に出力する定電流出力回路１
２とから構成され、電源用電圧源２から電源電圧が供給
される。
回路図である。定電流回路１は、基準の定電圧源３から
発生する基準電圧（例えば１．２４Ｖ）を入力するバッ
ファアンプ１１と、このバッファアンプ１１から入力さ
れる基準電圧より得られる基準定電流の所定倍（例えば
１６倍）の定電流を負荷６に出力する定電流出力回路１
２とから構成され、電源用電圧源２から電源電圧が供給
される。
【０００４】ここで、バッファアンプ１１は、バイポー
ラトランジスタ（以降単にトランジスタと称する）Ｑ
７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１から成る差動回路１１
１と、この差動回路１１１のトランジスタＱ７、Ｑ８の
共通エミッタとグランド（ｇｎｄ）間に挿入される定電
流源１１２から構成されている。
ラトランジスタ（以降単にトランジスタと称する）Ｑ
７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１から成る差動回路１１
１と、この差動回路１１１のトランジスタＱ７、Ｑ８の
共通エミッタとグランド（ｇｎｄ）間に挿入される定電
流源１１２から構成されている。
【０００５】定電流源１１２はトランジスタＱ１〜Ｑ６
と抵抗Ｒ１〜Ｒ６とから成り、トランジスタＱ７、Ｑ８
の共通エミッタとグランド間で定電流を流している。抵
抗Ｒ９はバッファアンプ１１の入力抵抗、抵抗Ｒ１０は
バッファアンプ１１の出力抵抗、コンデンサＣ１は発振
止めコンデンサである。
と抵抗Ｒ１〜Ｒ６とから成り、トランジスタＱ７、Ｑ８
の共通エミッタとグランド間で定電流を流している。抵
抗Ｒ９はバッファアンプ１１の入力抵抗、抵抗Ｒ１０は
バッファアンプ１１の出力抵抗、コンデンサＣ１は発振
止めコンデンサである。
【０００６】定電流出力回路１２は、基準となるトラン
ジスタＱ４４と、このトランジスタＱ４４にベース電流
を流すべく、カスコード接続されたＭＯＳトランジスタ
Ｍ１、Ｍ３４と、バッファアンプ１１から入力される基
準定電圧を基準定電流に変換する外付けの抵抗ＲＥＸＴ
と、ＭＯＳトランジスタＭ１、Ｍ３４と１対１のカレン
トミラー回路を形成するＭＯＳトランジスタＭ２、Ｍ３
５と、同ＭＯＳトランジスタＭ１、Ｍ３４と１対１のカ
レントミラー回路を形成するＭＯＳトランジスタＭ３、
Ｍ３６と、出力用のトランジスタＱ０１にベース電流を
供給すべく、カレントミラー回路を形成するトランジス
タＱ１２、Ｑ１３と、所定の定電流を出力するトランジ
スタＱ０１と、トランジスタＱ０１から出力される所定
の定電流をスイッチングするためのスイッチ回路を形成
するＭＯＳトランジスタＭ１１５、Ｍ１３１とを有して
いる。
ジスタＱ４４と、このトランジスタＱ４４にベース電流
を流すべく、カスコード接続されたＭＯＳトランジスタ
Ｍ１、Ｍ３４と、バッファアンプ１１から入力される基
準定電圧を基準定電流に変換する外付けの抵抗ＲＥＸＴ
と、ＭＯＳトランジスタＭ１、Ｍ３４と１対１のカレン
トミラー回路を形成するＭＯＳトランジスタＭ２、Ｍ３
５と、同ＭＯＳトランジスタＭ１、Ｍ３４と１対１のカ
レントミラー回路を形成するＭＯＳトランジスタＭ３、
Ｍ３６と、出力用のトランジスタＱ０１にベース電流を
供給すべく、カレントミラー回路を形成するトランジス
タＱ１２、Ｑ１３と、所定の定電流を出力するトランジ
スタＱ０１と、トランジスタＱ０１から出力される所定
の定電流をスイッチングするためのスイッチ回路を形成
するＭＯＳトランジスタＭ１１５、Ｍ１３１とを有して
いる。
【０００７】尚、ＭＯＳトランジスタＭ１１５、Ｍ１３
１の共通のゲートには出力定電流をオンオフ制御する制
御パルス信号源５が接続され、また、ＭＯＳトランジス
タＭ３４のゲートとＭＯＳトランジスタＭ３５、３６の
ゲート間にゲートバイアス調整用の抵抗Ｒ１２とコンデ
ンサＣ２が挿入されている。
１の共通のゲートには出力定電流をオンオフ制御する制
御パルス信号源５が接続され、また、ＭＯＳトランジス
タＭ３４のゲートとＭＯＳトランジスタＭ３５、３６の
ゲート間にゲートバイアス調整用の抵抗Ｒ１２とコンデ
ンサＣ２が挿入されている。
【０００８】次に、図５に示した回路の動作について説
明する。基準定電圧源３から発生された基準電圧（１．
２４Ｖ）は、入力抵抗Ｒ９を介してバッファアンプ１１
に入力され、ここで電流ゲインを稼いで定電流出力回路
１２の基準となるトランジスタＱ４４のエミッタに同電
圧（１．２４Ｖ）で印加される。
明する。基準定電圧源３から発生された基準電圧（１．
２４Ｖ）は、入力抵抗Ｒ９を介してバッファアンプ１１
に入力され、ここで電流ゲインを稼いで定電流出力回路
１２の基準となるトランジスタＱ４４のエミッタに同電
圧（１．２４Ｖ）で印加される。
【０００９】トランジスタＱ４４のエミッタとグランド
との間には外付けの抵抗ＲＥＸＴが挿入されているた
め、トランジスタＱ４４のエミッタに印加された基準電
圧は抵抗ＲＥＸＴにて基準電流に変換されてトランジス
タＱ４４のエミッタ側を流れる。その時、トランジスタ
Ｑ４４のベースにはＭＯＳトランジスタＭ１とＭ３４を
通してトランジスタＱ４４のエミッタ側に上記した基準
電流を流すための一定の基準ベース電流が流れる。
との間には外付けの抵抗ＲＥＸＴが挿入されているた
め、トランジスタＱ４４のエミッタに印加された基準電
圧は抵抗ＲＥＸＴにて基準電流に変換されてトランジス
タＱ４４のエミッタ側を流れる。その時、トランジスタ
Ｑ４４のベースにはＭＯＳトランジスタＭ１とＭ３４を
通してトランジスタＱ４４のエミッタ側に上記した基準
電流を流すための一定の基準ベース電流が流れる。
【００１０】この基準ベース電流は１対１のカレントミ
ラー回路により、ＭＯＳトランジスタＭ２、Ｍ３５に流
れると共に、ＭＯＳトランジスタＭ３、Ｍ３６に流れ
る。従って、ＭＯＳトランジスタＭ３５、Ｍ３６の共通
ドレインには基準ベース電流の２倍の電流が流れ、この
電流がネットＢ１に流れる。
ラー回路により、ＭＯＳトランジスタＭ２、Ｍ３５に流
れると共に、ＭＯＳトランジスタＭ３、Ｍ３６に流れ
る。従って、ＭＯＳトランジスタＭ３５、Ｍ３６の共通
ドレインには基準ベース電流の２倍の電流が流れ、この
電流がネットＢ１に流れる。
【００１１】ここで、トランジスタＱ１３はトランジス
タＱ１２の７倍のサイズとしてあるため、トランジスタ
Ｑ１２とＱ１３は１対７のカレントミラー回路を形成
し、トランジスタＱ１３にはトランジスタＱ１２の７倍
の電流が流れる。これにより、トランジスタＱ１２には
２倍の基準ベース電流が流れ、トランジスタＱ１３には
１４倍の基準ベース電流が流れる。従って、トランジス
タＱ１２、Ｑ１３の共通のエミッタには１６倍の基準ベ
ース電流が流れる。
タＱ１２の７倍のサイズとしてあるため、トランジスタ
Ｑ１２とＱ１３は１対７のカレントミラー回路を形成
し、トランジスタＱ１３にはトランジスタＱ１２の７倍
の電流が流れる。これにより、トランジスタＱ１２には
２倍の基準ベース電流が流れ、トランジスタＱ１３には
１４倍の基準ベース電流が流れる。従って、トランジス
タＱ１２、Ｑ１３の共通のエミッタには１６倍の基準ベ
ース電流が流れる。
【００１２】ここで、制御パルス信号源５から入力され
る制御パルス信号１００がローレベルで、ＭＯＳトラン
ジスタＭ１１５、Ｍ１３１がオフであった場合、上記し
た１６倍の基準ベース電流はトランジスタＱ０１のベー
スに流れるため、トランジスタＱ０１のコレクタには抵
抗ＲＥＸＴに流れる基準電流の１６倍の定電流が流れ、
これが負荷６に供給されることになる。
る制御パルス信号１００がローレベルで、ＭＯＳトラン
ジスタＭ１１５、Ｍ１３１がオフであった場合、上記し
た１６倍の基準ベース電流はトランジスタＱ０１のベー
スに流れるため、トランジスタＱ０１のコレクタには抵
抗ＲＥＸＴに流れる基準電流の１６倍の定電流が流れ、
これが負荷６に供給されることになる。
【００１３】その後、制御パルス信号１００がハイレベ
ルになると、ＭＯＳトランジスタＭ１１５、Ｍ１３１が
オンになって、ＭＯＳトランジスタＭ３５、Ｍ３６の共
通のドレインからの１６倍の基準ベース電流はＭＯＳト
ランジスタＭ１１５を通してグランド側に引き抜かれ、
トランジスタＱ０１のベース電流もＭＯＳトランジスタ
Ｍ１３１を通してグランド側に引き抜かれて、トランジ
スタＱ０１のベース電流がなくなるため、トランジスタ
Ｑ０１はオフし、負荷６への定電流の供給も停止され
る。以降、上記動作の繰り返しにより、負荷６がＬＥＤ
であるような場合、制御パルス信号１００によりＬＥＤ
が明滅する。
ルになると、ＭＯＳトランジスタＭ１１５、Ｍ１３１が
オンになって、ＭＯＳトランジスタＭ３５、Ｍ３６の共
通のドレインからの１６倍の基準ベース電流はＭＯＳト
ランジスタＭ１１５を通してグランド側に引き抜かれ、
トランジスタＱ０１のベース電流もＭＯＳトランジスタ
Ｍ１３１を通してグランド側に引き抜かれて、トランジ
スタＱ０１のベース電流がなくなるため、トランジスタ
Ｑ０１はオフし、負荷６への定電流の供給も停止され
る。以降、上記動作の繰り返しにより、負荷６がＬＥＤ
であるような場合、制御パルス信号１００によりＬＥＤ
が明滅する。
【００１４】
【発明が解決しようとする課題】上記のような従来の定
電流回路では、トランジスタＱ０１の出力電流が大きい
時は、ＭＯＳトランジスタＭ３５、Ｍ３６のドレイン電
流も大きいため、ネットＢｌの電位の上昇も早く、出力
電流安定迄に時間が掛からず問題はない。しかし、トラ
ンジスタＱ０１の出力電流が小さく、且つ制御パルス信
号１００によるＬＥＤ等の明滅間隔が短くなって高速化
すると、以下に説明するようにトランジスタＱ０１から
定電流が出力されなくなり、ＬＥＤが明滅しなくなって
しまう。
電流回路では、トランジスタＱ０１の出力電流が大きい
時は、ＭＯＳトランジスタＭ３５、Ｍ３６のドレイン電
流も大きいため、ネットＢｌの電位の上昇も早く、出力
電流安定迄に時間が掛からず問題はない。しかし、トラ
ンジスタＱ０１の出力電流が小さく、且つ制御パルス信
号１００によるＬＥＤ等の明滅間隔が短くなって高速化
すると、以下に説明するようにトランジスタＱ０１から
定電流が出力されなくなり、ＬＥＤが明滅しなくなって
しまう。
【００１５】例えば、トランジスタＱ０１の出力電流が
２ｍＡ制御（ＲＥＸＴ抵抗１１ｋΩ）で、図６（ａ）に
示すように、制御パルス信号源５から入力される制御パ
ルス信号１００の周期１μＳ、デューティ（Ｄｕｔｙ）
５０％の時、制御パルス信号１００がローレベル（０
Ｖ）になって、ＭＯＳトランジスタＭ１１５、Ｍ１３１
がオフになっても、図６（ｂ）に示すように、ネットＢ
１の電圧はトランジスタＱ１２、Ｑ１３及びトランジス
タＱ０１がオンするために必要な２ＶBE（１．４Ｖ）に
達しない。このため、図６（ｃ）に示すように、トラン
ジスタＱ０１のベース電圧はプラスどころかマイナスに
振れて、トランジスタＱ０１はオンしない。
２ｍＡ制御（ＲＥＸＴ抵抗１１ｋΩ）で、図６（ａ）に
示すように、制御パルス信号源５から入力される制御パ
ルス信号１００の周期１μＳ、デューティ（Ｄｕｔｙ）
５０％の時、制御パルス信号１００がローレベル（０
Ｖ）になって、ＭＯＳトランジスタＭ１１５、Ｍ１３１
がオフになっても、図６（ｂ）に示すように、ネットＢ
１の電圧はトランジスタＱ１２、Ｑ１３及びトランジス
タＱ０１がオンするために必要な２ＶBE（１．４Ｖ）に
達しない。このため、図６（ｃ）に示すように、トラン
ジスタＱ０１のベース電圧はプラスどころかマイナスに
振れて、トランジスタＱ０１はオンしない。
【００１６】従って、図７に示すようにトランジスタＱ
０１はオフ状態のままでその出力はハイインピーダンス
状態になったままとなり、全く出力電流が負荷６に供給
されなくなる。即ち、定電流回路の出力定電流が小さ
く、且つその出力定電流のスイッチングが高速化する
と、出力定電流のスイッチングができなくなって出力定
電流が負荷６に供給されなくなり、ＬＥＤなどの負荷６
が明滅しなくなる。
０１はオフ状態のままでその出力はハイインピーダンス
状態になったままとなり、全く出力電流が負荷６に供給
されなくなる。即ち、定電流回路の出力定電流が小さ
く、且つその出力定電流のスイッチングが高速化する
と、出力定電流のスイッチングができなくなって出力定
電流が負荷６に供給されなくなり、ＬＥＤなどの負荷６
が明滅しなくなる。
【００１７】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、出力定電流が小
さくとも、出力定電流のスイッチングを高速で行うこと
ができる定電流回路を提供することである。
るためになされたもので、その目的は、出力定電流が小
さくとも、出力定電流のスイッチングを高速で行うこと
ができる定電流回路を提供することである。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する手段は、基準のトランジスタのベー
ス電流を所定倍して出力用トランジスタのベースに流す
ことにより、この出力用トランジスタから所定の定電流
を負荷へ出力し且つ、この出力用トランジスタをオンオ
フして、前記所定の定電流出力をスイッチングする機能
を備えた定電流回路において、前記出力用トランジスタ
がオフしている期間に電荷を蓄積する容量素子と、前記
出力用トランジスタがオフからオンになる時に前記容量
素子に蓄積された電荷を出力用トランジスタのベース回
路に印加する電圧印加回路とを具備することを特徴とす
る。
に、課題を解決する手段は、基準のトランジスタのベー
ス電流を所定倍して出力用トランジスタのベースに流す
ことにより、この出力用トランジスタから所定の定電流
を負荷へ出力し且つ、この出力用トランジスタをオンオ
フして、前記所定の定電流出力をスイッチングする機能
を備えた定電流回路において、前記出力用トランジスタ
がオフしている期間に電荷を蓄積する容量素子と、前記
出力用トランジスタがオフからオンになる時に前記容量
素子に蓄積された電荷を出力用トランジスタのベース回
路に印加する電圧印加回路とを具備することを特徴とす
る。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の定電流回路の一
実施形態に係る構成を示した回路図である。但し、本稿
ではＮ型のＭＯＳトランジスタは単にＭＯＳトランジス
タと称し、Ｐ型のＭＯＳトランジスタはＰ型のＭＯＳト
ランジスタと称している。
に基づいて説明する。図１は、本発明の定電流回路の一
実施形態に係る構成を示した回路図である。但し、本稿
ではＮ型のＭＯＳトランジスタは単にＭＯＳトランジス
タと称し、Ｐ型のＭＯＳトランジスタはＰ型のＭＯＳト
ランジスタと称している。
【００２０】定電流回路１０は、基準の定電圧源３から
発生する基準電圧（例えば１．２４Ｖ）を入力するバッ
ファアンプ３１と、このバッファアンプ３１から入力さ
れる基準電圧より得られる基準定電流の所定倍（例えば
１６倍）の定電流を負荷６に出力する定電流出力回路３
２とから構成され、電源電圧源２から電源電圧が供給さ
れる。更に、本例の定電流出力回路３２は、出力用の後
述するバイポーラトランジスタＱ０５のスイッチングを
促進するスイッチング補助回路３２１を有している。
発生する基準電圧（例えば１．２４Ｖ）を入力するバッ
ファアンプ３１と、このバッファアンプ３１から入力さ
れる基準電圧より得られる基準定電流の所定倍（例えば
１６倍）の定電流を負荷６に出力する定電流出力回路３
２とから構成され、電源電圧源２から電源電圧が供給さ
れる。更に、本例の定電流出力回路３２は、出力用の後
述するバイポーラトランジスタＱ０５のスイッチングを
促進するスイッチング補助回路３２１を有している。
【００２１】ここで、バッファアンプ３１は、バイポー
ラトランジスタ（以降単にトランジスタと称する）Ｑ３
０、Ｑ３１、Ｑ５７、Ｑ６２、Ｑ５８から成る差動回路
３１１と、この差動回路３１１のトランジスタＱ３０、
Ｑ３１の共通エミッタとグランド間に挿入される定電流
源３１２から構成されている。
ラトランジスタ（以降単にトランジスタと称する）Ｑ３
０、Ｑ３１、Ｑ５７、Ｑ６２、Ｑ５８から成る差動回路
３１１と、この差動回路３１１のトランジスタＱ３０、
Ｑ３１の共通エミッタとグランド間に挿入される定電流
源３１２から構成されている。
【００２２】定電流源３１２はトランジスタＱ２５、Ｑ
３２、Ｑ５４、Ｑ５９、Ｑ２８、Ｑ２６、抵抗Ｒ３５、
Ｒ５３、Ｒ４２、Ｒ３６、Ｒ３９、Ｒ４０から成ってい
て、トランジスタＱ３０、Ｑ３１の共通エミッタ側に定
電流を流している。抵抗Ｒ９はバッファアンプ３１の入
力抵抗、抵抗Ｒ４１はバッファアンプ３１の出力抵抗
で、コンデンサＣ３３は発振止めコンデンサである。
３２、Ｑ５４、Ｑ５９、Ｑ２８、Ｑ２６、抵抗Ｒ３５、
Ｒ５３、Ｒ４２、Ｒ３６、Ｒ３９、Ｒ４０から成ってい
て、トランジスタＱ３０、Ｑ３１の共通エミッタ側に定
電流を流している。抵抗Ｒ９はバッファアンプ３１の入
力抵抗、抵抗Ｒ４１はバッファアンプ３１の出力抵抗
で、コンデンサＣ３３は発振止めコンデンサである。
【００２３】定電流出力回路３２は、基準となるトラン
ジスタＱ２４と、このトランジスタＱ２４にベース電流
を流すべくカスコード接続されたＭＯＳトランジスタＭ
４８、Ｍ４９と、バッファアンプ３１から入力される基
準定電圧を基準定電流に変換する外付けの抵抗（ＲＥＸ
Ｔ）Ｒ１４と、ＭＯＳトランジスタＭ４８、Ｍ４９と１
対１のカレントミラー回路を形成するＭＯＳトランジス
タＭ１１３、Ｍ１１２と、同ＭＯＳトランジスタＭ４
８、Ｍ４９と１対１のカレントミラー回路を形成するＭ
ＯＳトランジスタＭ１３６、Ｍ１３４と、１対７のカレ
ントミラー回路を形成し、トランジスタＱ０５にベース
電流を供給するトランジスタＱ１０８、Ｑ１０９と、所
定の定電流を出力するトランジスタＱ０５と、トランジ
スタＱ０５から出力される所定の定電流をスイチングす
るスイッチ回路を形成するＭＯＳトランジスタＭ３１、
Ｍ２０と、上記スイッチ回路に設けられ、トランジスタ
Ｑ０５のオン動作を促進するスイッチング補助回路３２
１とを有している。
ジスタＱ２４と、このトランジスタＱ２４にベース電流
を流すべくカスコード接続されたＭＯＳトランジスタＭ
４８、Ｍ４９と、バッファアンプ３１から入力される基
準定電圧を基準定電流に変換する外付けの抵抗（ＲＥＸ
Ｔ）Ｒ１４と、ＭＯＳトランジスタＭ４８、Ｍ４９と１
対１のカレントミラー回路を形成するＭＯＳトランジス
タＭ１１３、Ｍ１１２と、同ＭＯＳトランジスタＭ４
８、Ｍ４９と１対１のカレントミラー回路を形成するＭ
ＯＳトランジスタＭ１３６、Ｍ１３４と、１対７のカレ
ントミラー回路を形成し、トランジスタＱ０５にベース
電流を供給するトランジスタＱ１０８、Ｑ１０９と、所
定の定電流を出力するトランジスタＱ０５と、トランジ
スタＱ０５から出力される所定の定電流をスイチングす
るスイッチ回路を形成するＭＯＳトランジスタＭ３１、
Ｍ２０と、上記スイッチ回路に設けられ、トランジスタ
Ｑ０５のオン動作を促進するスイッチング補助回路３２
１とを有している。
【００２４】尚、スイッチング補助回路３２１の後述す
る遅延回路３２１１の入力側にはトランジスタＱ０５の
出力定電流をスイッチングする制御パルス信号源５が接
続され、また、ＭＯＳトランジスタＭ４９のゲートとＭ
ＯＳトランジスタＭ１１２、１３４のゲート間にゲート
バイアス調整用の抵抗Ｒ５２とコンデンサＣ３４が挿入
されている。
る遅延回路３２１１の入力側にはトランジスタＱ０５の
出力定電流をスイッチングする制御パルス信号源５が接
続され、また、ＭＯＳトランジスタＭ４９のゲートとＭ
ＯＳトランジスタＭ１１２、１３４のゲート間にゲート
バイアス調整用の抵抗Ｒ５２とコンデンサＣ３４が挿入
されている。
【００２５】スイッチング補助回路３２１は、制御パル
ス信号源５から入力される制御パルス信号１００を順次
遅延させる遅延回路３２１１と、電荷を蓄積する容量素
子であるトランジスタＱ２と、このトランジスタＱ２へ
の電荷蓄積のオンオフを行うＰ型のＭＯＳトランジスタ
Ｍ３２と、トランジスタＱ２の蓄積電荷のネットＢ５へ
の放電をオンオフするＭＯＳトランジスタＭ１０６（電
圧印加回路）から構成されている。
ス信号源５から入力される制御パルス信号１００を順次
遅延させる遅延回路３２１１と、電荷を蓄積する容量素
子であるトランジスタＱ２と、このトランジスタＱ２へ
の電荷蓄積のオンオフを行うＰ型のＭＯＳトランジスタ
Ｍ３２と、トランジスタＱ２の蓄積電荷のネットＢ５へ
の放電をオンオフするＭＯＳトランジスタＭ１０６（電
圧印加回路）から構成されている。
【００２６】遅延回路３２１１はＰ型のＭＯＳトランジ
スタＭ１４、ＭＯＳトランジスタＭ２１と、Ｐ型のＭＯ
ＳトランジスタＭ１１０、ＭＯＳトランジスタＭ２２
と、Ｐ型のＭＯＳトランジスタＭ１５、ＭＯＳトランジ
スタＭ２３と、Ｐ型のＭＯＳトランジスタＭ１６、ＭＯ
ＳトランジスタＭ２４と、Ｐ型のＭＯＳトランジスタＭ
１３、ＭＯＳトランジスタＭ１０２とからなる５段のイ
ンバータの直列回路から構成され、２段目のインバータ
の出力（制御パルス信号１００と同相）がＭＯＳトラン
ジスタＭ３１、Ｍ２０のゲートに接続され、３段目のイ
ンバータの出力（制御パルス信号１００と逆相）がＰ型
のＭＯＳトランジスタＭ３２のゲートに接続され、５段
目のインバータの出力（制御パルス信号１００と逆相）
がＭＯＳトランジスタＭ１０６のゲートに接続されて、
ＭＯＳトランジスタＭ３１、Ｍ２０と、Ｐ型のＭＯＳト
ランジスタＭ３２及びＭＯＳトランジスタＭ１０６を順
番にオン又はオフさせる制御回路を構成している。
スタＭ１４、ＭＯＳトランジスタＭ２１と、Ｐ型のＭＯ
ＳトランジスタＭ１１０、ＭＯＳトランジスタＭ２２
と、Ｐ型のＭＯＳトランジスタＭ１５、ＭＯＳトランジ
スタＭ２３と、Ｐ型のＭＯＳトランジスタＭ１６、ＭＯ
ＳトランジスタＭ２４と、Ｐ型のＭＯＳトランジスタＭ
１３、ＭＯＳトランジスタＭ１０２とからなる５段のイ
ンバータの直列回路から構成され、２段目のインバータ
の出力（制御パルス信号１００と同相）がＭＯＳトラン
ジスタＭ３１、Ｍ２０のゲートに接続され、３段目のイ
ンバータの出力（制御パルス信号１００と逆相）がＰ型
のＭＯＳトランジスタＭ３２のゲートに接続され、５段
目のインバータの出力（制御パルス信号１００と逆相）
がＭＯＳトランジスタＭ１０６のゲートに接続されて、
ＭＯＳトランジスタＭ３１、Ｍ２０と、Ｐ型のＭＯＳト
ランジスタＭ３２及びＭＯＳトランジスタＭ１０６を順
番にオン又はオフさせる制御回路を構成している。
【００２７】次に、本実施形態の動作について説明す
る。基準の定電圧源３から発生された基準電圧（１．２
４Ｖ）は、入力抵抗Ｒ３８を介してバッファアンプ３１
に入力され、ここで電流ゲインを稼いで定電流出力回路
３２の基準となるトランジスタＱ４４のエミッタに同電
位（１．２４Ｖ）で印加される。トランジスタＱ４４の
エミッタとグランドとの間には外付けの抵抗Ｒ１４が挿
入されているため、トランジスタＱ４４のエミッタに印
加された基準電圧は抵抗Ｒ１４にて基準電流に変換され
てトランジスタＱ４４のエミッタ側を流れる。
る。基準の定電圧源３から発生された基準電圧（１．２
４Ｖ）は、入力抵抗Ｒ３８を介してバッファアンプ３１
に入力され、ここで電流ゲインを稼いで定電流出力回路
３２の基準となるトランジスタＱ４４のエミッタに同電
位（１．２４Ｖ）で印加される。トランジスタＱ４４の
エミッタとグランドとの間には外付けの抵抗Ｒ１４が挿
入されているため、トランジスタＱ４４のエミッタに印
加された基準電圧は抵抗Ｒ１４にて基準電流に変換され
てトランジスタＱ４４のエミッタ側を流れる。
【００２８】その時、トランジスタＱ４４のベースには
ＭＯＳトランジスタＭ４８とＭ１３４を通してトランジ
スタＱ４４のエミッタ側に上記した基準電流を流す一定
の基準ベース電流が流れる。この基準ベース電流は１対
１のカレントミラーにより、ＭＯＳトランジスタＭ１１
３、Ｍ１１２に流れると共に、ＭＯＳトランジスタＭ１
３６、Ｍ１３４に流れる。従って、ＭＯＳトランジスタ
Ｍ１１２、Ｍ１３４の共通ドレインには、基準ベース電
流の２倍の電流が流れ、この２倍の基準ベース電流が前
記共通ドレインに接続されるネットＢ５に流れる。
ＭＯＳトランジスタＭ４８とＭ１３４を通してトランジ
スタＱ４４のエミッタ側に上記した基準電流を流す一定
の基準ベース電流が流れる。この基準ベース電流は１対
１のカレントミラーにより、ＭＯＳトランジスタＭ１１
３、Ｍ１１２に流れると共に、ＭＯＳトランジスタＭ１
３６、Ｍ１３４に流れる。従って、ＭＯＳトランジスタ
Ｍ１１２、Ｍ１３４の共通ドレインには、基準ベース電
流の２倍の電流が流れ、この２倍の基準ベース電流が前
記共通ドレインに接続されるネットＢ５に流れる。
【００２９】トランジスタＱ１０８はトランジスタＱ１
０９の７倍のサイズとしてあるため、トランジスタＱ１
０８にはトランジスタＱ１０９の７倍の電流が流れる。
従って、トランジスタＱ１０９には２倍の基準ベース電
流が流れ、トランジスタＱ１０８には１４倍の基準ベー
ス電流が流れる。従って、トランジスタＱ１０９、Ｑ１
０８の共通のエミッタには１６倍の基準ベース電流が流
れる。
０９の７倍のサイズとしてあるため、トランジスタＱ１
０８にはトランジスタＱ１０９の７倍の電流が流れる。
従って、トランジスタＱ１０９には２倍の基準ベース電
流が流れ、トランジスタＱ１０８には１４倍の基準ベー
ス電流が流れる。従って、トランジスタＱ１０９、Ｑ１
０８の共通のエミッタには１６倍の基準ベース電流が流
れる。
【００３０】ここで、制御パルス信号源５から入力され
る制御パルス信号１００がローレベルで、ＭＯＳトラン
ジスタＭ３１、Ｍ２０がオフであった場合、上記した１
６倍の基準ベース電流はトランジスタＱ０５のベースに
流れるため、トランジスタＱ０５のコレクタには抵抗Ｒ
１４に流れる基準電流の１６倍の定電流が流れ、これが
ＬＥＤ等の負荷６に供給されることになる。
る制御パルス信号１００がローレベルで、ＭＯＳトラン
ジスタＭ３１、Ｍ２０がオフであった場合、上記した１
６倍の基準ベース電流はトランジスタＱ０５のベースに
流れるため、トランジスタＱ０５のコレクタには抵抗Ｒ
１４に流れる基準電流の１６倍の定電流が流れ、これが
ＬＥＤ等の負荷６に供給されることになる。
【００３１】その後、制御パルス信号１００がハイレベ
ルになると、この信号が遅延回路３２１１を通してＭＯ
ＳトランジスタＭ３１、Ｍ２０のゲートに印加され、こ
れらトランジスタがオンになる。これにより、ＭＯＳト
ランジスタＭ１１２、Ｍ１３４の共通ドレインから供給
される電流はＭＯＳトランジスタＭ３１を通ってグラン
ド側に流れ、同時にトランジスタＱ０５のベース電流は
ＭＯＳトランジスタＭ２０を通ってグランド側に流れる
ため、トランジスタＱ０５がオフして、負荷６への定電
流の供給が停止される。
ルになると、この信号が遅延回路３２１１を通してＭＯ
ＳトランジスタＭ３１、Ｍ２０のゲートに印加され、こ
れらトランジスタがオンになる。これにより、ＭＯＳト
ランジスタＭ１１２、Ｍ１３４の共通ドレインから供給
される電流はＭＯＳトランジスタＭ３１を通ってグラン
ド側に流れ、同時にトランジスタＱ０５のベース電流は
ＭＯＳトランジスタＭ２０を通ってグランド側に流れる
ため、トランジスタＱ０５がオフして、負荷６への定電
流の供給が停止される。
【００３２】次に、本実施形態のトランジスタＱ０５を
スイッチングさせる動作について更に詳しく述べる。ま
ず、制御パルス信号源５から入力される制御パルス信号
１００が図２（ａ）に示すようにローレベルからハイレ
ベルになると、図２（ｂ）に示すように遅延回路３２１
１によりｔ０時間遅延されて、ＭＯＳトランジスタＭ３
１、Ｍ２０のゲートがハイレベルになり、これらＭＯＳ
トランジスタＭ３１、Ｍ２０がオンになる。これによ
り、ＭＯＳトランジスタＭ１１２、Ｍ１３４の共通ドレ
インから供給される電流がグランド側に引き抜かれると
同時に、トランジスタＱ０５のベース電流もグランド側
に引き抜かれ、トランジスタＱ０５をオフさせる。
スイッチングさせる動作について更に詳しく述べる。ま
ず、制御パルス信号源５から入力される制御パルス信号
１００が図２（ａ）に示すようにローレベルからハイレ
ベルになると、図２（ｂ）に示すように遅延回路３２１
１によりｔ０時間遅延されて、ＭＯＳトランジスタＭ３
１、Ｍ２０のゲートがハイレベルになり、これらＭＯＳ
トランジスタＭ３１、Ｍ２０がオンになる。これによ
り、ＭＯＳトランジスタＭ１１２、Ｍ１３４の共通ドレ
インから供給される電流がグランド側に引き抜かれると
同時に、トランジスタＱ０５のベース電流もグランド側
に引き抜かれ、トランジスタＱ０５をオフさせる。
【００３３】その後、図２（ｃ）に示すようにｔ１時間
遅延されてＰ型のＭＯＳトランジスタＭ３２のゲートが
ローレベルになって、このトランジスタをオンする。そ
の後、図２（ｄ）に示すようにｔ２時間遅延されてＭＯ
ＳトランジスタＭ１０６のゲートがローレベルになっ
て、ＭＯＳトランジスタＭ１０６がオフになる。これに
より、Ｐ型のＭＯＳトランジスタＭ３２を通して容量素
子であるトランジスタＱ２に充電電流が流れ、電荷が蓄
積される。
遅延されてＰ型のＭＯＳトランジスタＭ３２のゲートが
ローレベルになって、このトランジスタをオンする。そ
の後、図２（ｄ）に示すようにｔ２時間遅延されてＭＯ
ＳトランジスタＭ１０６のゲートがローレベルになっ
て、ＭＯＳトランジスタＭ１０６がオフになる。これに
より、Ｐ型のＭＯＳトランジスタＭ３２を通して容量素
子であるトランジスタＱ２に充電電流が流れ、電荷が蓄
積される。
【００３４】次に、制御パルス信号１００が図２（ａ）
に示すようにハイレベルからローレベルになると、図２
（ｂ）に示すように遅延回路３２１１によりｔ０時間遅
延されて、ＭＯＳトランジスタＭ３１、Ｍ２０のゲート
がローレベルになり、これらＭＯＳトランジスタＭ３
１、Ｍ２０がオフになる。その後、図２（ｃ）に示すよ
うにｔ１時間遅延されてＰ型のＭＯＳトランジスタＭ３
２のゲートがハイレベルになって、このトランジスタを
オフする。その後、図２（ｄ）に示すようにｔ２時間遅
延されてＭＯＳトランジスタＭ１０６のゲートがハイレ
ベルになって、ＭＯＳトランジスタＭ１０６をオンにす
る。
に示すようにハイレベルからローレベルになると、図２
（ｂ）に示すように遅延回路３２１１によりｔ０時間遅
延されて、ＭＯＳトランジスタＭ３１、Ｍ２０のゲート
がローレベルになり、これらＭＯＳトランジスタＭ３
１、Ｍ２０がオフになる。その後、図２（ｃ）に示すよ
うにｔ１時間遅延されてＰ型のＭＯＳトランジスタＭ３
２のゲートがハイレベルになって、このトランジスタを
オフする。その後、図２（ｄ）に示すようにｔ２時間遅
延されてＭＯＳトランジスタＭ１０６のゲートがハイレ
ベルになって、ＭＯＳトランジスタＭ１０６をオンにす
る。
【００３５】これにより、容量素子であるトランジスタ
Ｑ２の蓄積電荷がＭＯＳトランジスタＭ１０６を通して
ネットＢ５に放電され、ネットＢ５の電位を瞬間的に２
ＶBE（１．４Ｖ）以上に立ち上げて、トランジスタＱ１
０８、Ｑ１０９をオンとし、トランジスタＱ０５をオン
とするため、トランジスタＱ５の出力定電流が小さく、
且つ高速にスイッチングする場合でも、トランジスタＱ
０５を確実にオンとすることができる。
Ｑ２の蓄積電荷がＭＯＳトランジスタＭ１０６を通して
ネットＢ５に放電され、ネットＢ５の電位を瞬間的に２
ＶBE（１．４Ｖ）以上に立ち上げて、トランジスタＱ１
０８、Ｑ１０９をオンとし、トランジスタＱ０５をオン
とするため、トランジスタＱ５の出力定電流が小さく、
且つ高速にスイッチングする場合でも、トランジスタＱ
０５を確実にオンとすることができる。
【００３６】上記動作により、トランジスタＱ１０９、
Ｑ１０８がオンすると共に、トランジスタＱ０５がオン
して、ＭＯＳトランジスタＭ１１２、Ｍ１３４の共通ド
レインからの電流がトランジスタＱ１０９を流れると共
に、その７倍の電流がトランジスタＱ１０８を流れるた
め、基準ベース電流の１６倍の電流がトランジスタＱ０
５のベース電流となって流れ、トランジスタＱ０５は基
準電流の１６倍の定電流を負荷６に出力する。以降、上
記動作の繰り返しにより、トランジスタＱ０５がスイッ
チングして、出力定電流がスイッチングする。尚、容量
素子であるトランジスタＱ２の蓄積電荷は、トランジス
タＱ１０９、Ｑ１０８及びトランジスタＱ０５をオンさ
せるだけの量であるため、トランジスタＱ０５がオンし
た後のベース電流の多寡に影響を与えることはない。
Ｑ１０８がオンすると共に、トランジスタＱ０５がオン
して、ＭＯＳトランジスタＭ１１２、Ｍ１３４の共通ド
レインからの電流がトランジスタＱ１０９を流れると共
に、その７倍の電流がトランジスタＱ１０８を流れるた
め、基準ベース電流の１６倍の電流がトランジスタＱ０
５のベース電流となって流れ、トランジスタＱ０５は基
準電流の１６倍の定電流を負荷６に出力する。以降、上
記動作の繰り返しにより、トランジスタＱ０５がスイッ
チングして、出力定電流がスイッチングする。尚、容量
素子であるトランジスタＱ２の蓄積電荷は、トランジス
タＱ１０９、Ｑ１０８及びトランジスタＱ０５をオンさ
せるだけの量であるため、トランジスタＱ０５がオンし
た後のベース電流の多寡に影響を与えることはない。
【００３７】ここで、例えば、トランジスタＱ０５の出
力電流が２ｍＡ制御（ＲＥＸＴ抵抗１１ｋΩ）で、図３
（ａ）に示すように、制御パルス信号源５から入力され
る制御パルス信号１００の周期１μＳ、デューティ（Ｄ
ｕｔｙ）５０％の時、制御パルス信号１００がローレベ
ル（０Ｖ）になって、ＭＯＳトランジスタＭ３１、Ｍ２
０がオフになると、図３（ｂ）に示すように、ネットＢ
５の電位は１．４Ｖ以上になると共に、図３（ｃ）に示
すように、トランジスタＱ０５のベース電位Ａ５も０．
７Ｖ以上にすることができ、これらトランジスタがオン
になる。従って、図４に示すようにトランジスタＱ０５
は出力定電流が小電流で高速スイッチング時でも、基準
電流の１６倍の定電流を負荷６に安定に出力することが
分かる。
力電流が２ｍＡ制御（ＲＥＸＴ抵抗１１ｋΩ）で、図３
（ａ）に示すように、制御パルス信号源５から入力され
る制御パルス信号１００の周期１μＳ、デューティ（Ｄ
ｕｔｙ）５０％の時、制御パルス信号１００がローレベ
ル（０Ｖ）になって、ＭＯＳトランジスタＭ３１、Ｍ２
０がオフになると、図３（ｂ）に示すように、ネットＢ
５の電位は１．４Ｖ以上になると共に、図３（ｃ）に示
すように、トランジスタＱ０５のベース電位Ａ５も０．
７Ｖ以上にすることができ、これらトランジスタがオン
になる。従って、図４に示すようにトランジスタＱ０５
は出力定電流が小電流で高速スイッチング時でも、基準
電流の１６倍の定電流を負荷６に安定に出力することが
分かる。
【００３８】本実施形態によれば、スイッチ回路のＭＯ
ＳトランジスタＭ３１、Ｍ２０がオンからオフして、ト
ランジスタＱ０５をオンさせる際に、容量素子であるト
ランジスタＱ２の蓄積電荷をネットＢ５に瞬間的に印加
して、ネットＢ５の電位を２ＶBE（１．４Ｖ）以上に瞬
間的に立ち上げて、トランジスタＱ１０８、Ｑ１０９及
びトランジスタＱ０５をオンさせることにより、トラン
ジスタＱ０５の出力電流が２ｍＡ制御（ＲＥＸＴ抵抗１
１ｋΩ）で、図３（ａ）に示すように、制御パルス信号
１００の周期１μＳ、デューティ（Ｄｕｔｙ）５０％時
でも、図３（ｂ）に示すように、ネットＢ５の電位は２
ＶBE以上となり、図３（ｃ）に示すように、トランジス
タＱ０５のベース電位Ａ５もＶBE以上となって、トラン
ジスタＱ０５をオンさせることができる。それ故、本例
では、出力定電流が小さくとも、出力電流の高速のスイ
ッチングを行うことができる。
ＳトランジスタＭ３１、Ｍ２０がオンからオフして、ト
ランジスタＱ０５をオンさせる際に、容量素子であるト
ランジスタＱ２の蓄積電荷をネットＢ５に瞬間的に印加
して、ネットＢ５の電位を２ＶBE（１．４Ｖ）以上に瞬
間的に立ち上げて、トランジスタＱ１０８、Ｑ１０９及
びトランジスタＱ０５をオンさせることにより、トラン
ジスタＱ０５の出力電流が２ｍＡ制御（ＲＥＸＴ抵抗１
１ｋΩ）で、図３（ａ）に示すように、制御パルス信号
１００の周期１μＳ、デューティ（Ｄｕｔｙ）５０％時
でも、図３（ｂ）に示すように、ネットＢ５の電位は２
ＶBE以上となり、図３（ｃ）に示すように、トランジス
タＱ０５のベース電位Ａ５もＶBE以上となって、トラン
ジスタＱ０５をオンさせることができる。それ故、本例
では、出力定電流が小さくとも、出力電流の高速のスイ
ッチングを行うことができる。
【００３９】また、容量素子としてトランジスタＱ２の
エミッタ・ベース容量（接合容量）を用いたことによ
り、このトランジスタＱ２を定電流回路１０を構成する
他のトランジスタ素子などと一体にして集積化すること
により、ロットのバラツキなどに対応して、常にその回
路に適した容量の容量素子を得ることができる。
エミッタ・ベース容量（接合容量）を用いたことによ
り、このトランジスタＱ２を定電流回路１０を構成する
他のトランジスタ素子などと一体にして集積化すること
により、ロットのバラツキなどに対応して、常にその回
路に適した容量の容量素子を得ることができる。
【００４０】更に、遅延回路３２１１により制御パルス
１００を遅延させて、ＭＯＳトランジスタＭ３１、Ｍ２
０が完全にオフした後に、トランジスタＱ２の蓄積電荷
をトランジスタＱ０５のベース回路に印加するようにＭ
ＯＳトランジスタＭ１０６のオンタイミングを制御して
いるため、小出力電流で高速スイッチング時でも、トラ
ンジスタＱ０５を確実にオンすることができ、ＬＥＤな
どの負荷６を明滅させることができる。
１００を遅延させて、ＭＯＳトランジスタＭ３１、Ｍ２
０が完全にオフした後に、トランジスタＱ２の蓄積電荷
をトランジスタＱ０５のベース回路に印加するようにＭ
ＯＳトランジスタＭ１０６のオンタイミングを制御して
いるため、小出力電流で高速スイッチング時でも、トラ
ンジスタＱ０５を確実にオンすることができ、ＬＥＤな
どの負荷６を明滅させることができる。
【００４１】尚、本発明は上記実施形態に限定されるこ
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。上記実施形態では定電流
回路１０をＬＥＤのドライバとした場合について説明し
たが、負荷６としてはこれに限ることはない。
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。上記実施形態では定電流
回路１０をＬＥＤのドライバとした場合について説明し
たが、負荷６としてはこれに限ることはない。
【００４２】
【発明の効果】以上詳細に説明したように、本発明の定
電流回路によれば、出力トランジスタがオンからオフす
る時に容量素子に蓄積された電荷をそのベース回路に瞬
間的に放電することにより、出力定電流が小さくとも、
高速で出力定電流のスイッチングを行うことができる。
電流回路によれば、出力トランジスタがオンからオフす
る時に容量素子に蓄積された電荷をそのベース回路に瞬
間的に放電することにより、出力定電流が小さくとも、
高速で出力定電流のスイッチングを行うことができる。
【図１】本発明の定電流回路の一実施形態に係る構成を
示した回路図である。
示した回路図である。
【図２】図１に示した出力用のトランジスタをオンする
際のスイッチ回路とスイッチング補助回路の各スイッチ
素子のオンオフ順序を説明するタイミングチャートであ
る。
際のスイッチ回路とスイッチング補助回路の各スイッチ
素子のオンオフ順序を説明するタイミングチャートであ
る。
【図３】図１に示した回路の出力定電流のスイッチング
動作を説明するタイミングチャートである。
動作を説明するタイミングチャートである。
【図４】図１に示した回路の出力電流の変化を示したタ
イミングチャートである。
イミングチャートである。
【図５】従来の定電流回路の構成例を示した回路図であ
る。
る。
【図６】図５に示した回路の出力定電流のスイッチング
動作を説明するタイミングチャートである。
動作を説明するタイミングチャートである。
【図７】図５に示した回路の出力電流の変化を示したタ
イミングチャートである。
イミングチャートである。
３ 基準低電圧源
５ 制御パルス信号源
１０ 定電流回路
３１ バッファアンプ
３２ 定電流出力回路
３１１ 差動回路
３１２ 定電流源
３２１ スイッチング補助回路
３２１１ 遅延回路
Ｍ２０、Ｍ３１、Ｍ３２、Ｍ１１２、Ｍ１３４ ＭＯＳ
トランジスタ Ｍ１０６ Ｐ型のＭＯＳトランジスタ Ｑ２、Ｑ０５、Ｑ２０、Ｑ２４、Ｑ３１、Ｑ１０８、Ｑ
１０９ トランジスタ
トランジスタ Ｍ１０６ Ｐ型のＭＯＳトランジスタ Ｑ２、Ｑ０５、Ｑ２０、Ｑ２４、Ｑ３１、Ｑ１０８、Ｑ
１０９ トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H420 NA12 NA17 NA21 NA25 NB03
NB12 NB22 NB24 NB25 NB26
NB27 NB36 NC03 NC23 NC32
NC34 NE25
5J050 AA02 BB16 CC08 DD04 EE02
EE23 EE31
5J091 AA01 AA51 AA59 CA65 FA03
HA08 HA10 HA17 HA18 HA25
HA29 HA39 KA02 KA03 KA06
KA11 KA15 KA47 MA21 TA06
5J500 AA01 AA51 AA59 AC65 AF03
AH08 AH10 AH17 AH18 AH25
AH29 AH39 AK02 AK03 AK06
AK11 AK15 AK47 AM21 AT06
Claims (5)
- 【請求項１】 基準のトランジスタのベース電流を所定
倍して出力用トランジスタのベースに流すことにより、
この出力用トランジスタから所定の定電流を負荷へ出力
し且つ、この出力用トランジスタをオンオフして、前記
所定の定電流出力をスイッチングする機能を備えた定電
流回路において、 前記出力用トランジスタがオフしている期間に電荷を蓄
積する容量素子と、 前記出力用トランジスタがオフからオンになる時に前記
容量素子に蓄積された電荷を出力用トランジスタのベー
ス回路に印加する電圧印加回路と、 を具備することを特徴とする定電流回路。 - 【請求項２】 前記出力用トランジスタのベース回路
は、１対ｎのカレントミラー回路を含み、この１対ｎの
カレントミラー回路を通して前記所定倍のベース電流が
前記出力用トランジスタに供給されることを特徴とする
請求項１に記載の定電流回路。 - 【請求項３】 前記容量素子はトランジスタの接合容量
であることを特徴とする請求項１又は２に記載の定電流
回路。 - 【請求項４】 前記出力用トランジスタの前記ベース回
路から電流が引き抜かれない状態になった後に、前記電
圧印加回路により前記容量素子に蓄積された電荷が前記
ベース回路に印加されるようにする制御回路を設けたこ
とを特徴とする請求項１乃至３のいずれかに記載の定電
流回路。 - 【請求項５】 前記負荷は発光ダイオードであることを
特徴とする請求項１乃至４のいずれかに記載の定電流回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
| TW091121252A TW583523B (en) | 2001-09-26 | 2002-09-17 | Constant current circuit |
| KR1020020057827A KR100560703B1 (ko) | 2001-09-26 | 2002-09-24 | 정전류회로 |
| US10/253,878 US6791397B2 (en) | 2001-09-26 | 2002-09-25 | Constant current circuit for controlling variation in output current duty caused by the input capacitance of a current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099137A true JP2003099137A (ja) | 2003-04-04 |
| JP3655859B2 JP3655859B2 (ja) | 2005-06-02 |
Family
ID=19115612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293921A Expired - Lifetime JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6791397B2 (ja) |
| JP (1) | JP3655859B2 (ja) |
| KR (1) | KR100560703B1 (ja) |
| TW (1) | TW583523B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174035A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Holdings Co Ltd | バイアス電流回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4122910B2 (ja) * | 2002-09-24 | 2008-07-23 | ミツミ電機株式会社 | 電源供給回路 |
| TWI245250B (en) * | 2003-02-06 | 2005-12-11 | Nec Electronics Corp | Current-drive circuit and apparatus for display panel |
| KR20050045748A (ko) * | 2003-11-12 | 2005-05-17 | (주)크레스라이트 | 발광다이오드용 정전류회로 |
| US7498690B2 (en) * | 2004-12-01 | 2009-03-03 | Texas Instruments Incorporated | System and method for regulating power in a multiple-output switching converter |
| JP4026665B1 (ja) * | 2006-09-07 | 2007-12-26 | オンキヨー株式会社 | ローパスフィルタ及びそれに用いられる電圧電流変換回路 |
| JP4874887B2 (ja) * | 2007-07-20 | 2012-02-15 | 株式会社東芝 | 高周波半導体スイッチ装置 |
| JP5174421B2 (ja) * | 2007-10-19 | 2013-04-03 | パナソニック株式会社 | 電池パック、及び電池システム |
| KR101789309B1 (ko) | 2009-10-21 | 2017-10-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| JP2012124581A (ja) | 2010-12-06 | 2012-06-28 | Toshiba Corp | Ｌｅｄドライバ回路、および、ｌｅｄドライバシステム |
| US8710505B2 (en) * | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP5801333B2 (ja) * | 2013-02-28 | 2015-10-28 | 株式会社東芝 | 電源回路 |
| US20210286394A1 (en) * | 2020-03-14 | 2021-09-16 | Vidatronic, Inc. | Current reference circuit with current mirror devices having dynamic body biasing |
| CN112803721B (zh) * | 2020-12-30 | 2022-03-11 | 合肥视涯技术有限公司 | 一种电压转换器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3924143A (en) * | 1974-11-29 | 1975-12-02 | Sperry Rand Corp | Constant rise time controller for current pulse |
| US4127783A (en) * | 1977-04-25 | 1978-11-28 | Motorola, Inc. | Regulated constant current circuit |
| JP4015319B2 (ja) * | 1999-07-12 | 2007-11-28 | 富士通株式会社 | 定電流発生回路および差動増幅回路 |
| JP3526432B2 (ja) | 1999-09-14 | 2004-05-17 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
| KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
-
2001
- 2001-09-26 JP JP2001293921A patent/JP3655859B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-17 TW TW091121252A patent/TW583523B/zh not_active IP Right Cessation
- 2002-09-24 KR KR1020020057827A patent/KR100560703B1/ko not_active IP Right Cessation
- 2002-09-25 US US10/253,878 patent/US6791397B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174035A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Holdings Co Ltd | バイアス電流回路 |
| JP4622499B2 (ja) * | 2004-12-15 | 2011-02-02 | 富士電機システムズ株式会社 | バイアス電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6791397B2 (en) | 2004-09-14 |
| US20030071677A1 (en) | 2003-04-17 |
| KR20030026874A (ko) | 2003-04-03 |
| JP3655859B2 (ja) | 2005-06-02 |
| TW583523B (en) | 2004-04-11 |
| KR100560703B1 (ko) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003099137A (ja) | 定電流回路 | |
| EP1001535B1 (en) | Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| JPH01288010A (ja) | ドライバ回路 | |
| US3854057A (en) | High speed impedance sensitive switch driver | |
| JPS62101116A (ja) | パルス遅延回路 | |
| JPH05315918A (ja) | 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ | |
| JPH0482319A (ja) | 論理回路 | |
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| JP3802409B2 (ja) | バイアス回路及び電源装置 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JP2638252B2 (ja) | 高速バス回路 | |
| JP3003404B2 (ja) | 電源選択回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| CN112886798B (zh) | 一种mos场效应管驱动电路及控制方法 | |
| JP3721924B2 (ja) | 半導体集積回路 | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JP7338985B2 (ja) | 駆動回路 | |
| US20030155957A1 (en) | Circuit arrangement for pulse generation | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| USRE42250E1 (en) | Delay circuit and method | |
| JP2776621B2 (ja) | 出力回路 | |
| JP3597431B2 (ja) | 波形整形回路 | |
| JPH10209849A (ja) | 対称／非対称変換器を具える集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |