JP2003099137A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2003099137A JP2003099137A JP2001293921A JP2001293921A JP2003099137A JP 2003099137 A JP2003099137 A JP 2003099137A JP 2001293921 A JP2001293921 A JP 2001293921A JP 2001293921 A JP2001293921 A JP 2001293921A JP 2003099137 A JP2003099137 A JP 2003099137A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- constant current
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Control Of El Displays (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
のスイッチングを行うこと。 【解決手段】 基準のトランジスタのベース電流の所定
倍のベース電流を出力用トランジスタに流すことによ
り、この出力用トランジスタから所定の定電流を負荷に
供給する際に、この出力用トランジスタがオフしている
期間、容量素子に電荷を蓄積しておき、この出力用トラ
ンジスタがオフからオンになる時に前記容量素子に蓄積
された電荷をこの出力用トランジスタのベース回路に印
加し、この出力用トランジスタ及びこの出力用トランジ
スタのベース回路を構成する他のトランジスタのVBEを
越える電圧を前記ベース回路に発生させて、この出力用
トランジスタをオンさせるように構成する。
Description
定電流を制御し且つ、この出力定電流をスイッチングで
きる定電流回路に関する。
ば発光ダイオード(LED)を駆動するドライバとして
使用され、LEDを明滅させるような装置、例えばLE
Dを用いたディスプレイ等に用いられている。
回路図である。定電流回路1は、基準の定電圧源3から
発生する基準電圧(例えば1.24V)を入力するバッ
ファアンプ11と、このバッファアンプ11から入力さ
れる基準電圧より得られる基準定電流の所定倍(例えば
16倍)の定電流を負荷6に出力する定電流出力回路1
2とから構成され、電源用電圧源2から電源電圧が供給
される。
ラトランジスタ(以降単にトランジスタと称する)Q
7、Q8、Q9、Q10、Q11から成る差動回路11
1と、この差動回路111のトランジスタQ7、Q8の
共通エミッタとグランド(gnd)間に挿入される定電
流源112から構成されている。
と抵抗R1〜R6とから成り、トランジスタQ7、Q8
の共通エミッタとグランド間で定電流を流している。抵
抗R9はバッファアンプ11の入力抵抗、抵抗R10は
バッファアンプ11の出力抵抗、コンデンサC1は発振
止めコンデンサである。
ジスタQ44と、このトランジスタQ44にベース電流
を流すべく、カスコード接続されたMOSトランジスタ
M1、M34と、バッファアンプ11から入力される基
準定電圧を基準定電流に変換する外付けの抵抗REXT
と、MOSトランジスタM1、M34と1対1のカレン
トミラー回路を形成するMOSトランジスタM2、M3
5と、同MOSトランジスタM1、M34と1対1のカ
レントミラー回路を形成するMOSトランジスタM3、
M36と、出力用のトランジスタQ01にベース電流を
供給すべく、カレントミラー回路を形成するトランジス
タQ12、Q13と、所定の定電流を出力するトランジ
スタQ01と、トランジスタQ01から出力される所定
の定電流をスイッチングするためのスイッチ回路を形成
するMOSトランジスタM115、M131とを有して
いる。
1の共通のゲートには出力定電流をオンオフ制御する制
御パルス信号源5が接続され、また、MOSトランジス
タM34のゲートとMOSトランジスタM35、36の
ゲート間にゲートバイアス調整用の抵抗R12とコンデ
ンサC2が挿入されている。
明する。基準定電圧源3から発生された基準電圧(1.
24V)は、入力抵抗R9を介してバッファアンプ11
に入力され、ここで電流ゲインを稼いで定電流出力回路
12の基準となるトランジスタQ44のエミッタに同電
圧(1.24V)で印加される。
との間には外付けの抵抗REXTが挿入されているた
め、トランジスタQ44のエミッタに印加された基準電
圧は抵抗REXTにて基準電流に変換されてトランジス
タQ44のエミッタ側を流れる。その時、トランジスタ
Q44のベースにはMOSトランジスタM1とM34を
通してトランジスタQ44のエミッタ側に上記した基準
電流を流すための一定の基準ベース電流が流れる。
ラー回路により、MOSトランジスタM2、M35に流
れると共に、MOSトランジスタM3、M36に流れ
る。従って、MOSトランジスタM35、M36の共通
ドレインには基準ベース電流の2倍の電流が流れ、この
電流がネットB1に流れる。
タQ12の7倍のサイズとしてあるため、トランジスタ
Q12とQ13は1対7のカレントミラー回路を形成
し、トランジスタQ13にはトランジスタQ12の7倍
の電流が流れる。これにより、トランジスタQ12には
2倍の基準ベース電流が流れ、トランジスタQ13には
14倍の基準ベース電流が流れる。従って、トランジス
タQ12、Q13の共通のエミッタには16倍の基準ベ
ース電流が流れる。
る制御パルス信号100がローレベルで、MOSトラン
ジスタM115、M131がオフであった場合、上記し
た16倍の基準ベース電流はトランジスタQ01のベー
スに流れるため、トランジスタQ01のコレクタには抵
抗REXTに流れる基準電流の16倍の定電流が流れ、
これが負荷6に供給されることになる。
ルになると、MOSトランジスタM115、M131が
オンになって、MOSトランジスタM35、M36の共
通のドレインからの16倍の基準ベース電流はMOSト
ランジスタM115を通してグランド側に引き抜かれ、
トランジスタQ01のベース電流もMOSトランジスタ
M131を通してグランド側に引き抜かれて、トランジ
スタQ01のベース電流がなくなるため、トランジスタ
Q01はオフし、負荷6への定電流の供給も停止され
る。以降、上記動作の繰り返しにより、負荷6がLED
であるような場合、制御パルス信号100によりLED
が明滅する。
電流回路では、トランジスタQ01の出力電流が大きい
時は、MOSトランジスタM35、M36のドレイン電
流も大きいため、ネットBlの電位の上昇も早く、出力
電流安定迄に時間が掛からず問題はない。しかし、トラ
ンジスタQ01の出力電流が小さく、且つ制御パルス信
号100によるLED等の明滅間隔が短くなって高速化
すると、以下に説明するようにトランジスタQ01から
定電流が出力されなくなり、LEDが明滅しなくなって
しまう。
2mA制御(REXT抵抗11kΩ)で、図6(a)に
示すように、制御パルス信号源5から入力される制御パ
ルス信号100の周期1μS、デューティ(Duty)
50%の時、制御パルス信号100がローレベル(0
V)になって、MOSトランジスタM115、M131
がオフになっても、図6(b)に示すように、ネットB
1の電圧はトランジスタQ12、Q13及びトランジス
タQ01がオンするために必要な2VBE(1.4V)に
達しない。このため、図6(c)に示すように、トラン
ジスタQ01のベース電圧はプラスどころかマイナスに
振れて、トランジスタQ01はオンしない。
01はオフ状態のままでその出力はハイインピーダンス
状態になったままとなり、全く出力電流が負荷6に供給
されなくなる。即ち、定電流回路の出力定電流が小さ
く、且つその出力定電流のスイッチングが高速化する
と、出力定電流のスイッチングができなくなって出力定
電流が負荷6に供給されなくなり、LEDなどの負荷6
が明滅しなくなる。
るためになされたもので、その目的は、出力定電流が小
さくとも、出力定電流のスイッチングを高速で行うこと
ができる定電流回路を提供することである。
に、課題を解決する手段は、基準のトランジスタのベー
ス電流を所定倍して出力用トランジスタのベースに流す
ことにより、この出力用トランジスタから所定の定電流
を負荷へ出力し且つ、この出力用トランジスタをオンオ
フして、前記所定の定電流出力をスイッチングする機能
を備えた定電流回路において、前記出力用トランジスタ
がオフしている期間に電荷を蓄積する容量素子と、前記
出力用トランジスタがオフからオンになる時に前記容量
素子に蓄積された電荷を出力用トランジスタのベース回
路に印加する電圧印加回路とを具備することを特徴とす
る。
に基づいて説明する。図1は、本発明の定電流回路の一
実施形態に係る構成を示した回路図である。但し、本稿
ではN型のMOSトランジスタは単にMOSトランジス
タと称し、P型のMOSトランジスタはP型のMOSト
ランジスタと称している。
発生する基準電圧(例えば1.24V)を入力するバッ
ファアンプ31と、このバッファアンプ31から入力さ
れる基準電圧より得られる基準定電流の所定倍(例えば
16倍)の定電流を負荷6に出力する定電流出力回路3
2とから構成され、電源電圧源2から電源電圧が供給さ
れる。更に、本例の定電流出力回路32は、出力用の後
述するバイポーラトランジスタQ05のスイッチングを
促進するスイッチング補助回路321を有している。
ラトランジスタ(以降単にトランジスタと称する)Q3
0、Q31、Q57、Q62、Q58から成る差動回路
311と、この差動回路311のトランジスタQ30、
Q31の共通エミッタとグランド間に挿入される定電流
源312から構成されている。
32、Q54、Q59、Q28、Q26、抵抗R35、
R53、R42、R36、R39、R40から成ってい
て、トランジスタQ30、Q31の共通エミッタ側に定
電流を流している。抵抗R9はバッファアンプ31の入
力抵抗、抵抗R41はバッファアンプ31の出力抵抗
で、コンデンサC33は発振止めコンデンサである。
ジスタQ24と、このトランジスタQ24にベース電流
を流すべくカスコード接続されたMOSトランジスタM
48、M49と、バッファアンプ31から入力される基
準定電圧を基準定電流に変換する外付けの抵抗(REX
T)R14と、MOSトランジスタM48、M49と1
対1のカレントミラー回路を形成するMOSトランジス
タM113、M112と、同MOSトランジスタM4
8、M49と1対1のカレントミラー回路を形成するM
OSトランジスタM136、M134と、1対7のカレ
ントミラー回路を形成し、トランジスタQ05にベース
電流を供給するトランジスタQ108、Q109と、所
定の定電流を出力するトランジスタQ05と、トランジ
スタQ05から出力される所定の定電流をスイチングす
るスイッチ回路を形成するMOSトランジスタM31、
M20と、上記スイッチ回路に設けられ、トランジスタ
Q05のオン動作を促進するスイッチング補助回路32
1とを有している。
る遅延回路3211の入力側にはトランジスタQ05の
出力定電流をスイッチングする制御パルス信号源5が接
続され、また、MOSトランジスタM49のゲートとM
OSトランジスタM112、134のゲート間にゲート
バイアス調整用の抵抗R52とコンデンサC34が挿入
されている。
ス信号源5から入力される制御パルス信号100を順次
遅延させる遅延回路3211と、電荷を蓄積する容量素
子であるトランジスタQ2と、このトランジスタQ2へ
の電荷蓄積のオンオフを行うP型のMOSトランジスタ
M32と、トランジスタQ2の蓄積電荷のネットB5へ
の放電をオンオフするMOSトランジスタM106(電
圧印加回路)から構成されている。
スタM14、MOSトランジスタM21と、P型のMO
SトランジスタM110、MOSトランジスタM22
と、P型のMOSトランジスタM15、MOSトランジ
スタM23と、P型のMOSトランジスタM16、MO
SトランジスタM24と、P型のMOSトランジスタM
13、MOSトランジスタM102とからなる5段のイ
ンバータの直列回路から構成され、2段目のインバータ
の出力(制御パルス信号100と同相)がMOSトラン
ジスタM31、M20のゲートに接続され、3段目のイ
ンバータの出力(制御パルス信号100と逆相)がP型
のMOSトランジスタM32のゲートに接続され、5段
目のインバータの出力(制御パルス信号100と逆相)
がMOSトランジスタM106のゲートに接続されて、
MOSトランジスタM31、M20と、P型のMOSト
ランジスタM32及びMOSトランジスタM106を順
番にオン又はオフさせる制御回路を構成している。
る。基準の定電圧源3から発生された基準電圧(1.2
4V)は、入力抵抗R38を介してバッファアンプ31
に入力され、ここで電流ゲインを稼いで定電流出力回路
32の基準となるトランジスタQ44のエミッタに同電
位(1.24V)で印加される。トランジスタQ44の
エミッタとグランドとの間には外付けの抵抗R14が挿
入されているため、トランジスタQ44のエミッタに印
加された基準電圧は抵抗R14にて基準電流に変換され
てトランジスタQ44のエミッタ側を流れる。
MOSトランジスタM48とM134を通してトランジ
スタQ44のエミッタ側に上記した基準電流を流す一定
の基準ベース電流が流れる。この基準ベース電流は1対
1のカレントミラーにより、MOSトランジスタM11
3、M112に流れると共に、MOSトランジスタM1
36、M134に流れる。従って、MOSトランジスタ
M112、M134の共通ドレインには、基準ベース電
流の2倍の電流が流れ、この2倍の基準ベース電流が前
記共通ドレインに接続されるネットB5に流れる。
09の7倍のサイズとしてあるため、トランジスタQ1
08にはトランジスタQ109の7倍の電流が流れる。
従って、トランジスタQ109には2倍の基準ベース電
流が流れ、トランジスタQ108には14倍の基準ベー
ス電流が流れる。従って、トランジスタQ109、Q1
08の共通のエミッタには16倍の基準ベース電流が流
れる。
る制御パルス信号100がローレベルで、MOSトラン
ジスタM31、M20がオフであった場合、上記した1
6倍の基準ベース電流はトランジスタQ05のベースに
流れるため、トランジスタQ05のコレクタには抵抗R
14に流れる基準電流の16倍の定電流が流れ、これが
LED等の負荷6に供給されることになる。
ルになると、この信号が遅延回路3211を通してMO
SトランジスタM31、M20のゲートに印加され、こ
れらトランジスタがオンになる。これにより、MOSト
ランジスタM112、M134の共通ドレインから供給
される電流はMOSトランジスタM31を通ってグラン
ド側に流れ、同時にトランジスタQ05のベース電流は
MOSトランジスタM20を通ってグランド側に流れる
ため、トランジスタQ05がオフして、負荷6への定電
流の供給が停止される。
スイッチングさせる動作について更に詳しく述べる。ま
ず、制御パルス信号源5から入力される制御パルス信号
100が図2(a)に示すようにローレベルからハイレ
ベルになると、図2(b)に示すように遅延回路321
1によりt0時間遅延されて、MOSトランジスタM3
1、M20のゲートがハイレベルになり、これらMOS
トランジスタM31、M20がオンになる。これによ
り、MOSトランジスタM112、M134の共通ドレ
インから供給される電流がグランド側に引き抜かれると
同時に、トランジスタQ05のベース電流もグランド側
に引き抜かれ、トランジスタQ05をオフさせる。
遅延されてP型のMOSトランジスタM32のゲートが
ローレベルになって、このトランジスタをオンする。そ
の後、図2(d)に示すようにt2時間遅延されてMO
SトランジスタM106のゲートがローレベルになっ
て、MOSトランジスタM106がオフになる。これに
より、P型のMOSトランジスタM32を通して容量素
子であるトランジスタQ2に充電電流が流れ、電荷が蓄
積される。
に示すようにハイレベルからローレベルになると、図2
(b)に示すように遅延回路3211によりt0時間遅
延されて、MOSトランジスタM31、M20のゲート
がローレベルになり、これらMOSトランジスタM3
1、M20がオフになる。その後、図2(c)に示すよ
うにt1時間遅延されてP型のMOSトランジスタM3
2のゲートがハイレベルになって、このトランジスタを
オフする。その後、図2(d)に示すようにt2時間遅
延されてMOSトランジスタM106のゲートがハイレ
ベルになって、MOSトランジスタM106をオンにす
る。
Q2の蓄積電荷がMOSトランジスタM106を通して
ネットB5に放電され、ネットB5の電位を瞬間的に2
VBE(1.4V)以上に立ち上げて、トランジスタQ1
08、Q109をオンとし、トランジスタQ05をオン
とするため、トランジスタQ5の出力定電流が小さく、
且つ高速にスイッチングする場合でも、トランジスタQ
05を確実にオンとすることができる。
Q108がオンすると共に、トランジスタQ05がオン
して、MOSトランジスタM112、M134の共通ド
レインからの電流がトランジスタQ109を流れると共
に、その7倍の電流がトランジスタQ108を流れるた
め、基準ベース電流の16倍の電流がトランジスタQ0
5のベース電流となって流れ、トランジスタQ05は基
準電流の16倍の定電流を負荷6に出力する。以降、上
記動作の繰り返しにより、トランジスタQ05がスイッ
チングして、出力定電流がスイッチングする。尚、容量
素子であるトランジスタQ2の蓄積電荷は、トランジス
タQ109、Q108及びトランジスタQ05をオンさ
せるだけの量であるため、トランジスタQ05がオンし
た後のベース電流の多寡に影響を与えることはない。
力電流が2mA制御(REXT抵抗11kΩ)で、図3
(a)に示すように、制御パルス信号源5から入力され
る制御パルス信号100の周期1μS、デューティ(D
uty)50%の時、制御パルス信号100がローレベ
ル(0V)になって、MOSトランジスタM31、M2
0がオフになると、図3(b)に示すように、ネットB
5の電位は1.4V以上になると共に、図3(c)に示
すように、トランジスタQ05のベース電位A5も0.
7V以上にすることができ、これらトランジスタがオン
になる。従って、図4に示すようにトランジスタQ05
は出力定電流が小電流で高速スイッチング時でも、基準
電流の16倍の定電流を負荷6に安定に出力することが
分かる。
SトランジスタM31、M20がオンからオフして、ト
ランジスタQ05をオンさせる際に、容量素子であるト
ランジスタQ2の蓄積電荷をネットB5に瞬間的に印加
して、ネットB5の電位を2VBE(1.4V)以上に瞬
間的に立ち上げて、トランジスタQ108、Q109及
びトランジスタQ05をオンさせることにより、トラン
ジスタQ05の出力電流が2mA制御(REXT抵抗1
1kΩ)で、図3(a)に示すように、制御パルス信号
100の周期1μS、デューティ(Duty)50%時
でも、図3(b)に示すように、ネットB5の電位は2
VBE以上となり、図3(c)に示すように、トランジス
タQ05のベース電位A5もVBE以上となって、トラン
ジスタQ05をオンさせることができる。それ故、本例
では、出力定電流が小さくとも、出力電流の高速のスイ
ッチングを行うことができる。
エミッタ・ベース容量(接合容量)を用いたことによ
り、このトランジスタQ2を定電流回路10を構成する
他のトランジスタ素子などと一体にして集積化すること
により、ロットのバラツキなどに対応して、常にその回
路に適した容量の容量素子を得ることができる。
100を遅延させて、MOSトランジスタM31、M2
0が完全にオフした後に、トランジスタQ2の蓄積電荷
をトランジスタQ05のベース回路に印加するようにM
OSトランジスタM106のオンタイミングを制御して
いるため、小出力電流で高速スイッチング時でも、トラ
ンジスタQ05を確実にオンすることができ、LEDな
どの負荷6を明滅させることができる。
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。上記実施形態では定電流
回路10をLEDのドライバとした場合について説明し
たが、負荷6としてはこれに限ることはない。
電流回路によれば、出力トランジスタがオンからオフす
る時に容量素子に蓄積された電荷をそのベース回路に瞬
間的に放電することにより、出力定電流が小さくとも、
高速で出力定電流のスイッチングを行うことができる。
示した回路図である。
際のスイッチ回路とスイッチング補助回路の各スイッチ
素子のオンオフ順序を説明するタイミングチャートであ
る。
動作を説明するタイミングチャートである。
イミングチャートである。
る。
動作を説明するタイミングチャートである。
イミングチャートである。
トランジスタ M106 P型のMOSトランジスタ Q2、Q05、Q20、Q24、Q31、Q108、Q
109 トランジスタ
Claims (5)
- 【請求項1】 基準のトランジスタのベース電流を所定
倍して出力用トランジスタのベースに流すことにより、
この出力用トランジスタから所定の定電流を負荷へ出力
し且つ、この出力用トランジスタをオンオフして、前記
所定の定電流出力をスイッチングする機能を備えた定電
流回路において、 前記出力用トランジスタがオフしている期間に電荷を蓄
積する容量素子と、 前記出力用トランジスタがオフからオンになる時に前記
容量素子に蓄積された電荷を出力用トランジスタのベー
ス回路に印加する電圧印加回路と、 を具備することを特徴とする定電流回路。 - 【請求項2】 前記出力用トランジスタのベース回路
は、1対nのカレントミラー回路を含み、この1対nの
カレントミラー回路を通して前記所定倍のベース電流が
前記出力用トランジスタに供給されることを特徴とする
請求項1に記載の定電流回路。 - 【請求項3】 前記容量素子はトランジスタの接合容量
であることを特徴とする請求項1又は2に記載の定電流
回路。 - 【請求項4】 前記出力用トランジスタの前記ベース回
路から電流が引き抜かれない状態になった後に、前記電
圧印加回路により前記容量素子に蓄積された電荷が前記
ベース回路に印加されるようにする制御回路を設けたこ
とを特徴とする請求項1乃至3のいずれかに記載の定電
流回路。 - 【請求項5】 前記負荷は発光ダイオードであることを
特徴とする請求項1乃至4のいずれかに記載の定電流回
路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
TW091121252A TW583523B (en) | 2001-09-26 | 2002-09-17 | Constant current circuit |
KR1020020057827A KR100560703B1 (ko) | 2001-09-26 | 2002-09-24 | 정전류회로 |
US10/253,878 US6791397B2 (en) | 2001-09-26 | 2002-09-25 | Constant current circuit for controlling variation in output current duty caused by the input capacitance of a current mirror circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001293921A JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003099137A true JP2003099137A (ja) | 2003-04-04 |
JP3655859B2 JP3655859B2 (ja) | 2005-06-02 |
Family
ID=19115612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001293921A Expired - Lifetime JP3655859B2 (ja) | 2001-09-26 | 2001-09-26 | 定電流回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6791397B2 (ja) |
JP (1) | JP3655859B2 (ja) |
KR (1) | KR100560703B1 (ja) |
TW (1) | TW583523B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174035A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Holdings Co Ltd | バイアス電流回路 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4122910B2 (ja) * | 2002-09-24 | 2008-07-23 | ミツミ電機株式会社 | 電源供給回路 |
US7944411B2 (en) * | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
KR20050045748A (ko) * | 2003-11-12 | 2005-05-17 | (주)크레스라이트 | 발광다이오드용 정전류회로 |
US7498690B2 (en) * | 2004-12-01 | 2009-03-03 | Texas Instruments Incorporated | System and method for regulating power in a multiple-output switching converter |
JP4026665B1 (ja) * | 2006-09-07 | 2007-12-26 | オンキヨー株式会社 | ローパスフィルタ及びそれに用いられる電圧電流変換回路 |
JP4874887B2 (ja) * | 2007-07-20 | 2012-02-15 | 株式会社東芝 | 高周波半導体スイッチ装置 |
JP5174421B2 (ja) * | 2007-10-19 | 2013-04-03 | パナソニック株式会社 | 電池パック、及び電池システム |
KR101893128B1 (ko) | 2009-10-21 | 2018-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
JP2012124581A (ja) | 2010-12-06 | 2012-06-28 | Toshiba Corp | Ledドライバ回路、および、ledドライバシステム |
US8710505B2 (en) * | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP5801333B2 (ja) * | 2013-02-28 | 2015-10-28 | 株式会社東芝 | 電源回路 |
US20210286394A1 (en) * | 2020-03-14 | 2021-09-16 | Vidatronic, Inc. | Current reference circuit with current mirror devices having dynamic body biasing |
CN112803721B (zh) * | 2020-12-30 | 2022-03-11 | 合肥视涯技术有限公司 | 一种电压转换器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3924143A (en) * | 1974-11-29 | 1975-12-02 | Sperry Rand Corp | Constant rise time controller for current pulse |
US4127783A (en) * | 1977-04-25 | 1978-11-28 | Motorola, Inc. | Regulated constant current circuit |
JP4015319B2 (ja) * | 1999-07-12 | 2007-11-28 | 富士通株式会社 | 定電流発生回路および差動増幅回路 |
JP3526432B2 (ja) | 1999-09-14 | 2004-05-17 | 東芝マイクロエレクトロニクス株式会社 | 定電流回路 |
KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
-
2001
- 2001-09-26 JP JP2001293921A patent/JP3655859B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-17 TW TW091121252A patent/TW583523B/zh not_active IP Right Cessation
- 2002-09-24 KR KR1020020057827A patent/KR100560703B1/ko not_active IP Right Cessation
- 2002-09-25 US US10/253,878 patent/US6791397B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006174035A (ja) * | 2004-12-15 | 2006-06-29 | Fuji Electric Holdings Co Ltd | バイアス電流回路 |
JP4622499B2 (ja) * | 2004-12-15 | 2011-02-02 | 富士電機システムズ株式会社 | バイアス電流回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3655859B2 (ja) | 2005-06-02 |
KR20030026874A (ko) | 2003-04-03 |
US20030071677A1 (en) | 2003-04-17 |
TW583523B (en) | 2004-04-11 |
US6791397B2 (en) | 2004-09-14 |
KR100560703B1 (ko) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003099137A (ja) | 定電流回路 | |
US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
EP1001535B1 (en) | Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration | |
JPH01288010A (ja) | ドライバ回路 | |
US3854057A (en) | High speed impedance sensitive switch driver | |
JPH05315918A (ja) | 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ | |
JPH0482319A (ja) | 論理回路 | |
JPS61293022A (ja) | Ecl−ttl変換出力回路 | |
US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
JP3802409B2 (ja) | バイアス回路及び電源装置 | |
JP3185229B2 (ja) | パルス信号処理回路 | |
JP2638252B2 (ja) | 高速バス回路 | |
JP3003404B2 (ja) | 電源選択回路 | |
JPH03227119A (ja) | Ecl論理回路 | |
US6734710B2 (en) | Circuit arrangement for pulse generation | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
CN112886798B (zh) | 一种mos场效应管驱动电路及控制方法 | |
JP3721924B2 (ja) | 半導体集積回路 | |
JPH07193484A (ja) | ソース終了送信線ドライバ | |
JP7338985B2 (ja) | 駆動回路 | |
USRE42250E1 (en) | Delay circuit and method | |
JP2776621B2 (ja) | 出力回路 | |
JPH10209849A (ja) | 対称/非対称変換器を具える集積回路 | |
JP2003158429A (ja) | D級電力増幅器 | |
JP2000232341A (ja) | スロープ発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |