JP2006060455A - Constant current mirror circuit - Google Patents

Constant current mirror circuit Download PDF

Info

Publication number
JP2006060455A
JP2006060455A JP2004239254A JP2004239254A JP2006060455A JP 2006060455 A JP2006060455 A JP 2006060455A JP 2004239254 A JP2004239254 A JP 2004239254A JP 2004239254 A JP2004239254 A JP 2004239254A JP 2006060455 A JP2006060455 A JP 2006060455A
Authority
JP
Japan
Prior art keywords
current mirror
mirror circuit
collector
output transistor
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004239254A
Other languages
Japanese (ja)
Inventor
Tatsuya Morishita
竜也 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004239254A priority Critical patent/JP2006060455A/en
Publication of JP2006060455A publication Critical patent/JP2006060455A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a constant current mirror circuit that implements a low frequency spurious resistance characteristic in a mixer circuit connected to the latter stage of the constant mirror circuit by suppressing an oscillation caused by a low frequency noise generated in the current mirror circuit when the constant current mirror circuit in which the current mirror is folded two times or more is used. <P>SOLUTION: A resistor 14 is connected in series, and a capacitor 13 having an end grounded is connected in parallel between the collector of the output transistor 2 of a former stage current mirror circuit and the collector of the input transistor 5 of a latter stage current mirror circuit. Therefore, the oscillation phase margin of the constant mirror circuits 4, 7 can be increased, the oscillation due to low frequency noises generated at a constant current supply circuit 3 and constant current mirror circuits 4, 7 can be prevented, and the low frequency spurious at a mixer circuit 8 connected to the latter stage of the constant current mirror circuit 7 can be suppressed. Thus, it is possible to implement a constant current mirror circuit excellent in the low frequency spurious resistance characteristic. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路、特に二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路の出力にミキサ回路が接続された場合における耐低周波スプリアス特性に優れた定電流ミラー回路に関するものである。   The present invention relates to a constant current mirror circuit when the current mirror is folded twice or more, and particularly to a low frequency spurious resistance when a mixer circuit is connected to the output of the constant current mirror circuit when the current mirror is folded twice or more. The present invention relates to a constant current mirror circuit having excellent characteristics.

ベース間が接続された２個のトランジスタを用い基準電流と比例関係にある電流（トランジスタの特性が均一である時には等しい電流）を独立した電位にある負荷に流す電流ミラー回路は、アナログIC等において定電流源回路として一般に用いられる。   A current mirror circuit that uses two transistors connected between the bases and flows a current proportional to the reference current (equal current when the transistor characteristics are uniform) to a load at an independent potential is used in analog ICs, etc. Generally used as a constant current source circuit.

従来の二回以上電流ミラーを行う場合の定電流ミラー回路の一般的な構成を図１０に示す。同図１０において、１は前段電流ミラー回路の入力トランジスタ、２は前段電流ミラー回路の出力トランジスタ、３は定電流供給回路、４は前段電流ミラー回路、５は後段電流ミラー回路の入力トランジスタ、６は後段電流ミラー回路の出力トランジスタ、７は後段電流ミラー回路、８はミキサ回路である。また、９は電源端子、１０はグランド端子、１５，１６は抵抗である。   FIG. 10 shows a general configuration of a constant current mirror circuit when a conventional current mirror is performed twice or more. In FIG. 10, 1 is an input transistor of a front-stage current mirror circuit, 2 is an output transistor of a front-stage current mirror circuit, 3 is a constant current supply circuit, 4 is a front-stage current mirror circuit, 5 is an input transistor of a rear-stage current mirror circuit, 6 Is an output transistor of the rear-stage current mirror circuit, 7 is a rear-stage current mirror circuit, and 8 is a mixer circuit. Further, 9 is a power supply terminal, 10 is a ground terminal, and 15 and 16 are resistors.

以下、図１０を参照（例えば特許文献１参照）しながら従来の二回以上電流ミラーを行う場合の定電流ミラー回路の動作について説明する。前段電流ミラー回路の入力トランジスタ１はベース・コレクタが接合されたいわゆるダイオード接合をなし、上記前段電流ミラー回路の入力トランジスタ１のエミッタは抵抗１５を介して電源端子９から電源電圧が印加される。上記前段電流ミラー回路の入力トランジスタ１のコレクタは定電流供給回路３に接続され、上記前段電流ミラー回路の入力トランジスタ１のコレクタ電流は定電流供給回路３からの電流Iが流れる。一方、前段電流ミラー回路の入力トランジスタ１と同様に、前段電流ミラー回路の入力トランジスタ１とエミッタ面積の比が１：Ｎに設定された前段電流ミラー回路の出力トランジスタ２のエミッタは抵抗１６を介して電源端子９からの電源電圧が印加され、また、上記前段電流ミラー回路の出力トランジスタ２のベースは前段入力トランジスタ１のベースに接続され前段入力トランジスタ１と等しいバイアス電圧VBEが印加される。上記出力トランジスタ２のコレクタはエミッタ接地された後段電流ミラー回路の入力トランジスタ５のコレクタに接続され、上記前段電流ミラー回路の出力トランジスタ２のコレクタ電流は定電流供給回路３の電流ＩのＮ倍であるＮ×Ｉであり、前記前段電流ミラー回路の出力トランジスタ２のコレクタ電流Ｎ×Ｉは後段電流ミラー回路の入力トランジスタ５のコレクタ電流となる構成である。上記前段電流ミラー回路４と同様に、後段電流ミラー回路の入力トランジスタ５はベース・コレクタが接合されたダイオード接続となっており、上記後段電流ミラー回路の入力トランジスタ５のベースは、同様に、上記後段電流ミラー回路の入力トランジスタ５とエミッタ面積の比が１：Ｍに設定され、エミッタが接地された後段電流ミラー回路の出力トランジスタ６のベースに接続され、コレクタには任意の電位にあるミキサ回路８が接続される。上記後段電流ミラー回路の出力トランジスタ６のベース・エミッタ間には後段電流ミラー回路の入力トランジスタ５と等しいバイアス電圧VBEが印加され、上記後段電流ミラー回路の出力トランジスタ６のコレクタ電流は後段電流ミラー回路の入力トランジスタ５のコレクタ電流のＭ倍となる構成である。このような回路構成によって、定電流供給回路３の電流IのＮ×Ｍ倍の電流をミキサ回路８に供給する事ができる。
特開平３−６５７１５号公報（第三図） Hereinafter, the operation of the constant current mirror circuit in the case of performing the current mirror twice or more times will be described with reference to FIG. 10 (see, for example, Patent Document 1). The input transistor 1 of the front-stage current mirror circuit has a so-called diode junction in which a base and a collector are joined. A power supply voltage is applied from the power supply terminal 9 to the emitter of the input transistor 1 of the front-stage current mirror circuit via a resistor 15. The collector of the input transistor 1 of the previous stage current mirror circuit is connected to a constant current supply circuit 3, and the current I from the constant current supply circuit 3 flows as the collector current of the input transistor 1 of the previous stage current mirror circuit. On the other hand, similarly to the input transistor 1 of the front-stage current mirror circuit, the emitter of the output transistor 2 of the front-stage current mirror circuit in which the ratio of the emitter area to the input transistor 1 of the front-stage current mirror circuit is set to 1: N passes through the resistor 16. Then, the power supply voltage from the power supply terminal 9 is applied, and the base of the output transistor 2 of the preceding current mirror circuit is connected to the base of the preceding input transistor 1 and the bias voltage VBE equal to that of the preceding input transistor 1 is applied. The collector of the output transistor 2 is connected to the collector of the input transistor 5 of the latter-stage current mirror circuit whose emitter is grounded. The collector current of the output transistor 2 of the former-stage current mirror circuit is N times the current I of the constant current supply circuit 3. N × I, and the collector current N × I of the output transistor 2 of the front-stage current mirror circuit is a collector current of the input transistor 5 of the rear-stage current mirror circuit. Similar to the previous stage current mirror circuit 4, the input transistor 5 of the rear stage current mirror circuit is diode-connected with a base and a collector, and the base of the input transistor 5 of the latter stage current mirror circuit is the same as the above. The ratio of the input transistor 5 to the emitter area of the rear-stage current mirror circuit is set to 1: M, and the emitter is connected to the base of the output transistor 6 of the rear-stage current mirror circuit whose ground is grounded. 8 is connected. A bias voltage VBE equal to that of the input transistor 5 of the post-stage current mirror circuit is applied between the base and emitter of the output transistor 6 of the post-stage current mirror circuit, and the collector current of the output transistor 6 of the post-stage current mirror circuit is the post-stage current mirror circuit. This is a configuration that is M times the collector current of the input transistor 5. With such a circuit configuration, a current N × M times the current I of the constant current supply circuit 3 can be supplied to the mixer circuit 8.
JP-A-3-65715 (Fig. 3)

しかしながら、上記従来の二回以上電流ミラーの折り返しを行う場合の定電流ミラー回路においては幾つかの問題が生じていた。図１０に参照されるように、前段電流ミラー回路の出力トランジスタ２のベース・コレクタ間には寄生容量１１がある。同様に後段電流ミラー回路の出力トランジスタ６のベース・コレクタ間には寄生容量１２がある。通常、電流ミラー回路において、入力トランジスタのコレクタ電圧の位相と出力トランジスタのコレクタ電圧の位相は逆相の関係であり、図１０に示したような二回電流ミラーを行う定電流ミラー回路の場合では、一段目電流ミラー回路の入力トランジスタ１のコレクタ電圧の位相と後段電流ミラー回路の出力トランジスタ６のコレクタ電圧の位相は同相の関係である。しかし、上記寄生容量１１により、前段電流ミラー回路の出力トランジスタ１のコレクタ電圧の位相と逆相の関係にある前段電流ミラー回路の出力トランジスタ２のコレクタ電圧が上記前段電流ミラー回路の出力トランジスタ２のベース・コレクタ間の寄生容量１１を介して、前段電流ミラー回路の出力トランジスタ２のベースに帰還する。同様に、後段電流ミラー回路の出力トランジスタ６のベース・コレクタ間の寄生容量１２を介して、後段電流ミラー回路の出力トランジスタ６のベースに帰還する。この際、寄生容量の影響により、コレクタ電圧の位相が１８０度以上遅延しベースに入力されると発振を引き起こす。図１０のように、後段電流ミラー回路の出力トランジスタ６のコレクタにミキサ回路８が接続されている場合には、定電流供給回路３や電流ミラー回路４，７で発生した低周波ノイズが上記現象を引き起こし、ミキサ回路８において低周波スプリアスを発生させる原因となる。   However, there are some problems in the conventional constant current mirror circuit when the current mirror is folded twice or more. As shown in FIG. 10, there is a parasitic capacitance 11 between the base and collector of the output transistor 2 of the previous stage current mirror circuit. Similarly, there is a parasitic capacitance 12 between the base and collector of the output transistor 6 of the latter stage current mirror circuit. Normally, in the current mirror circuit, the phase of the collector voltage of the input transistor is opposite to the phase of the collector voltage of the output transistor. In the case of the constant current mirror circuit that performs the current mirror twice as shown in FIG. The phase of the collector voltage of the input transistor 1 of the first-stage current mirror circuit and the phase of the collector voltage of the output transistor 6 of the rear-stage current mirror circuit are in phase. However, due to the parasitic capacitance 11, the collector voltage of the output transistor 2 of the previous-stage current mirror circuit, which is in a phase opposite to the phase of the collector voltage of the output transistor 1 of the previous-stage current mirror circuit, is applied to the output transistor 2 of the previous-stage current mirror circuit. The feedback is made to the base of the output transistor 2 of the previous stage current mirror circuit through the parasitic capacitance 11 between the base and the collector. Similarly, feedback is made to the base of the output transistor 6 of the rear-stage current mirror circuit via the parasitic capacitance 12 between the base and collector of the output transistor 6 of the rear-stage current mirror circuit. At this time, oscillation occurs when the phase of the collector voltage is delayed by 180 degrees or more and is input to the base due to the influence of the parasitic capacitance. As shown in FIG. 10, when the mixer circuit 8 is connected to the collector of the output transistor 6 of the rear-stage current mirror circuit, the low frequency noise generated in the constant current supply circuit 3 and the current mirror circuits 4 and 7 causes the above phenomenon. This causes a low frequency spurious in the mixer circuit 8.

本発明は、上記従来の課題に鑑みなされたものであり、その目的は複数回電流ミラーを行った場合においても極めて安定した定電流源となり、後段に接続されたミキサ回路における耐低周波スプリアス特性に優れた定電流ミラー回路を提供することにある。   The present invention has been made in view of the above-described conventional problems, and the object thereof is an extremely stable constant current source even when a current mirror is performed a plurality of times, and low-frequency spurious characteristics in a mixer circuit connected to a subsequent stage. An object of the present invention is to provide a constant current mirror circuit excellent in the above.

前記の目的を達成するため、本発明（請求項１に対応）は、エミッタの面積比が１：Ｎに設定された、前段電流ミラー回路を構成する入力トランジスタと出力トランジスタと、前段電流ミラー回路の入力トランジスタのコレクタに接続された定電流供給回路を備え、またエミッタの面積比が１：Ｍに設定された後段電流ミラー回路を構成する入力トランジスタ及び出力トランジスタと、後段電流ミラー回路の出力トランジスタのコレクタに接続されたミキサ回路を備え、前段電流ミラー回路の出力トランジスタのコレクタと後段電流ミラー回路の入力トランジスタのコレクタの間に直列に抵抗を接続し、かつ一端が接地されたコンデンサを並列に接続し、二回以上電流ミラーによる折り返しを行う定電流ミラー回路を用い、かつ上記定電流ミラー回路の出力にミキサ回路が接続された場合において、前記抵抗とコンデンサによって、前記定電流ミラー回路の発振位相余裕を増加させることにより、後段に接続されたミキサ回路における低周波スプリアスを抑制することを特徴とする定電流ミラー回路である。   To achieve the above object, according to the present invention (corresponding to claim 1), an input transistor and an output transistor constituting a pre-stage current mirror circuit, and an pre-stage current mirror circuit having an emitter area ratio set to 1: N Input and output transistors constituting a rear-stage current mirror circuit having a constant current supply circuit connected to the collector of the input transistor and having an emitter area ratio set to 1: M, and an output transistor of the rear-stage current mirror circuit A mixer circuit connected to the collector of the current stage, a resistor connected in series between the collector of the output transistor of the front-stage current mirror circuit and the collector of the input transistor of the rear-stage current mirror circuit, and a capacitor with one end grounded in parallel Use a constant current mirror circuit that is connected and folded back by a current mirror at least twice, and the constant current mirror -When a mixer circuit is connected to the output of the circuit, the oscillation phase margin of the constant current mirror circuit is increased by the resistor and the capacitor, thereby suppressing low frequency spurious in the mixer circuit connected in the subsequent stage. A constant current mirror circuit.

本発明の低電流ミラー回路は、上記回路構成を有し、前段電流ミラー回路の出力トランジスタと後段入力トランジスタとの間に接続された抵抗と一端が接地されたコンデンサとで定電流ミラー回路の発振位相余裕を増加することができる。従って、前記定電流供給回路や定電流ミラー回路で発生した低周波ノイズによる低周波発振を防止し、前記定電流ミラー回路の後段に接続されたミキサ回路における低周波スプリアスを抑制することができるので、二回以上電流ミラーを行う場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現することができる。   The low current mirror circuit of the present invention has the above circuit configuration, and the oscillation of the constant current mirror circuit is made up of a resistor connected between the output transistor and the rear input transistor of the front stage current mirror circuit and a capacitor having one end grounded. The phase margin can be increased. Therefore, low frequency oscillation due to low frequency noise generated in the constant current supply circuit or constant current mirror circuit can be prevented, and low frequency spurious in the mixer circuit connected to the subsequent stage of the constant current mirror circuit can be suppressed. In the case where the current mirror is performed twice or more, the low-frequency spurious characteristic in the mixer circuit connected to the subsequent stage of the constant current mirror circuit can be realized.

以下、本発明の１つの実施の形態に係る定電流ミラー回路について、図１を参照しながら説明する。同図１において、１は前段電流ミラー回路の入力トランジスタ、２は前段電流ミラー回路の出力トランジスタ、３は定電流供給回路、４は前段電流ミラー回路、５は後段電流ミラー回路の入力トランジスタ、６は後段電流ミラー回路の出力トランジスタ、７は後段電流ミラー回路、８はミキサ回路、９は電源端子、１０はグランド端子である。また、１３はコンデンサ、１４，１５，１６は抵抗である。   Hereinafter, a constant current mirror circuit according to an embodiment of the present invention will be described with reference to FIG. In FIG. 1, 1 is an input transistor of a front-stage current mirror circuit, 2 is an output transistor of a front-stage current mirror circuit, 3 is a constant current supply circuit, 4 is a front-stage current mirror circuit, 5 is an input transistor of a rear-stage current mirror circuit, 6 Is an output transistor of a rear-stage current mirror circuit, 7 is a rear-stage current mirror circuit, 8 is a mixer circuit, 9 is a power supply terminal, and 10 is a ground terminal. Reference numeral 13 denotes a capacitor, and 14, 15 and 16 denote resistors.

前段電流ミラー回路の入力トランジスタ１はベース・コレクタが接合されたいわゆるダイオード接合をなし、上記前段電流ミラー回路の入力トランジスタ１のエミッタは抵抗１５を介して電源端子９から電源電圧が印加される。上記前段電流ミラー回路の入力トランジスタ１のコレクタは定電流供給回路３に接続され、上記前段電流ミラー回路の入力トランジスタ１のコレクタ電流は定電流供給回路３からの電流Iが流れる。一方、前段電流ミラー回路の入力トランジスタ１と同様に、前段電流ミラー回路の入力トランジスタ１とエミッタ面積の比が１：Ｎに設定された前段電流ミラー回路の出力トランジスタ２のエミッタは抵抗１６を介して電源端子９からの電源電圧が印加され、また、上記前段電流ミラー回路の出力トランジスタ２のベースは前段入力トランジスタ１のベースに接続され前段入力トランジスタ１と等しいバイアス電圧VBEが印加される。前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に抵抗１４を接続し、かつ一端が接地されたコンデンサ１３を並列に接続する。上記前段電流ミラー回路の出力トランジスタ２のコレクタ電流は定電流供給回路３の電流ＩのＮ倍であるＮ×Ｉであり、前記前段電流ミラー回路の出力トランジスタ２のコレクタ電流Ｎ×Ｉは後段電流ミラー回路の入力トランジスタ５のコレクタ電流となる構成である。上記前段電流ミラー回路４と同様に、後段電流ミラー回路の入力トランジスタ５はベース・コレクタが接合されたダイオード接続となっており、上記後段電流ミラー回路の入力トランジスタ５のベースは、同様に、上記後段電流ミラー回路の入力トランジスタ５とエミッタ面積の比が１：Ｍに設定され、エミッタが接地された後段電流ミラー回路の出力トランジスタ６のベースに接続され、コレクタには任意の電位にあるミキサ回路８が接続される。上記後段電流ミラー回路の出力トランジスタ６のベース・エミッタ間には後段電流ミラー回路の入力トランジスタ５と等しいバイアス電圧VBEが印加され、上記後段電流ミラー回路の出力トランジスタ６のコレクタ電流は後段電流ミラー回路の入力トランジスタ５のコレクタ電流のＭ倍となる構成である。このような回路構成によって、定電流供給回路３の電流IのＮ×Ｍ倍の電流をミキサ回路８に供給する事ができる。   The input transistor 1 of the front-stage current mirror circuit has a so-called diode junction in which a base and a collector are joined. A power supply voltage is applied from the power supply terminal 9 to the emitter of the input transistor 1 of the front-stage current mirror circuit via a resistor 15. The collector of the input transistor 1 of the previous stage current mirror circuit is connected to a constant current supply circuit 3, and the current I from the constant current supply circuit 3 flows as the collector current of the input transistor 1 of the previous stage current mirror circuit. On the other hand, similarly to the input transistor 1 of the front-stage current mirror circuit, the emitter of the output transistor 2 of the front-stage current mirror circuit in which the ratio of the emitter area to the input transistor 1 of the front-stage current mirror circuit is set to 1: N passes through the resistor 16. Then, the power supply voltage from the power supply terminal 9 is applied, and the base of the output transistor 2 of the preceding current mirror circuit is connected to the base of the preceding input transistor 1 and the bias voltage VBE equal to that of the preceding input transistor 1 is applied. A resistor 14 is connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit, and a capacitor 13 having one end grounded is connected in parallel. The collector current of the output transistor 2 of the preceding current mirror circuit is N × I which is N times the current I of the constant current supply circuit 3, and the collector current N × I of the output transistor 2 of the preceding current mirror circuit is the following current. In this configuration, the collector current of the input transistor 5 of the mirror circuit is used. Similar to the previous stage current mirror circuit 4, the input transistor 5 of the rear stage current mirror circuit is diode-connected with a base and a collector, and the base of the input transistor 5 of the latter stage current mirror circuit is the same as the above. The ratio of the input transistor 5 to the emitter area of the rear-stage current mirror circuit is set to 1: M, and the emitter is connected to the base of the output transistor 6 of the rear-stage current mirror circuit whose ground is grounded. 8 is connected. A bias voltage VBE equal to that of the input transistor 5 of the post-stage current mirror circuit is applied between the base and emitter of the output transistor 6 of the post-stage current mirror circuit, and the collector current of the output transistor 6 of the post-stage current mirror circuit is the post-stage current mirror circuit. This is a configuration that is M times the collector current of the input transistor 5. With such a circuit configuration, a current N × M times the current I of the constant current supply circuit 3 can be supplied to the mixer circuit 8.

ここで、本実施の形態において特徴的なことは、前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に抵抗１４を接続し、かつ一端が接地されたコンデンサ１３を並列に接続することで定電流ミラー回路４，７の発振位相余裕を増加することである。従って、前記定電流供給回路３や定電流ミラー回路４，７で発生した低周波ノイズによる低周波発振を防止し、前記定電流ミラー回路７の後段に接続されたミキサ回路８における低周波スプリアスを抑制することができるので、二回以上電流ミラーを行う場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現することができる。   Here, what is characteristic in the present embodiment is that a resistor 14 is connected in series between the collector of the output transistor 2 of the former stage current mirror circuit and the collector of the input transistor 5 of the latter stage current mirror circuit, and one end is grounded. By connecting the capacitors 13 in parallel, the oscillation phase margin of the constant current mirror circuits 4 and 7 is increased. Therefore, low frequency oscillation due to low frequency noise generated in the constant current supply circuit 3 and the constant current mirror circuits 4 and 7 is prevented, and low frequency spurious in the mixer circuit 8 connected to the subsequent stage of the constant current mirror circuit 7 is prevented. Therefore, when current mirroring is performed twice or more, low-frequency spurious characteristics can be realized in the mixer circuit connected to the subsequent stage of the constant current mirror circuit.

また、図２は本発明の他の実施の形態１の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、初段電流ミラー回路の入力トランジスタ１のベースと初段電流ミラー回路の出力トランジスタ２のベースとの間に抵抗１４を直列に接続し、一端が接地されたコンデンサ１３を並列に接続することで、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 2 is a circuit diagram of another embodiment 1 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. A resistor 14 is connected in series between the base of the input transistor 1 of the first-stage current mirror circuit and the base of the output transistor 2 of the first-stage current mirror circuit, and the capacitor 13 whose one end is grounded is connected in parallel. By doing so, it is possible to obtain the same low frequency spurious characteristic effect as that of the embodiment shown in FIG.

さらに、図３は本発明の他の実施の形態２の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のコレクタとミキサ回路８との間に抵抗１４を直列に接続し、一端が接地されたコンデンサ１３を並列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 3 is a circuit diagram of another embodiment 2 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. It is also possible to connect the connected capacitor 13 in series between the collector of the output transistor 6 of the rear-stage current mirror circuit and the mixer circuit 8 and connect the capacitor 13 having one end grounded in parallel. The effect of the low frequency spurious characteristic similar to that of the embodiment shown in FIG.

図４は本発明の他の実施の形態３の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ２のコレクタとベースとの間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 4 is a circuit diagram of another embodiment 3 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the capacitor 13 in series with the resistor 14 and the capacitor 13 between the collector and base of the output transistor 2 of the previous stage current mirror circuit, the same low-frequency resistance as in the embodiment shown in FIG. The effect of spurious characteristics can be obtained.

図５は本発明の他の実施の形態４の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のコレクタとベースとの間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 5 is a circuit diagram of another embodiment 4 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the resistor 13 and the capacitor 13 in series between the collector and the base of the output transistor 6 of the rear-stage current mirror circuit, the same low-frequency resistance as in the embodiment shown in FIG. The effect of spurious characteristics can be obtained.

図６は本発明の他の実施の形態５の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ２のベースと電源端子９との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 6 is a circuit diagram of another embodiment 5 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the resistor 13 and the capacitor 13 in series between the base of the output transistor 2 of the previous stage current mirror circuit and the power supply terminal 9 in the same manner as in the embodiment shown in FIG. An effect of low frequency spurious characteristics can be obtained.

図７は本発明の他の実施の形態６の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のベースとグランド端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 7 is a circuit diagram of another embodiment 6 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the resistor 13 and the capacitor 13 in series between the base of the output transistor 6 of the rear-stage current mirror circuit and the ground terminal, the same low resistance as in the embodiment shown in FIG. The effect of frequency spurious characteristics can be obtained.

図８は本発明の他の実施の形態７の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、前段電流ミラー回路の出力トランジスタ６のベースとグランド端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 8 is a circuit diagram of another embodiment 7 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the capacitor 13 in series with the resistor 14 and the capacitor 13 between the base of the output transistor 6 of the previous stage current mirror circuit and the ground terminal, the same low resistance as in the embodiment shown in FIG. The effect of frequency spurious characteristics can be obtained.

図９は本発明の他の実施の形態７の回路図である。本実施の形態においては、図１で前段電流ミラー回路の出力トランジスタ２のコレクタと後段電流ミラー回路の入力トランジスタ５のコレクタの間に直列に接続した抵抗１４、かつ並列に接続された一端が接地されたコンデンサ１３を、後段電流ミラー回路の出力トランジスタ６のベースと電源端子との間に抵抗１４とコンデンサ１３を直列に接続することでもまた、図１で示した実施の形態と同様の耐低周波スプリアス特性の効果を得ることができる。   FIG. 9 is a circuit diagram of another embodiment 7 of the present invention. In this embodiment, the resistor 14 connected in series between the collector of the output transistor 2 of the front-stage current mirror circuit and the collector of the input transistor 5 of the rear-stage current mirror circuit in FIG. 1 and one end connected in parallel are grounded. By connecting the resistor 13 and the capacitor 13 in series between the base of the output transistor 6 of the rear-stage current mirror circuit and the power supply terminal in series, the same low resistance as in the embodiment shown in FIG. The effect of frequency spurious characteristics can be obtained.

また、以上説明した各実施の形態では、抵抗１４とコンデンサ１３を挿入することにより、発振位相余裕を増加し、ミキサ回路８における低周波スプリアスを抑制するが、抵抗１４は０Ωでもよい。つまり、コンデンサ１３のみを用いた場合でも、同様の耐低周波スプリアス特性の向上を行うことができる。   In each of the embodiments described above, by inserting the resistor 14 and the capacitor 13, the oscillation phase margin is increased and low frequency spurious in the mixer circuit 8 is suppressed. However, the resistor 14 may be 0Ω. That is, even when only the capacitor 13 is used, the same low-frequency spurious resistance can be improved.

なお、以上説明した各実施の形態では、初段入力及び出力トランジスタをＰＮＰ型バイポーラトランジスタを用い、後段入力及び出力トランジスタをＮＰＮトランジスタを用いた定電流ミラー回路を例に説明を行ったが、本発明はこれに限定されるものではなく、初段入力及び出力トランジスタをＮＰＮ型バイポーラトランジスタを用い、後段入力及び出力トランジスタをＰＮＰトランジスタを用いた定電流ミラー回路でも構成することができ、各実施の形態で使用しているバイポーラトランジスタの代わりとしてＭＯＳＦＥＴを用いても良い。   In each of the embodiments described above, a description has been given of a constant current mirror circuit using a PNP bipolar transistor for the first stage input and output transistors and an NPN transistor for the second stage input and output transistors. However, the present invention is not limited to this, and the first-stage input and output transistors can be configured with NPN-type bipolar transistors, and the subsequent-stage input and output transistors can also be configured with constant current mirror circuits using PNP transistors. A MOSFET may be used instead of the bipolar transistor used.

以上説明したように、本発明は、二回以上電流ミラーを行う定電流ミラー回路を用いる場合において、定電流ミラー回路の後段に接続されたミキサ回路における耐低周波スプリアス特性を実現するのに有用である。   As described above, the present invention is useful for realizing the low-frequency spurious characteristic in the mixer circuit connected to the subsequent stage of the constant current mirror circuit when using the constant current mirror circuit that performs current mirror more than once. It is.

本発明の１つの実施の形態の定電流ミラー回路を示す回路図The circuit diagram which shows the constant current mirror circuit of one embodiment of this invention 本発明の他の実施の形態の定電流ミラー回路を示す回路図（１）Circuit diagram showing a constant current mirror circuit of another embodiment of the present invention (1) 本発明の他の実施の形態の定電流ミラー回路を示す回路図（２）The circuit diagram (2) which shows the constant current mirror circuit of other embodiment of this invention 本発明の他の実施の形態の定電流ミラー回路を示す回路図（３）Circuit diagram showing a constant current mirror circuit of another embodiment of the present invention (3) 本発明の他の実施の形態の定電流ミラー回路を示す回路図（４）Circuit diagram showing a constant current mirror circuit of another embodiment of the present invention (4) 本発明の他の実施の形態の定電流ミラー回路を示す回路図（５）Circuit diagram showing a constant current mirror circuit of another embodiment of the present invention (5) 本発明の他の実施の形態の定電流ミラー回路を示す回路図（６）Circuit diagram (6) which shows the constant current mirror circuit of other embodiment of this invention 本発明の他の実施の形態の定電流ミラー回路を示す回路図（７）Circuit diagram (7) which shows the constant current mirror circuit of other embodiment of this invention 本発明の他の実施の形態の定電流ミラー回路を示す回路図（８）Circuit diagram (8) which shows the constant current mirror circuit of other embodiment of this invention 従来の定電流ミラー回路を示す回路図Circuit diagram showing a conventional constant current mirror circuit

符号の説明Explanation of symbols

１ 前段電流ミラー回路入力トランジスタ
２ 前段電流ミラー回路出力トランジスタ
３ 定電流供給回路
４ 前段電流ミラー回路
５ 後段電流ミラー回路入力トランジスタ
６ 後段電流ミラー回路出力トランジスタ
７ 後段電流ミラー回路
８ ミキサ回路
９ 電源端子
１０ グランド端子
１１ 前段電流ミラー回路の出力トランジスタのベース・コレクタ間の寄生容量
１２ 後段電流ミラー回路の出力トランジスタのベース・コレクタ間の寄生容量
１３ コンデンサ
１４，１５，１６ 抵抗 DESCRIPTION OF SYMBOLS 1 Previous stage current mirror circuit input transistor 2 Previous stage current mirror circuit output transistor 3 Constant current supply circuit 4 Previous stage current mirror circuit 5 Rear stage current mirror circuit input transistor
6 Back-stage current mirror circuit output transistor 7 Back-stage current mirror circuit 8 Mixer circuit 9 Power supply terminal 10 Ground terminal 11 Parasitic capacitance between output transistor base and collector of front-stage current mirror circuit 12 Between base transistor and collector of output transistor of back-stage current mirror circuit Parasitic capacitance of 13 Capacitors 14, 15, 16 Resistance

Claims (9)

電源端子、グランド端子を備え、前段電流ミラー回路が、エミッタの面積比が１；Ｎに設定された電流ミラー回路を構成する第一の入力トランジスタ及び第一の出力トランジスタと、前記第一の入力トランジスタに基準電流を供給する定電流供給回路、またはバイアス電圧源とを備え、前記第一の入力トランジスタとほぼ比例関係にある一定の電流が前記第一の出力トランジスタに流れる定電流ミラー回路と、後段電流ミラー回路が、エミッタの面積比が１；Ｍに設定された電流ミラー回路を構成する第二の入力トランジスタ及び第二の出力トランジスタと、前記第二の出力トランジスタに接続されたミキサ回路を備え、前記第二の入力トランジスタに前記第一の出力トランジスタとほぼ等しい電流が流れ、前記第二の入力トランジスタとほぼ比例関係にある一定の電流が前記第二の出力トランジスタに流れる二回以上の電流ミラーの折り返しを行う定電流ミラー回路において、前段電流ミラー回路の出力トランジスタのコレクタと後段電流ミラー回路の入力トランジスタのコレクタとの間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続し、定電流ミラー回路によって発生した低周波ノイズ、及び定電流ミラー回路の前段に接続された負荷によって発生したノイズによる発振を抑制し、後段電流ミラー回路の出力トランジスタに接続されたミキサ回路において発生する低周波スプリアスを抑制することを特徴とする定電流ミラー回路。 A first input transistor and a first output transistor that comprise a current mirror circuit having a power supply terminal and a ground terminal, wherein the former stage current mirror circuit has an emitter area ratio set to 1; N, and the first input A constant current supply circuit that supplies a reference current to the transistor, or a bias voltage source, and a constant current mirror circuit in which a constant current that is substantially proportional to the first input transistor flows through the first output transistor; A rear-stage current mirror circuit includes a second input transistor and a second output transistor constituting a current mirror circuit in which the emitter area ratio is set to 1; M, and a mixer circuit connected to the second output transistor. A current substantially equal to that of the first output transistor flows through the second input transistor, and is substantially the same as the second input transistor. In a constant current mirror circuit that performs folding of a current mirror two or more times when a constant current having a proportional relationship flows to the second output transistor, the collector of the output transistor of the front-stage current mirror circuit and the input transistor of the rear-stage current mirror circuit A resistor is connected in series with the collector, and a capacitor with one end grounded in parallel is connected. This is caused by the low-frequency noise generated by the constant current mirror circuit and the load connected to the previous stage of the constant current mirror circuit. A constant current mirror circuit that suppresses oscillation due to noise and suppresses low-frequency spurious generated in a mixer circuit connected to an output transistor of a subsequent current mirror circuit. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記第一の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor having one end connected in parallel to the ground, the first input transistor 2. The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the base of the first output transistor and the base of the first output transistor, and a capacitor having one end grounded is connected in parallel. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのコレクタと前記ミキサ回路との間に直列に抵抗を接続し、かつ並列に一端が接地されたコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor connected in parallel to one end, the second output transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the collector and the mixer circuit, and a capacitor having one end grounded is connected in parallel. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのコレクタと前記第一の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor having one end connected in parallel to the ground, the first input transistor 2. The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the collector of the first output transistor and the base of the first output transistor, and a capacitor is connected in series. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのコレクタと前記第二の出力トランジスタのベースとの間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor connected in parallel to one end, the second output transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the collector of the second output transistor and a base of the second output transistor, and a capacitor is connected in series. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記電源端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor having one end connected in parallel to the ground, the first input transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the base of the power supply and the power supply terminal, and a capacitor is connected in series. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのベースと前記グランド端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor connected in parallel to one end, the second output transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the base of the base and the ground terminal, and a capacitor is connected in series. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第一の入力トランジスタのベースと前記グランド端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor having one end connected in parallel to the ground, the first input transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the base of the base and the ground terminal, and a capacitor is connected in series. 前記第一の出力トランジスタのコレクタと前記第二の入力トランジスタのコレクタとの間に直列に接続された抵抗、及び並列に接続された一端が接地されたコンデンサの代わりとして、前記第二の出力トランジスタのベースと前記電源端子との間に直列に抵抗を接続し、かつ直列にコンデンサを接続する請求項１に記載の定電流ミラー回路。 Instead of a resistor connected in series between the collector of the first output transistor and the collector of the second input transistor, and a capacitor connected in parallel to one end, the second output transistor The constant current mirror circuit according to claim 1, wherein a resistor is connected in series between the base of the power supply and the power supply terminal, and a capacitor is connected in series.
JP2004239254A 2004-08-19 2004-08-19 Constant current mirror circuit Pending JP2006060455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239254A JP2006060455A (en) 2004-08-19 2004-08-19 Constant current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239254A JP2006060455A (en) 2004-08-19 2004-08-19 Constant current mirror circuit

Publications (1)

Publication Number Publication Date
JP2006060455A true JP2006060455A (en) 2006-03-02

Family

ID=36107579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239254A Pending JP2006060455A (en) 2004-08-19 2004-08-19 Constant current mirror circuit

Country Status (1)

Country Link
JP (1) JP2006060455A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166904A (en) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd Constant current circuit
CN102790525A (en) * 2012-07-19 2012-11-21 电子科技大学 Pulse width control circuit applied in BOOST converter
JP2013042494A (en) * 2011-08-11 2013-02-28 Fujitsu Semiconductor Ltd System and method for preserving input impedance of current mode circuit
JP2017118185A (en) * 2015-12-21 2017-06-29 富士電機株式会社 Semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166904A (en) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd Constant current circuit
JP2013042494A (en) * 2011-08-11 2013-02-28 Fujitsu Semiconductor Ltd System and method for preserving input impedance of current mode circuit
CN102790525A (en) * 2012-07-19 2012-11-21 电子科技大学 Pulse width control circuit applied in BOOST converter
JP2017118185A (en) * 2015-12-21 2017-06-29 富士電機株式会社 Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP3829121B2 (en) Power amplifier circuit
JP4887131B2 (en) Power amplifier
JP2669389B2 (en) Voltage-current converter
JP2006060455A (en) Constant current mirror circuit
JP3263334B2 (en) Current source circuit
JP2003177830A (en) Current source circuit
JP5785437B2 (en) Regulated voltage power circuit
JP4122910B2 (en) Power supply circuit
US6806770B2 (en) Operational amplifier
JP5350882B2 (en) Capacity multiplier circuit
JP3870906B2 (en) Hysteresis circuit
JP5350889B2 (en) Resistance multiplication circuit
JP4654609B2 (en) Load drive circuit
JP2007019850A (en) Dc offset canceling circuit and display device using this
JP3150002B2 (en) Output circuit
JP3423200B2 (en) amplifier
JPH0738546B2 (en) Compensation circuit
JP4887180B2 (en) Semiconductor device with short-circuit protection function
JP4986727B2 (en) Amplifier circuit
JP2002353754A (en) Emitter follower circuit
JP2004145702A (en) Voltage generator circuit
JP2009033537A (en) Output circuit
JP2008166905A (en) Current mirror circuit
JPS63178611A (en) Gain control circuit
JP2001291049A (en) Low supply voltage analog multiplier