JPS6130805A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS6130805A JPS6130805A JP15350884A JP15350884A JPS6130805A JP S6130805 A JPS6130805 A JP S6130805A JP 15350884 A JP15350884 A JP 15350884A JP 15350884 A JP15350884 A JP 15350884A JP S6130805 A JPS6130805 A JP S6130805A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- voltage
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路等に用いるカレントミラー回
路に関するものである。
路に関するものである。
従来例の構成とその問題点
従来の半導体集積回路に応用されているカレントミラー
回路を、第１図に従って説明する。１は直流電源、２は
定電流電源、３．４．５はＮＰＮトランジスタであり、
カレントミラー回路’を構成している。第１図に示した
従来例は、このカレントミラー回路の出力電流を抵抗６
で電圧に変換する回路である。このカレントミラー回路
を半導体集積回路（以下ＩＣと略す）で構成すると、各
トランジスタの直流電流増幅率（以下ｈＦＥと略す）ベ
ース、エミッタ間電圧（以下ＶＢＥと略す）は、はぼ同
等の特性を示すことになり、トランジスタに、アーリー
効果がないとすれば、定電流源２で供給した入力電流Ｉ
、と等しい電流が、抵抗６に１２として流れる。ところ
が、実際のトランジスタでは、アーリー効果が発生する
為、第２図に示したＶＣＥ−Ｉｃ特性かられかる様に、
同一のベース電流であっても、ＶａＥが大きくなれば、
Ｉｃが増加することになる。よって、第１図に示した従
来のカレントミラー回路においては、トランジスタ３と
トランジスタ４のベース電流（ＩＢ）Ｈ等しいが、ｖＣ
Ｅは、入力側のトランジスタ３が２タイオード電圧（約
１．４Ｖ）、出力側のトランジスタ４は、直流電源電圧
（ＶＣＣ）から抵抗の両側電圧を引いた電圧となる。抵
抗値が小さい場合を考えれば、トランジスタ４の” Ｃ
Ｅ ｆ−１ホホ、ＶＣＣＯ値となる。第３図のＶＣＥ−
Ｉｃ特性図に）ランジメタ３のｖｃ＋：１ｋＶｃｒ：１
とり、、トランジスタ４のＶｃＥｉＶＣＥ２として、入
力電流１１と出力電施工２の関係を示す、図から明らか
な様に、従来のカレンｌ−ミラー回路においては、出力
側のトランジスタのコレクタ、エミッタ電圧が大キい場
合（”ｖ’ｃｇ１＜ｖＣＥ２）Ｆｉ、アーリー効果の影
響が出力電流に大きく表われて、入力電流Ｉｃ１よりも
出力電流Ｉｃ２が大きくなってしまう。
回路を、第１図に従って説明する。１は直流電源、２は
定電流電源、３．４．５はＮＰＮトランジスタであり、
カレントミラー回路’を構成している。第１図に示した
従来例は、このカレントミラー回路の出力電流を抵抗６
で電圧に変換する回路である。このカレントミラー回路
を半導体集積回路（以下ＩＣと略す）で構成すると、各
トランジスタの直流電流増幅率（以下ｈＦＥと略す）ベ
ース、エミッタ間電圧（以下ＶＢＥと略す）は、はぼ同
等の特性を示すことになり、トランジスタに、アーリー
効果がないとすれば、定電流源２で供給した入力電流Ｉ
、と等しい電流が、抵抗６に１２として流れる。ところ
が、実際のトランジスタでは、アーリー効果が発生する
為、第２図に示したＶＣＥ−Ｉｃ特性かられかる様に、
同一のベース電流であっても、ＶａＥが大きくなれば、
Ｉｃが増加することになる。よって、第１図に示した従
来のカレントミラー回路においては、トランジスタ３と
トランジスタ４のベース電流（ＩＢ）Ｈ等しいが、ｖＣ
Ｅは、入力側のトランジスタ３が２タイオード電圧（約
１．４Ｖ）、出力側のトランジスタ４は、直流電源電圧
（ＶＣＣ）から抵抗の両側電圧を引いた電圧となる。抵
抗値が小さい場合を考えれば、トランジスタ４の” Ｃ
Ｅ ｆ−１ホホ、ＶＣＣＯ値となる。第３図のＶＣＥ−
Ｉｃ特性図に）ランジメタ３のｖｃ＋：１ｋＶｃｒ：１
とり、、トランジスタ４のＶｃＥｉＶＣＥ２として、入
力電流１１と出力電施工２の関係を示す、図から明らか
な様に、従来のカレンｌ−ミラー回路においては、出力
側のトランジスタのコレクタ、エミッタ電圧が大キい場
合（”ｖ’ｃｇ１＜ｖＣＥ２）Ｆｉ、アーリー効果の影
響が出力電流に大きく表われて、入力電流Ｉｃ１よりも
出力電流Ｉｃ２が大きくなってしまう。
又、この入力電流に対する出ノＪ電流の増加率も、ＩＣ
のロット間でのバラツキがあり、カレントミラー回路の
機能である同等の電流を伝達するという機能を実現でき
ないことになる。
のロット間でのバラツキがあり、カレントミラー回路の
機能である同等の電流を伝達するという機能を実現でき
ないことになる。
発明の目的
本発明は、上記の従来の問題点を解消するものであり、
カレントミラー回路の出力側が高い電圧となる回路であ
っても、入力電流とほぼ同等の出力電流が得られること
を目的とする。
カレントミラー回路の出力側が高い電圧となる回路であ
っても、入力電流とほぼ同等の出力電流が得られること
を目的とする。
発明の構成
上記の目的を達成するために本発明のカレントミラー回
路は、エミッタ接地の第１のｌ・ランジメタと、ベース
を前記第１のトランジスタのベースに接続したエミッタ
接地の第２のトランジスタと、ベースｔ＠Ｅ第１のトラ
ンジスタのコレクタに接続しエミッタを前記第１、第２
のトランジスタのベースに接続し、コレクタを電源に接
続した第３のトランジスタと、ベースを前記第１のトラ
ンジスタのコレクタに、エミッタを前記第２のトランジ
スタのコレクタにそれぞれ接続した第４のトランジスタ
トヲ備え、前記第１のトランジスタのコレクタを入力、
第４のトランジスタのコレクタを出力とする構成である
ので、第４のトランジスタによって、第２のトランジメ
タのＶＣＥを１ダイオード電圧（例えば約０．７Ｖ）に
制限することができ、入力側の第１のトランジスタのｖ
ＣＥ（例えば約１．４Ｖ）との差がほとんど無いので、
アーリー効果によって出力電流が増加する現象をなくす
ことができる。
路は、エミッタ接地の第１のｌ・ランジメタと、ベース
を前記第１のトランジスタのベースに接続したエミッタ
接地の第２のトランジスタと、ベースｔ＠Ｅ第１のトラ
ンジスタのコレクタに接続しエミッタを前記第１、第２
のトランジスタのベースに接続し、コレクタを電源に接
続した第３のトランジスタと、ベースを前記第１のトラ
ンジスタのコレクタに、エミッタを前記第２のトランジ
スタのコレクタにそれぞれ接続した第４のトランジスタ
トヲ備え、前記第１のトランジスタのコレクタを入力、
第４のトランジスタのコレクタを出力とする構成である
ので、第４のトランジスタによって、第２のトランジメ
タのＶＣＥを１ダイオード電圧（例えば約０．７Ｖ）に
制限することができ、入力側の第１のトランジスタのｖ
ＣＥ（例えば約１．４Ｖ）との差がほとんど無いので、
アーリー効果によって出力電流が増加する現象をなくす
ことができる。
実施例の説明
本発明の実施例全第４図にもとづいて説明する。
図中、従来例で示した第１図と同一部品については、同
一番号を付している。図において、トランジスタ７は、
出力側のトランジスタ４のＶＣＥを１タイオード電圧に
押える目的のものであり、ベースはトランジスタ３のコ
レクタ及びトランジスタ５のベースの接続点に接続し、
エミッタはトランジスタ４のコレクタに接続し、コレク
タヲ出力トシテいる。よって、トランジスタ７は、能動
領域の動作を行なう。この回路において、定電流２によ
って工、の電流を入力すれば、トランジスタ３のコレク
タ・エミッタ電圧は、トランジメタ３のベース・エミッ
タ電圧とトランジスタ５０ヘース・エミッタ電圧の和と
なるので、２ダイオード電圧（約１．４Ｖ）となる。又
、トランジスタ４のコレクタ・エミッタ電圧は、トラン
ジスタ３のコレクタ・エミッタ電圧からトランジスタ７
０ベース・エミッタ電圧を差し引いたものであるから、
１ダイオード電屈（約０．７Ｖ）となる。トランジスタ
３．４．５．７をＩＣで構成すれば、直流電流増幅率ｈ
ＦＥ、ベース・エミッタ電圧などの特性が同一のものが
できるので、トランジスタ３とトランジスタ４のベース
電流はほぼ同じ値となる。又前述した様に、トランジス
タ３のコレクタ電流、り電圧ＶＣＥ１（約１．４ｖ）と
１′ランンスク４のコレクタ エミッタ電圧Ｖｃ＋＝３
（約０．７Ｖ）との差はほとんどないので、アーリー効
果の影響がなくなり、入力電流（工１）と出力電流（Ｉ
３）は、はぼ同等の値となる。第５図は、ベース電流が
等しいトランジスタ３とトランジスタ４の、ＶＣＥと、
コレクタ電流の関係を示したものであり、入力′電流１
１と出力軍施工３は、図に示す様にほぼ同等の値となる
。
一番号を付している。図において、トランジスタ７は、
出力側のトランジスタ４のＶＣＥを１タイオード電圧に
押える目的のものであり、ベースはトランジスタ３のコ
レクタ及びトランジスタ５のベースの接続点に接続し、
エミッタはトランジスタ４のコレクタに接続し、コレク
タヲ出力トシテいる。よって、トランジスタ７は、能動
領域の動作を行なう。この回路において、定電流２によ
って工、の電流を入力すれば、トランジスタ３のコレク
タ・エミッタ電圧は、トランジメタ３のベース・エミッ
タ電圧とトランジスタ５０ヘース・エミッタ電圧の和と
なるので、２ダイオード電圧（約１．４Ｖ）となる。又
、トランジスタ４のコレクタ・エミッタ電圧は、トラン
ジスタ３のコレクタ・エミッタ電圧からトランジスタ７
０ベース・エミッタ電圧を差し引いたものであるから、
１ダイオード電屈（約０．７Ｖ）となる。トランジスタ
３．４．５．７をＩＣで構成すれば、直流電流増幅率ｈ
ＦＥ、ベース・エミッタ電圧などの特性が同一のものが
できるので、トランジスタ３とトランジスタ４のベース
電流はほぼ同じ値となる。又前述した様に、トランジス
タ３のコレクタ電流、り電圧ＶＣＥ１（約１．４ｖ）と
１′ランンスク４のコレクタ エミッタ電圧Ｖｃ＋＝３
（約０．７Ｖ）との差はほとんどないので、アーリー効
果の影響がなくなり、入力電流（工１）と出力電流（Ｉ
３）は、はぼ同等の値となる。第５図は、ベース電流が
等しいトランジスタ３とトランジスタ４の、ＶＣＥと、
コレクタ電流の関係を示したものであり、入力′電流１
１と出力軍施工３は、図に示す様にほぼ同等の値となる
。
このように本発明の一実施例によれば、トランジスタ７
によって、入力側のトランジスタ３と出力側のトランジ
スタ４のコレクタ・エミッタ間の電圧を同等レベルにす
ることにより、トランジスタの動作点がほぼ同等となり
、入力電流と出力電流が等しくなる。又出力段のトラン
ジスタ７は、能動領域の動作を行なうので、次段の回路
構成の影響を受けることなく、上記の効果が得られる。
によって、入力側のトランジスタ３と出力側のトランジ
スタ４のコレクタ・エミッタ間の電圧を同等レベルにす
ることにより、トランジスタの動作点がほぼ同等となり
、入力電流と出力電流が等しくなる。又出力段のトラン
ジスタ７は、能動領域の動作を行なうので、次段の回路
構成の影響を受けることなく、上記の効果が得られる。
第６図は、ＰＮＰ 、−ウンジスタを用いた場合の本発
明の他の実施例であり、動作、効果共に、ＮＰＮ）ラン
ジスタと同様であるので省略する。
明の他の実施例であり、動作、効果共に、ＮＰＮ）ラン
ジスタと同様であるので省略する。
発明の効果
以上のように本発明によれば、入力側のトランジスタと
、出力側のトランジスタのコレクタ エミッタ間の電圧
が同等レベルになるので、トランジスタの動作点がほぼ
等しくなり、入力電流にほぼ等しい出力電流を得ること
ができる。又、出力段のトランジスタは能動領域の動作
を行なうので、出力電流の取り出し方には、何の制限条
件も無いので、カレントミラー回路として、極めて利用
範囲が広いというすぐれた効果を有する。
、出力側のトランジスタのコレクタ エミッタ間の電圧
が同等レベルになるので、トランジスタの動作点がほぼ
等しくなり、入力電流にほぼ等しい出力電流を得ること
ができる。又、出力段のトランジスタは能動領域の動作
を行なうので、出力電流の取り出し方には、何の制限条
件も無いので、カレントミラー回路として、極めて利用
範囲が広いというすぐれた効果を有する。
第１図は、従来のカレントミラー回路を示す回路図、第
２図、第３図は、第１図に示した従来のカレンミラー回
路の動作特性を示す図、第４図は本発明のカレントミラ
ー回路の一実施例を示す回路図、第５図は本発明のカレ
ントミラー回路の動作特性を示す図、第６図は本発明の
他の実施例を示す回路図である。 １−−−電源、３−−−−−−−第１のトランジスタ、
４−・−１第２のトランジスタ、５−一一−−第３のト
ランジスタ、７−−−−−−−第４のトランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ＶｔＥ（Ｖ）
２図、第３図は、第１図に示した従来のカレンミラー回
路の動作特性を示す図、第４図は本発明のカレントミラ
ー回路の一実施例を示す回路図、第５図は本発明のカレ
ントミラー回路の動作特性を示す図、第６図は本発明の
他の実施例を示す回路図である。 １−−−電源、３−−−−−−−第１のトランジスタ、
４−・−１第２のトランジスタ、５−一一−−第３のト
ランジスタ、７−−−−−−−第４のトランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ＶｔＥ（Ｖ）
Claims (1)
- エミッタ接地の第１のトランジスタと、ベースを前記第
１のトランジスタのベースに接続したエミッタ接地の第
２のトランジスタと、ベースを前記第１のトランジスタ
のコレクタに、エミッタを前記第１、第２のトランジス
タのベースに、コレクタを電源にそれぞれ接続した第３
のトランジスタと、ベースを前記第１のトランジスタの
コレクタに、エミッタを前記第２のトランジスタのコレ
クタにそれぞれ接続した第４のトランジスタとを具備し
、前記第１のトランジスタのコレクタを入力、第４のト
ランジスタのコレクタを出力としたカレントミラー回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15350884A JPS6130805A (ja) | 1984-07-24 | 1984-07-24 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15350884A JPS6130805A (ja) | 1984-07-24 | 1984-07-24 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130805A true JPS6130805A (ja) | 1986-02-13 |
Family
ID=15564076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15350884A Pending JPS6130805A (ja) | 1984-07-24 | 1984-07-24 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130805A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426646A (en) * | 1977-07-30 | 1979-02-28 | Toshiba Corp | Current miller circuit |
-
1984
- 1984-07-24 JP JP15350884A patent/JPS6130805A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426646A (en) * | 1977-07-30 | 1979-02-28 | Toshiba Corp | Current miller circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0322723B2 (ja) | ||
| JPS6130805A (ja) | カレントミラ−回路 | |
| JP3263410B2 (ja) | トランジスタの制御電流補償用回路装置 | |
| JPH0480406B2 (ja) | ||
| JP2776709B2 (ja) | 電流切換回路 | |
| JP4130856B2 (ja) | 電流源回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS59208618A (ja) | 電流反転回路 | |
| EP0645883A2 (en) | Wideband amplifier circuit | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH0677783A (ja) | ヒステリシスアンプ | |
| JPH05218763A (ja) | 差動増幅回路 | |
| JPH0420209B2 (ja) | ||
| JPH05251955A (ja) | 定電流源回路 | |
| JPS5880908A (ja) | 増幅回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPH02199516A (ja) | 定電圧回路 | |
| JPH01183207A (ja) | 差動増幅回路 | |
| JPS6160603B2 (ja) | ||
| JPH0623940B2 (ja) | 定電流回路 | |
| JPH0449807B2 (ja) | ||
| JPS59147511A (ja) | 差動増幅回路 | |
| JPH0629756A (ja) | 増幅回路 |