JPS6335004A

JPS6335004A - カレントミラ−回路

Info

Publication number: JPS6335004A
Application number: JP61179120A
Authority: JP
Inventors: Toshikazu Fujii; 藤井　俊和
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-30
Filing date: 1986-07-30
Publication date: 1988-02-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は、半導体集積回路に適したカレントミラー回
路に関し、特にトランジスタのベース電流による出力誤
差を低減するようになされたものである。

（従来の技術）従来のカレントミラー回路は、第５図に示すように構成
され、トランジスタＱ１のコレクタが入力部、トランジ
スタＱ２のコレクタが出力部として使用される。この回
路は実用班案公報昭５９−１６１７８号に従来例として
掲げられている。

この回路では、入力側子と出力電流の比（以下ｔｉ比と
いう）がトランジスタＱ１ｏＱ：ｚｏぺ一スミ流の影響
を受けＫ〈いという特徴がある。これは、トランジスタ
Ｑ３が追加されたためであり、入力側子■、と出力電流
Ｉ。ｕｔの関係は以下のようｎになる。

１、＝（１＋２／β２）Ｉ。、　　　　　　　　　・・
・・・・（１）ｎ但シ、βは各トランジスタのエミッタ接地電流増権率。

この式かられかるように、βがある程度大きければ、ベ
ース電流（βの影響）はほとんどなく、正確なミラー電
流を得ることができる。

（発明が解決しようとする問題点）上記の回路では、トランジスタＱ２に並列に同極性のト
ランジスタを複数並列に接続すると、その数だけ、各ミ
ラートランジスタから出力電流を得ることができる。

しかし、この場合は、トランジスタＱ３のエミッタに接
続するトランジスタの個数が増加するので、配線容量及
び寄生容量が増加するのを避けられない。配線容量が増
加した場合、回路としては発振しやすぐなる。これはト
ランジスタＱｌ。

Ｑ３で構成されるループのループ利得が大きいためであ
る。

トランジスタＱ３のエミッタから見たインピーダンスの
抵抗分と、容量分をそれぞれＲｅ、　Ｃｅとし、トラン
ジスタＱ３のベースのインピーダンスの抵抗分と容量分
とをＲ１，、Ｃｂとし、トランジスタＱ１とＱ３のトラ
ンスコンダクタを’ｍｌ　”ｒｎ５とし、簡略化してこ
のループのオープン時の伝達関数を示すと次のようにな
る。

ここでＳ＝ｊω（ωは角周波数）であるが、伝達関数Ｔ
は２次以上なので、ｌＴＩ＞１の範囲の周波数で位相が
１８０以上変化しないようにしなくてはならない。従っ
て、時定数Ｃ，ｘ　Ｒ，と、（Ｃ，ＸＲｅ）／（１ｍ３
Ｒ，＋　１）は充分（’ｍｌＲｂ倍程度）ｇさなくては
ならない。このためＣｂを大きくすることやｇｍ５を大
きくする対策を行なうが、前者はＩＣの面積を大きくシ
、後者はＱ３の電流を増すことになるので、出力誤差が
増えるという問題がある。

さらにまた、出力電流を利用する上にお込て、ベース電
流の誤差が生じる場合があるが、それを補償することが
困難である。出力端子に同極性の差動ペアのスイッチ回
路を設けその出力電流を選択的に利用するような応用を
考えてみる。この場合は当然差動スイッチ回路のトラン
ジスタによってベース電流分の誤差が生じるが、ここま
で含めて誤差を考えると、ベース電流の補正が上記回路
であると困難である。

達らに上記の回路のままでは出力インピーダンスが不足
する場合に、出力インピーダンスを上ケるためにトラン
ジスタをカスコード接続すると、ベース電流の誤差が生
じこれを補正できないという問題がある。

そこでこの発明は、回路内のベース電流の誤差分を任意
の臂だけ補正する手段を有し、発振のおそれのない安定
なカレントミラー回路を提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）この発明では、少なくとも入力側、出力側の第１．第２
のトランジスタでカレントミラー回路を構成し、第３の
トランジスタを第２のトランジスタと同じようにそのベ
ースを前記第１のトランジスタのベースに接続１〜エミ
ツタをｔ源側に接続し、この第３のトランジスタのコレ
クタ出力を第４のトランジスタのエミッタに供給し、こ
の第４のトランジスタのベース電流を第５のトランジス
タを含む補償回路により反転し、前記第１のトランジス
タの人力部に帰還する構成とするものである。

（作用）これにより、カレントミラー回路内部のトランジスタの
ベース電流誤差をキャンセルすることができると共に、
帰還するベース電流の倍率を変えることで、任意の量だ
けべ′−ス逼流を補償できるようになる。

（実施例）以下この発明の一実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、トランジスタＱｌ
ｌのコレクタは人力部として用いられ、ここに入力電流
■ｌｎが供給される。トランジスタＱｌｌのエミッタは
電源に接続され、ベース及びコレクタはトランジスタＱ
１２のベースに接続される。このトランジスタＱ１２は
カレントミラードランソスタであり、エミッタが電源、
コレクタが出力部として用いられる。

つぎに、トランジスタＱ１２と、同様な同極性のトラン
ジスタＱ１３が設けられる。このトランジスタＱ１３の
ベースハ、トランジスタＱｌｌ。

Ｑ１２のベースと共通であシ、エミッタは電源Ｋ。

コレクタはトランジスタＱＪ４のエミッタに接続される
。このトランジスタＱ１４もトランジスタＱ１２と同極
性であり、そのコレクタは基準電位に接続される。そし
てこのトランジスタＱ１４のベースは、トランジスタＱ
１５のコレクタ及びトランジスタＱ１５．Ｑ１６の共通
ベースに接続される。このトランジスタＱ１５．Ｑ１６
のエミッタは基準電位に接続され、トランジスタＱ１６
のコレクタはトランジスタＱｌｌのコレクタに帰還接続
されている。

上記の回路において、トランジスタＱ１３は、ベース電
流補正用の出力電流を取出し、トランジスタＱ１４（）
ランソスタＱ１５．Ｑ１６とともに帰還回路を形成）の
エミッタに供給する。

この回路について、トランジスタＱ　１３　、　Ｑ１２
のエミッタ面積がそれぞれＱｌｌのｎ倍、ｍ倍であると
し、トランジスタＱ１６のエミッタ面積がＱｌｌの２倍
であるとして、入力電流”ｉｎと出力ここでｎｎ−２＝
＋ｎ＋１　　と成るようにすれば入出力電流間には（ｎ
−ｔ／β２）程度の誤差しか生じない。

βがある程度以上大きければ、はとんど工ｉｎ＝工。８
゜と見なすことが＋きる。

またトランジスタＱ１３ａＱ１４．Ｑ１５゜Ｑ１０．Ｑ
ｌｌで形成されるルーダの利得は正帰還であるが、ｌよ
シ小さいので１発振するおそれがない。トランジスタＱ
ｌｌのトランスコンダクタをｇｆｆｌとすると増幅度Ａ
はＡ＝（ｎり／β　　　　　　　　　　　　　　・・・（
４）となる。一般にβがかなり大きいため、Ａ（１とな
り回路の時定数に係わりなく見損のおそれはない。

第２図はこの発明の他の実施例である。第１図と共通す
る部分には同一符号を付して説明する。

第２図の実施例は第１図のトランジスタＱ１２に相当す
るトランジスタとして各々がｍ　＝　１のトランジスタ
Ｑ、？ａ〜Ｑ２ａを３個用意し、かつｎ＝１としたもの
である。この回路の場合、入力電流Ｉ　と出力電流Ｉ。

ｕｔの関係を求めると、以下のよｉｎうになる。

となる。したがりて、ｔ＝５を選べばベース電流の影響
をキャンセルできる。

第３図はさらに他の実施例である。この実施例では、出
力側のトランジスタＱＺｄ、Ｑ２ｅをカスケード接続し
、出力インピーダンスを高くした例である。トランジス
タＱ２＠は、バイアスを与えるとともに帰還電流入力部
として機能する。本実施例では、カスコード接続のトラ
ンジスタＱ２ｄを追加したことによるベース電流の誤差
分は、その分ｔの値を大きくすることにより補償するこ
とができ、トランジスタＱｌｌ　、Ｑ１２．Ｑ１３の各
エミッタと電源間に接続された抵抗Ｒ１、Ｒ２。

となるので１＝５にするとＩｉｎと■。ｕｔ　を等しく
することができる。

第４図はさらに他の実施例である。この実施例は、トラ
ンジスタＱ１２のコレクタにトランジスタＱ２１．Ｑ２
２の差動ペアによるスイッチ回路が接続されている。そ
してこの回路は出力部■。ｕｒｌと”ｏｕｔ２とを有し
、トランジスタＱ２１．Ｑ２２のベースに印加する電圧
で所望の出力部に出力電流を得ることができる。今トラ
ンジスタＱ２１のベース電位よ）トランジスタＱ２２の
ベース電位が充分に高いとすると、出力部工。ｕｔ２は
零であり。

出力部工　　から電流が得られる。ここで入力型ｕｔｊ施工、と出力電施工　　の関係は、ｍ　＝　１、ｎ　＝
　ＩＩｎ　　　　　　　　　　　　　　ｏｕｔｌの場合
、となる。従ってｔ＝４とすればベース電流の影響をキャ
ンセルでき出力電流と入力電流とを同じにすることがで
きる。

［発明の効果］以上説明したようにこの発９ｊは、帰還電流の倍率を選
択するだけでベース電流を任意量補正するのに容易な構
成となってお９、しかも発振のおそれがないという利点
を有する。また任意の量の。

ベース電流を補正できることから、出力インピーダンス
を上げるためにカスコード接続を行なったり、出力にベ
ース電流の誤差が生じる回路（例えば差動ペアによるス
イッチ回路）を接続しても。

その出力部にベース電流の影響が及ぶのを低減すること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図、第
３図、第４図はそれぞれこの発明の他の実施例を示す回
路図、第５図は従来のカレントミラー回路を示す図であ
る。Ｑｌｌ〜Ｑ１６・・・トランジスタ。田願人代理人　　弁理士　鈴　江　武　彦第１図電Ａ第２図電源第３図

Claims

【特許請求の範囲】

（１）コレクタを入力部とし、エミッタが電源側に接続
され、ベース・コレクタ間が接続された入力側の第１の
トランジスタと、この第１のトランジスタと同極性であ
りベース同志が共通接続され、エミッタは前記電源側に
接続された出力側の第２のトランジスタと、そのベース
を前記第１のトランジスタのベースに接続しエミッタを
前記電源側に接続した第３のトランジスタと、この第３
のトランジスタのコレクタ出力がエミッタに供給される
第４のトランジスタと、この第４のトランジスタのベー
ス電流を反転し、前記第１のトランジスタの入力部に帰
還する第５のトランジスタを含む補償回路とを具備し、
第２のトランジスタのコレクタを出力部としたことを特
徴とするカレントミラー回路。
（２）第１のトランジスタのコレクタ電流比に対する第
２、第３のトランジスタのコレクタ電流比をｍ、ｎとし
、補償回路の利得をｌとしたとき、ｎ×ｌ＝ｍ＋ｎ＋１
と設定したことを特徴とする特許請求の範囲第１項記載
のカレントミラー回路。