JPS61153778A - アナログ演算回路 - Google Patents
アナログ演算回路Info
- Publication number
- JPS61153778A JPS61153778A JP27373984A JP27373984A JPS61153778A JP S61153778 A JPS61153778 A JP S61153778A JP 27373984 A JP27373984 A JP 27373984A JP 27373984 A JP27373984 A JP 27373984A JP S61153778 A JPS61153778 A JP S61153778A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、バイポーラ集積回路に形成されるアナログ演
算回路に係り、たとえば複数個の入力信号の電圧加算を
行なう場合に使用されるものである。
算回路に係り、たとえば複数個の入力信号の電圧加算を
行なう場合に使用されるものである。
たとえば、２人力のアナログ電圧加算回路は、従来、第
３図に示すように構成されており、演算増幅器３０と抵
抗３１あるいはさらにバイポーラトランジスタ４０とが
用いられている。これらの回路動作はよく知られている
ので、ここではその説明を省略する。
３図に示すように構成されており、演算増幅器３０と抵
抗３１あるいはさらにバイポーラトランジスタ４０とが
用いられている。これらの回路動作はよく知られている
ので、ここではその説明を省略する。
然るに、演算増幅器３０はそれ自身回路構成が複雑であ
り、高価であり、これを用いた演算回路の回路設計が難
しい。
り、高価であり、これを用いた演算回路の回路設計が難
しい。
本発明は上記の事情に鑑みてなされたもので、回路構成
が簡易で回路設計が容易になり、温度特性を良くするこ
とも簡単になるアナログ演算回路を提供するものである
。
が簡易で回路設計が容易になり、温度特性を良くするこ
とも簡単になるアナログ演算回路を提供するものである
。
即ち、本発明のアナログ演算回路は、それぞれ演算入力
電圧がベースに印加される複数個の入力用トランジスタ
と、この各トランジスタのエミッタにそれぞれ対応して
接続される複数個の定電流源と、上記各トランジスタの
エミッタにそれぞれ対応して各一端が接続され各他端が
一括接続されたそれぞれ等しい抵抗値を有する複数個の
抵抗回路と、この各抵抗回路の一括接続点の電圧がベー
スに印加されると共にエミッタに所定の抵抗回路が接続
され、前記入力用トランジスタとは極性が異なる出力用
トランジスタと、この出力用トランジスタのコレクタＫ
−次側トランジスタが接続され二次側トランジスタの
コレクタに負荷抵抗回路が接続されたカレントミラー回
路とからなることを特徴とするものである。
電圧がベースに印加される複数個の入力用トランジスタ
と、この各トランジスタのエミッタにそれぞれ対応して
接続される複数個の定電流源と、上記各トランジスタの
エミッタにそれぞれ対応して各一端が接続され各他端が
一括接続されたそれぞれ等しい抵抗値を有する複数個の
抵抗回路と、この各抵抗回路の一括接続点の電圧がベー
スに印加されると共にエミッタに所定の抵抗回路が接続
され、前記入力用トランジスタとは極性が異なる出力用
トランジスタと、この出力用トランジスタのコレクタＫ
−次側トランジスタが接続され二次側トランジスタの
コレクタに負荷抵抗回路が接続されたカレントミラー回
路とからなることを特徴とするものである。
このように、演算増ＩＩ器を使用することなく簡易な回
路構成であるので、回路設計が容易であり、安価に実現
することが可能である。
路構成であるので、回路設計が容易であり、安価に実現
することが可能である。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は２人力の演算回路を示しており、Ｑ＋およびＱ
！は各対応して入力電圧ｖＩＮＩ ｅｖｌＸＮ！ が
ペー７に印加されるＰＮＰ 形の入力用トランジスタで
あり、それぞれのコレクタは接地されており、この各コ
レクタとｖｃＣ電源との間にそれぞれ定電流源１が接続
されている。上記入力用トランジスタＱ＋−Ｑｘの各エ
ミッタはそれぞれ同じ抵抗値を有する電圧加算用の抵抗
Ｒを介したのち一括接続されており、この一括棲続点（
ノードＮ）はＮＰＮ 形の出力用トランジスタＱム の
ベースに接続されている。このトランジスタＱＡのエミ
ッタは平均電圧生成用の抵抗Ｒム を介して接地されて
おり、コレクタはカレントミラー回路２の一次側トラン
ジスタＱｅ１を介してｖｅｅ電源に接続されている。こ
のカレントミラー回路２は、それぞれＰＮＰ 形のトラ
ンジスタＱｅｌ ＊ ９６ｇのエミッタがＶＣＣ電源に
接続され、ベース相互が接続され、−次側のトランジス
タＱｅ、のベースψコレクタ相互が接続されてなり、二
次側のトランジスタＱ、のコレクタが負荷抵抗ＲＢ
を介して接地されており、このコレクタが演算出力端３
となっている。
！は各対応して入力電圧ｖＩＮＩ ｅｖｌＸＮ！ が
ペー７に印加されるＰＮＰ 形の入力用トランジスタで
あり、それぞれのコレクタは接地されており、この各コ
レクタとｖｃＣ電源との間にそれぞれ定電流源１が接続
されている。上記入力用トランジスタＱ＋−Ｑｘの各エ
ミッタはそれぞれ同じ抵抗値を有する電圧加算用の抵抗
Ｒを介したのち一括接続されており、この一括棲続点（
ノードＮ）はＮＰＮ 形の出力用トランジスタＱム の
ベースに接続されている。このトランジスタＱＡのエミ
ッタは平均電圧生成用の抵抗Ｒム を介して接地されて
おり、コレクタはカレントミラー回路２の一次側トラン
ジスタＱｅ１を介してｖｅｅ電源に接続されている。こ
のカレントミラー回路２は、それぞれＰＮＰ 形のトラ
ンジスタＱｅｌ ＊ ９６ｇのエミッタがＶＣＣ電源に
接続され、ベース相互が接続され、−次側のトランジス
タＱｅ、のベースψコレクタ相互が接続されてなり、二
次側のトランジスタＱ、のコレクタが負荷抵抗ＲＢ
を介して接地されており、このコレクタが演算出力端３
となっている。
次に、上記２人力演算回路の動作を説明する。
入力用トランジスタＱＩ Ｋ接続された抵抗ＲＧＣ流れ
る電流を−１１．入力用トランジスタＱｔに接続された
抵抗Ｒに流れる電流をＩｔ で表わし、出力用トランジ
スタＱム のベース電流を無視すると、ノードＮに流れ
込む電流の総和は零であり、 ェ、＋Ｉ、＝Ｏ・旧・・（１） が成り立つ。また、入力用トランジスタＱｊ 。
る電流を−１１．入力用トランジスタＱｔに接続された
抵抗Ｒに流れる電流をＩｔ で表わし、出力用トランジ
スタＱム のベース電流を無視すると、ノードＮに流れ
込む電流の総和は零であり、 ェ、＋Ｉ、＝Ｏ・旧・・（１） が成り立つ。また、入力用トランジスタＱｊ 。
Ｑ、のベースエミッタ間電圧をＶｓｇ 、上記ノードＮ
の電圧をＶｗ で表わすと、 ■、＝（ｖ＊−Ｖｔ＊ｔ＋Ｖｍｍ）／Ｒ”・・”（２）
Ｉｔ ＝（ｖＮ−■、、、 ＋ Ｖｍｍ ）／Ｒ−・−
・・−（３）が成り立つ。上式（１）〜（３）から （Ｖ＋−Ｖｌ、ｌ、 ＋Ｖ’０ ）＋（ＶＮ−ＷＩＮ！
−４−Ｖｅｘ ） ＝ ０が求まる。つまり、ノードＮ
の電圧ＶＮ は、全ての入力電圧ＶＩＨＩ ＊ｖｌＮ
１の平均値とＶｍｍとの和である。
の電圧をＶｗ で表わすと、 ■、＝（ｖ＊−Ｖｔ＊ｔ＋Ｖｍｍ）／Ｒ”・・”（２）
Ｉｔ ＝（ｖＮ−■、、、 ＋ Ｖｍｍ ）／Ｒ−・−
・・−（３）が成り立つ。上式（１）〜（３）から （Ｖ＋−Ｖｌ、ｌ、 ＋Ｖ’０ ）＋（ＶＮ−ＷＩＮ！
−４−Ｖｅｘ ） ＝ ０が求まる。つまり、ノードＮ
の電圧ＶＮ は、全ての入力電圧ＶＩＨＩ ＊ｖｌＮ
１の平均値とＶｍｍとの和である。
一方、出力用トランジスタＱム のエミッタに現われる
電圧ＶＡ は上記Ｖｌ？ よりトランジスタＱＡ
のベースエミッタ間電圧ＶＢＦＩだけ低くなるので、 の如く入力電圧ｖＸＮＩ とＶＩＮｔ との平均電
圧となる。上記トランジスタＱＡ およびカレントミ
ラー回路２の一次側トランジスタＱ０に流れる電流ＩＡ
は であり、カレントミラー回路２の二次側トランジスタＱ
ｅｔおよび負荷抵抗Ｒｍ には上記Ｉム に等しい電
、流が流れるので、出力端３に現われる電圧ｖｏｕｙ
は となる。ここで、 Ｒ１＋ ＝ ２ ＲＡ ・・・・・・
（８）に設定しておけば、出力端３の電圧ｙｏｕｒ
はＶＯＵ？ ＝ ＴＩＮ Ｉ＋ Ｖｔ５ｘ
・・・”・（９）の如く入力電圧”ｆＮ
ｌ ５ｖｌＮ！の加算出力が得られる。また、ＲＢ
とＲＡ との関係を任意に設定することにより、出力
電圧７００丁 として上記加算出力の大きさに任意の係
数が掛けられた大きさが得られる。
電圧ＶＡ は上記Ｖｌ？ よりトランジスタＱＡ
のベースエミッタ間電圧ＶＢＦＩだけ低くなるので、 の如く入力電圧ｖＸＮＩ とＶＩＮｔ との平均電
圧となる。上記トランジスタＱＡ およびカレントミ
ラー回路２の一次側トランジスタＱ０に流れる電流ＩＡ
は であり、カレントミラー回路２の二次側トランジスタＱ
ｅｔおよび負荷抵抗Ｒｍ には上記Ｉム に等しい電
、流が流れるので、出力端３に現われる電圧ｖｏｕｙ
は となる。ここで、 Ｒ１＋ ＝ ２ ＲＡ ・・・・・・
（８）に設定しておけば、出力端３の電圧ｙｏｕｒ
はＶＯＵ？ ＝ ＴＩＮ Ｉ＋ Ｖｔ５ｘ
・・・”・（９）の如く入力電圧”ｆＮ
ｌ ５ｖｌＮ！の加算出力が得られる。また、ＲＢ
とＲＡ との関係を任意に設定することにより、出力
電圧７００丁 として上記加算出力の大きさに任意の係
数が掛けられた大きさが得られる。
即ち、上記加算回路によれば、使用回路素子数が少なく
、回路構成が簡易であるので安価に実現でき、しかも抵
抗比により出力電圧を決めることができるので従来例の
ように演算増幅器を用いる場合に比べて回路設計が容易
である。
、回路構成が簡易であるので安価に実現でき、しかも抵
抗比により出力電圧を決めることができるので従来例の
ように演算増幅器を用いる場合に比べて回路設計が容易
である。
また、入力用トランジスタＱｒ 、Ｑｔ と出力用ト
ランジスタＱム との素子形状を合わせてそれぞれの温
度特性をほぼ等しく設定しておくことによって、出力用
トランジスタＱム のエミッタには上記入出力トランジ
スタの温度特性が打ち消された電圧Ｖｈ が現われる
ので、出力電圧ｖｏＵｉ の温度変化が極めて少ない
。
ランジスタＱム との素子形状を合わせてそれぞれの温
度特性をほぼ等しく設定しておくことによって、出力用
トランジスタＱム のエミッタには上記入出力トランジ
スタの温度特性が打ち消された電圧Ｖｈ が現われる
ので、出力電圧ｖｏＵｉ の温度変化が極めて少ない
。
上記実施例は２人力の演算回路を示したが、さらに多数
の入力の演算回路を構成するためには、前記入力用トラ
ンジスタとそのエミッタ側の定電流源、電圧加算用抵抗
の一組を入力数に応じて増やすだけで簡単に実現可能で
ある。即ち、第２図に示すように入力電圧ＶＩＮＩ ｓ
ｖＩＮ宜ｅ・・・ＶＩＮｌｌ に対応して入力用ト
ランジスタＱＩ ｅＱｔｍ・・・喝 を設け、この各ト
ランジスタそれぞれのエミッタとＶｃｅ電源との間にそ
れぞれ定電流源Ｉを設け、上記各トランジスタのエミッ
タそれぞれを電圧加算用の抵抗Ｒを介して一括接続して
出力用トランジスタＱＡ のベースに接続すればよい
。なお、上記第２図において、２゜ＲＡ、Ｒ１はそれぞ
れ前述したと同様のカレントミラー回路、平均電圧生成
用の抵抗、負荷抵抗である。
の入力の演算回路を構成するためには、前記入力用トラ
ンジスタとそのエミッタ側の定電流源、電圧加算用抵抗
の一組を入力数に応じて増やすだけで簡単に実現可能で
ある。即ち、第２図に示すように入力電圧ＶＩＮＩ ｓ
ｖＩＮ宜ｅ・・・ＶＩＮｌｌ に対応して入力用ト
ランジスタＱＩ ｅＱｔｍ・・・喝 を設け、この各ト
ランジスタそれぞれのエミッタとＶｃｅ電源との間にそ
れぞれ定電流源Ｉを設け、上記各トランジスタのエミッ
タそれぞれを電圧加算用の抵抗Ｒを介して一括接続して
出力用トランジスタＱＡ のベースに接続すればよい
。なお、上記第２図において、２゜ＲＡ、Ｒ１はそれぞ
れ前述したと同様のカレントミラー回路、平均電圧生成
用の抵抗、負荷抵抗である。
上記ｎ個の入力用の演算回路の動作を前記実施例と同様
の要領で数式で表わすと、次の通りである。
の要領で数式で表わすと、次の通りである。
、°、 、５．ｆｉ （ＶＮ −ＶＫｓＬ−）−Ｖｉａ
） ＝Ｑここで、 Ｒ１＝ ｎＲＡ に設定しておけば、 の如く、全【の入力電圧ｖＩＮＩ ＃・・・ｖ！Ｎｎの
加算出力がｉられる。また、Ｒ人 とＲ＋ との関
係を適当に設定することによって、上記加算出力に適当
な係数が掛けられた大きさの出力゛１圧が得られる。
） ＝Ｑここで、 Ｒ１＝ ｎＲＡ に設定しておけば、 の如く、全【の入力電圧ｖＩＮＩ ＃・・・ｖ！Ｎｎの
加算出力がｉられる。また、Ｒ人 とＲ＋ との関
係を適当に設定することによって、上記加算出力に適当
な係数が掛けられた大きさの出力゛１圧が得られる。
なお、本発明は上記実施例に限られることなく、上記実
施例の各トランジスタの極性を入れ替える（ ＰＮＰ
形−ＮＰＮ 形）と共に電源電位の高低関係を入れ替え
るように変更してもよい。
施例の各トランジスタの極性を入れ替える（ ＰＮＰ
形−ＮＰＮ 形）と共に電源電位の高低関係を入れ替え
るように変更してもよい。
上述したように本発明のアナログ演算回路によれば、演
算増幅器を使用することなく、簡易な回路構成であるの
で、多入力の場合でも回路設計が容易であって安価に実
現でき、しかも入力用トランジスタと出力用トランジス
タとの温度特性を揃えておくことによって温度特性を良
くすることができる。
算増幅器を使用することなく、簡易な回路構成であるの
で、多入力の場合でも回路設計が容易であって安価に実
現でき、しかも入力用トランジスタと出力用トランジス
タとの温度特性を揃えておくことによって温度特性を良
くすることができる。
第１図は本発明のアナログ演算回路の一実施例を示す回
路図、第２図は同じく他の実施例を示す回路図、第３図
は従来のアナログ加算回路を示す回路図である。 Ｑ、〜Ｑｎ・・・入力用トランジスタ、Ｑ人・・・出力
用トランジスタ、Ｒ，Ｒム、 Ｒｓ・・・抵抗、１・・
・定電流源、２・・・カレントミラー回路。
路図、第２図は同じく他の実施例を示す回路図、第３図
は従来のアナログ加算回路を示す回路図である。 Ｑ、〜Ｑｎ・・・入力用トランジスタ、Ｑ人・・・出力
用トランジスタ、Ｒ，Ｒム、 Ｒｓ・・・抵抗、１・・
・定電流源、２・・・カレントミラー回路。
Claims (2)
- （１）それぞれ演算入力電圧がベースに印加される複数
個の入力用トランジスタと、この各トランジスタのエミ
ッタにそれぞれ対応して接続される複数個の定電流源と
、上記各トランジスタのエミッタにそれぞれ対応して各
一端が接続され各他端が一括接続されたそれぞれ等しい
抵抗値を有する複数個の抵抗回路と、この各抵抗回路の
一括接続点の電圧がベースに印加されると共にエミッタ
に所定の抵抗回路が接続され前記入力用トランジスタと
は極性が異なる出力用トランジスタと、この出力用トラ
ンジスタのコレクタに一次側トランジスタが接続され、
二次側トランジスタのコレクタに負荷抵抗回路が接続さ
れたカレントミラー回路とを具備してなることを特徴と
するアナログ演算回路。 - （２）前記負荷抵抗回路は、前記出力用トランジスタの
エミッタ側の抵抗回路の抵抗値を前記入力用トランジス
タの個数倍した抵抗値を有してなり、加算回路を形成す
ることを特徴とする前記特許請求の範囲第１項記載のア
ナログ演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27373984A JPS61153778A (ja) | 1984-12-27 | 1984-12-27 | アナログ演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27373984A JPS61153778A (ja) | 1984-12-27 | 1984-12-27 | アナログ演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61153778A true JPS61153778A (ja) | 1986-07-12 |
Family
ID=17531890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27373984A Pending JPS61153778A (ja) | 1984-12-27 | 1984-12-27 | アナログ演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61153778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181432A (ja) * | 1992-09-04 | 1994-06-28 | Nec Corp | 電圧制御発振器制御回路 |
| WO2008140357A1 (ru) * | 2007-05-10 | 2008-11-20 | Victor Victorovich Olexenko | Универсальный мостовой инвертирующий сумматор |
-
1984
- 1984-12-27 JP JP27373984A patent/JPS61153778A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181432A (ja) * | 1992-09-04 | 1994-06-28 | Nec Corp | 電圧制御発振器制御回路 |
| WO2008140357A1 (ru) * | 2007-05-10 | 2008-11-20 | Victor Victorovich Olexenko | Универсальный мостовой инвертирующий сумматор |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH0152783B2 (ja) | ||
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0561994A (ja) | 指数関数回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS61153778A (ja) | アナログ演算回路 | |
| US6891437B2 (en) | Current amplifier structure | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0145766B2 (ja) | ||
| JPH05299947A (ja) | 差動増幅器 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS6133006A (ja) | Ａｇｃ回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS59127412A (ja) | 対数圧縮増幅回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPH01128603A (ja) | カレントミラー回路 | |
| JPS5957508A (ja) | 可変電流増幅回路 | |
| JPH02199517A (ja) | 定電圧回路 | |
| JPS62214728A (ja) | Ｄ／ａ変換器 | |
| JPH03259310A (ja) | 電圧比較器 |