JP2002520937A - 温度補償機能を備えた変換器回路ならびに可変利得増幅器 - Google Patents
温度補償機能を備えた変換器回路ならびに可変利得増幅器Info
- Publication number
- JP2002520937A JP2002520937A JP2000559632A JP2000559632A JP2002520937A JP 2002520937 A JP2002520937 A JP 2002520937A JP 2000559632 A JP2000559632 A JP 2000559632A JP 2000559632 A JP2000559632 A JP 2000559632A JP 2002520937 A JP2002520937 A JP 2002520937A
- Authority
- JP
- Japan
- Prior art keywords
- input
- differential
- current
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 温度補償機能を備えながらも構成を単純化しサイズを小さくしたシングルエンド電圧を差動出力に変換する変換器回路を提供するを目的とする。
【解決手段】 電圧変換乗算器回路は、シングルデンド入力電圧Vgainを差動出力電圧Voutに変換し、差動入力セル(120)と差動出力セル(130)を含み、各セルとも対応する制御電流(140,150)によりバイアスがかけられており、制御回路は入力端子(110)に接続された抵抗Rinをもつ入力装置(R10)と、入力電圧を(Vref - Vin)/RIに等しい入力電流dIに変換するために基準電圧Vrefに等しい入力装置(R10)の１端電圧を維持するように差動入力セルを制御する差動増幅器(A2)とを備えている。電流ミラー(160)により、入力電流は差動入力セル(120)により分割され、電流分割は差動出力セル(130)に反映される。差動出力セル(130)の各分岐部(134,133)に抵抗Routを備えた出力装置(R14,R15)は、差動出力電流を差動出力電圧Voutに変換する。ただし、Vout = Vin(Rout/Rin)(Icout/Icin)であり、IcoutとIcinはそれぞれ差動入出力セルに加えられた制御電流である。温度補償電圧は、Icinが定電流でIcoutが温度補償電流の場合に、達成される。変換器回路を備えた温度補償可変利得増幅器も開示されている。
Description
【０００１】
本発明はシングルエンド電圧を差動出力に変換する変換器回路に関する。具体
的には、本発明は、温度補償機能を備えながらもこのような変換回路の構成を単
純化しサイズを小さくすることに関する。本発明はさらにこうした変換器回路を
備えた可変利得増幅器（VGA）に関する。
的には、本発明は、温度補償機能を備えながらもこのような変換回路の構成を単
純化しサイズを小さくすることに関する。本発明はさらにこうした変換器回路を
備えた可変利得増幅器（VGA）に関する。
【０００２】
通信分野では、入力制御電圧に指数関数的に比例するような可変利得が求めら
れる場合が多い。dBスケール単位レベルでは利得曲線は直線なので、通常「dB直
線形」と呼ばれる。dB直線形可変利得が必要となる例として、セルラー電話の送
受信器がある。VGAは送信器の自動利得制御ループで使用されセルラー電話から
送信された信号の電力を調整する。VGAは受信器でも使用され、受信したRF信号
の入力電力にはバラツキがあるが、受信器の中間周波数（IF）と各信号分割段の
信号電力を調整する。
れる場合が多い。dBスケール単位レベルでは利得曲線は直線なので、通常「dB直
線形」と呼ばれる。dB直線形可変利得が必要となる例として、セルラー電話の送
受信器がある。VGAは送信器の自動利得制御ループで使用されセルラー電話から
送信された信号の電力を調整する。VGAは受信器でも使用され、受信したRF信号
の入力電力にはバラツキがあるが、受信器の中間周波数（IF）と各信号分割段の
信号電力を調整する。
【０００３】 大半のVGAは、バイポーラトランジスタの指数特性を利用することで、どうに
かこうにか、上記の望ましいdB線形動作を実行している。周知の技術は、バイポ
ーラトランジスタの差動対のコレクタ電流の比率が指数関数的であることに基づ
いている。図１は、バイポーラトランジスタQ1とQ2の差動対を示す。ここでは、
共通エミッタが電流源5からの終端電流Itailによりバイアスがかけられており両
トランジスタのベースは差動入力端子1と2での差動入力電圧vin+とvin-により制
御されている。出力端3と4のコレクタ電流iout+とiout-と入力電圧vin+とvin-の
間の関係は以下のように記載できる。
かこうにか、上記の望ましいdB線形動作を実行している。周知の技術は、バイポ
ーラトランジスタの差動対のコレクタ電流の比率が指数関数的であることに基づ
いている。図１は、バイポーラトランジスタQ1とQ2の差動対を示す。ここでは、
共通エミッタが電流源5からの終端電流Itailによりバイアスがかけられており両
トランジスタのベースは差動入力端子1と2での差動入力電圧vin+とvin-により制
御されている。出力端3と4のコレクタ電流iout+とiout-と入力電圧vin+とvin-の
間の関係は以下のように記載できる。
【０００４】
【数１】 ただしqは電子の素電荷で、kはボルツマン定数で、Tは絶対温度を表す。dB線形
動作を示すのがコレクタ両電流の比率なので、バイポーラトランジスタ差動対は
、利得を設定するために電流比率に依存する広範な可変利得回路に使用可能であ
る。こうした回路の従来より広く使用されている例として、変換線形ギルバート
乗算器セル（translinear Gilbert multiplier cell）がある。これは、B.Gilbe
rt「アナログIC設計、電流方式研究（Analog IC Design, the Current Mode App
roach）」第２章、Peter Peregrinus Ltd （U.K. 1990）に特に明確に示されて
いる。
動作を示すのがコレクタ両電流の比率なので、バイポーラトランジスタ差動対は
、利得を設定するために電流比率に依存する広範な可変利得回路に使用可能であ
る。こうした回路の従来より広く使用されている例として、変換線形ギルバート
乗算器セル（translinear Gilbert multiplier cell）がある。これは、B.Gilbe
rt「アナログIC設計、電流方式研究（Analog IC Design, the Current Mode App
roach）」第２章、Peter Peregrinus Ltd （U.K. 1990）に特に明確に示されて
いる。
【０００５】 式（１）は回路の指数特性を明瞭に示している。この式はさらに他の重要な点
も示している。右側の引数の分母に絶対温度Tがあるのは、差動入力電圧の関数
だけでなく動差温度の関数でもあることを示している。この温度の効果はきわめ
て重要である。というのは、通常は回路は230°Kと380°Kの間の温度範囲で動作
することが求められているからである。式（１）の温度感度に対する数学的な解
は比較的単純である。差動入力電圧に絶対温度に比例する因数を掛ければ、分母
の絶対温度Tは消える。言い換えれば、 f(T) = cT …（２） の場合（ただし、cは任意の定数である）、差動入力電圧をf(T)に掛ければ、式
（１）は以下のようになる。
も示している。右側の引数の分母に絶対温度Tがあるのは、差動入力電圧の関数
だけでなく動差温度の関数でもあることを示している。この温度の効果はきわめ
て重要である。というのは、通常は回路は230°Kと380°Kの間の温度範囲で動作
することが求められているからである。式（１）の温度感度に対する数学的な解
は比較的単純である。差動入力電圧に絶対温度に比例する因数を掛ければ、分母
の絶対温度Tは消える。言い換えれば、 f(T) = cT …（２） の場合（ただし、cは任意の定数である）、差動入力電圧をf(T)に掛ければ、式
（１）は以下のようになる。
【０００６】
【数２】 式（３）の右側項は、定数を除けば、入力電圧のみに依存しており、温度とは
無関係である。
無関係である。
【０００７】 実回路で式（３）の温度消去原理を実現するこれまでの方式は図２Aと図２Bに
示されている。図２Bは、２つの電流IconstとIptatの比率に等しい因数を入来す
る制御信号に掛け合わせるギルバート乗算器を表す。電流「Iconst」が温度全体
にわたって一定で「Iptat」が絶対温度T（PTAT）に比例している場合、この比率
は温度の望ましい線形関数となる。
示されている。図２Bは、２つの電流IconstとIptatの比率に等しい因数を入来す
る制御信号に掛け合わせるギルバート乗算器を表す。電流「Iconst」が温度全体
にわたって一定で「Iptat」が絶対温度T（PTAT）に比例している場合、この比率
は温度の望ましい線形関数となる。
【０００８】
【数３】 残念ながら、図２Bのこれまでの乗算器は入力端子12と13で差動電流（I0+dl,I
0-dl）を受け取るだけであるが、大半の可変利得増幅器で必要な制御入力はシン
グルエンド電圧である。こうした違いがあるので、図２Aに示す回路構成が追加
されている。図２Aは、シングルエンド入力と差動出力をもつ従来の電圧対電流
変換器の概略図である。図２Aの回路は、Gurkanawal Singh Sahota, Charles Ja
mes Persicoによる「CDMAワイヤレス分野の高ダイナミックレンジ可変利得増幅
器（High Dynamic Range Variable-Gain Amplifier for CDMA Wireless Applica
tions）」ISSCC議事録（U.S.A 1997）に記載されている。図２Aの回路の動作を
理解するために、増幅器A1が、正入力端子の電圧が負入力端子の基準電圧Vrefに
等しくなるのに十分な利得を備えていると仮定とする。この場合、入力抵抗器R1
の右側端子の電圧がVrefとなっている。抵抗器R1の他方の端子は利得制御電圧Vg
ainを受け取る入力端子9に接続されているので、抵抗器R1上でVref - Vgainの電
圧降下が発生する。このため、電流dlが回路から取り出される。この電流dlはト
ランジスタQ3により定バイアス電流I0と共に、供給される。したがって、トラン
ジスタQ3のコレクタの総電流はI0 + dIとなる。
0-dl）を受け取るだけであるが、大半の可変利得増幅器で必要な制御入力はシン
グルエンド電圧である。こうした違いがあるので、図２Aに示す回路構成が追加
されている。図２Aは、シングルエンド入力と差動出力をもつ従来の電圧対電流
変換器の概略図である。図２Aの回路は、Gurkanawal Singh Sahota, Charles Ja
mes Persicoによる「CDMAワイヤレス分野の高ダイナミックレンジ可変利得増幅
器（High Dynamic Range Variable-Gain Amplifier for CDMA Wireless Applica
tions）」ISSCC議事録（U.S.A 1997）に記載されている。図２Aの回路の動作を
理解するために、増幅器A1が、正入力端子の電圧が負入力端子の基準電圧Vrefに
等しくなるのに十分な利得を備えていると仮定とする。この場合、入力抵抗器R1
の右側端子の電圧がVrefとなっている。抵抗器R1の他方の端子は利得制御電圧Vg
ainを受け取る入力端子9に接続されているので、抵抗器R1上でVref - Vgainの電
圧降下が発生する。このため、電流dlが回路から取り出される。この電流dlはト
ランジスタQ3により定バイアス電流I0と共に、供給される。したがって、トラン
ジスタQ3のコレクタの総電流はI0 + dIとなる。
【０００９】 増幅器A1の正入力端子の電圧が基準電圧Vrefから不本意にもそれる場合、トラ
ンジスタQ1, Q2およびQ3が形成する帰還ループにより、増幅器A1の正入力端子の
電圧が基準電圧Vrefに較正されるまでトランジスタQ3のコレクタ電流が調整され
る。トランジスタQ3とQ4のベースおよびエミッタ端子が並列に接続されているの
で、トランジスタQ4のコレクタ電流がトランジスタQ3の電流に追従することにな
る。したがって、I0+dIの電流が電圧対電流変換器の第１出力端子10から流れ出
ることになる。
ンジスタQ1, Q2およびQ3が形成する帰還ループにより、増幅器A1の正入力端子の
電圧が基準電圧Vrefに較正されるまでトランジスタQ3のコレクタ電流が調整され
る。トランジスタQ3とQ4のベースおよびエミッタ端子が並列に接続されているの
で、トランジスタQ4のコレクタ電流がトランジスタQ3の電流に追従することにな
る。したがって、I0+dIの電流が電圧対電流変換器の第１出力端子10から流れ出
ることになる。
【００１０】 さらに、トランジスタQ5がトランジスタQ3のコレクタ電流をコピーする。しか
し、この場合、電流I0+dIはトランジスタQ6/Q7が形成する電流ミラー回路を介し
て、定バイアス電流2I0から引かれる。第２の出力端子11の結果は、I0 - dIに相
当する電流となる。図２Aの回路の総差動出力電流は（（I0+dI - (I0 - dI)）す
なわち2dlであり、図２Bのギルバート乗算器を直接駆動するのに使用可能である
。
し、この場合、電流I0+dIはトランジスタQ6/Q7が形成する電流ミラー回路を介し
て、定バイアス電流2I0から引かれる。第２の出力端子11の結果は、I0 - dIに相
当する電流となる。図２Aの回路の総差動出力電流は（（I0+dI - (I0 - dI)）す
なわち2dlであり、図２Bのギルバート乗算器を直接駆動するのに使用可能である
。
【００１１】
図２Aの電圧対電流変換器をより詳細にみると、欠点がいくつか明らかになる
。欠点の大半は回路の精度に関連するものである。第１に、トランジスタQ2,Q3,
Q4およびQ5のコレクタの電圧はすべて異なっているので、各トランジスタのコレ
クタ電流の差は小さいが確実に発生する。そのため、可変利得増幅器の総利得設
定に誤差が発生する。同様に、デバイスQ2ないしQ5の任意のデバイスの間で無作
為に発生する集積回路プロセスに関連する不一致は精度に悪影響を及ぼす。第２
の欠点は、トランジスタQ5から到来する電流は最初にトランジスタQ6とQ7により
反映されるが、トランジスタQ4からの電流は電流ミラーにより反映されることな
く出力端子10に直接流れることから発生する。トランジスタQ6とQ7の間で無作為
に発生する不一致により全体の性能が劣化するが、さらに、２つの電流ミラート
ランジスタQ6とQ7のコレクタ電圧は同一ではないので、全体的なエラーが追加さ
れることになる。最後の、より全体的な欠点は回路の複雑な構成に関連する。図
２Aと図２Bの２つの概略図を組み合わせると、通常は、VGAのチップの面積のか
なりの部分を占めるブロックとなる。
。欠点の大半は回路の精度に関連するものである。第１に、トランジスタQ2,Q3,
Q4およびQ5のコレクタの電圧はすべて異なっているので、各トランジスタのコレ
クタ電流の差は小さいが確実に発生する。そのため、可変利得増幅器の総利得設
定に誤差が発生する。同様に、デバイスQ2ないしQ5の任意のデバイスの間で無作
為に発生する集積回路プロセスに関連する不一致は精度に悪影響を及ぼす。第２
の欠点は、トランジスタQ5から到来する電流は最初にトランジスタQ6とQ7により
反映されるが、トランジスタQ4からの電流は電流ミラーにより反映されることな
く出力端子10に直接流れることから発生する。トランジスタQ6とQ7の間で無作為
に発生する不一致により全体の性能が劣化するが、さらに、２つの電流ミラート
ランジスタQ6とQ7のコレクタ電圧は同一ではないので、全体的なエラーが追加さ
れることになる。最後の、より全体的な欠点は回路の複雑な構成に関連する。図
２Aと図２Bの２つの概略図を組み合わせると、通常は、VGAのチップの面積のか
なりの部分を占めるブロックとなる。
【００１２】
一般的に、本発明の１態様によると、電圧変換乗算器回路は、差動入力セルと
差動出力セルが一対のように構成されている乗算器回路を含む。各差動セルは、
反転入力端子と、非反転入力端子と、反転出力端子と、非反転出力端子と、制御
電流端子とを含む。入力端子は入力電圧Vgainを受け取り、制御回路は基準電Vre
fを受け取り、この入力電圧を、基準電圧Vrefと入力電圧Vinの差に比例する入力
電流dlに変換し、この入力電流を等分に分割し、分割した入力電流を差動入力セ
ルの反転および非反転出力端子に加えて、差動出力セルの反転および非反転出力
端子ではdI（Icout/Icin）に比例する差動出力電流Ioutが出力される。ここでIc
outは差動出力セルの制御電流端子に加えられた制御電流であり、Icinは差動入
力セルの制御電流端子に加えられた制御電流である。
差動出力セルが一対のように構成されている乗算器回路を含む。各差動セルは、
反転入力端子と、非反転入力端子と、反転出力端子と、非反転出力端子と、制御
電流端子とを含む。入力端子は入力電圧Vgainを受け取り、制御回路は基準電Vre
fを受け取り、この入力電圧を、基準電圧Vrefと入力電圧Vinの差に比例する入力
電流dlに変換し、この入力電流を等分に分割し、分割した入力電流を差動入力セ
ルの反転および非反転出力端子に加えて、差動出力セルの反転および非反転出力
端子ではdI（Icout/Icin）に比例する差動出力電流Ioutが出力される。ここでIc
outは差動出力セルの制御電流端子に加えられた制御電流であり、Icinは差動入
力セルの制御電流端子に加えられた制御電流である。
【００１３】 図２の周知の構成におけるようにシングルエンド入力電圧を乗算器回路の入力
セルに加えられる差動出力電流に最初に変換する変わりに、本発明による回路は
乗算器回路の入力セルを制御して、シングルエンド入力電圧を入力電流に変換し
、入力電流は分割されて、出力セルに反映される第１セルの差動電流を供給する
。この技術により従来の回路と比較して部品の数が減ると共に回路の精度が向上
することになる。
セルに加えられる差動出力電流に最初に変換する変わりに、本発明による回路は
乗算器回路の入力セルを制御して、シングルエンド入力電圧を入力電流に変換し
、入力電流は分割されて、出力セルに反映される第１セルの差動電流を供給する
。この技術により従来の回路と比較して部品の数が減ると共に回路の精度が向上
することになる。
【００１４】 本発明の他の態様によると、制御回路は、入力端子に接続された抵抗Rinを備
えた入力装置と、基準電圧Vrefに等しい入力装置の１端の電圧を維持するように
差動入力セルを制御する差動増幅器を備えており、入力電圧を（Vref - Vin）/R
inに等しい入力電流dIに変換する。
えた入力装置と、基準電圧Vrefに等しい入力装置の１端の電圧を維持するように
差動入力セルを制御する差動増幅器を備えており、入力電圧を（Vref - Vin）/R
inに等しい入力電流dIに変換する。
【００１５】 本発明の他の態様によると、制御回路は、差動入力セルの反転出力端子と共に
、入力電流dIを供給する入力端子を備えた電流ミラーを備えている。差動セルの
電流ミラー入力端子と反転出力端子それぞれが、入力電流dIの一部、好ましくは
、半分を供給する。電流ミラーは入力電流dIの一部だけしか反映しないので、電
流ミラートランジスタの製造時におけるプロセスのバラツキによる誤差は、電流
ミラーが入力電流全体を反映する従来の回路と比較して、かなり減少する。
、入力電流dIを供給する入力端子を備えた電流ミラーを備えている。差動セルの
電流ミラー入力端子と反転出力端子それぞれが、入力電流dIの一部、好ましくは
、半分を供給する。電流ミラーは入力電流dIの一部だけしか反映しないので、電
流ミラートランジスタの製造時におけるプロセスのバラツキによる誤差は、電流
ミラーが入力電流全体を反映する従来の回路と比較して、かなり減少する。
【００１６】 本発明のさらに他の態様によると、１対の出力装置が、前記差動出力セルの反
転および非反転出力端子のそれぞれに接続されており、差動出力電流を差動出力
電圧に変換する。１対の出力装置それぞれには抵抗Routを備えており、差動出力
電圧は少なくともほぼ(Icout/Icin)(Rout/Rin)(Vref - Vin)に等しくなる。
転および非反転出力端子のそれぞれに接続されており、差動出力電流を差動出力
電圧に変換する。１対の出力装置それぞれには抵抗Routを備えており、差動出力
電圧は少なくともほぼ(Icout/Icin)(Rout/Rin)(Vref - Vin)に等しくなる。
【００１７】 本発明のさらに他の態様によると、電流ミラーを形成するバイポーラトランジ
スタのコレクタ電圧を等しくすることで従来の回路と比べてさらにエラーが減少
する。これは、実施例による第２の差動増幅器により単純に実施される。
スタのコレクタ電圧を等しくすることで従来の回路と比べてさらにエラーが減少
する。これは、実施例による第２の差動増幅器により単純に実施される。
【００１８】 本発明のさらに他の態様によると、温度補償は、定電流をもつ差動入力セルと
温度補償電流をもつ差動出力セルをバイアスすることで達成される。
温度補償電流をもつ差動出力セルをバイアスすることで達成される。
【００１９】 本発明の他の態様によると、共通モード制御回路が差動増幅器の共通モード電
流を制御する。
流を制御する。
【００２０】 本発明のさらに他の態様によると、VGAはこうした電圧変換乗算器変換器回路
を備えているので、単純化VGAが備えられることになる。この単純化VGAはシング
ルエンド利得制御電圧を受け取り、利得制御電圧とdB線形関係を維持する温度補
償電流を出力する。
を備えているので、単純化VGAが備えられることになる。この単純化VGAはシング
ルエンド利得制御電圧を受け取り、利得制御電圧とdB線形関係を維持する温度補
償電流を出力する。
【００２１】 本発明の上記および他の目的、特色および利点は以下に示す詳細な説明および
図面を参照すると明らかになるであろう。
図面を参照すると明らかになるであろう。
【００２２】
図３は、本発明の第１の実施の形態による改良型電圧変換乗算器回路100を示す
。この回路はシングルエンド利得制御入力電圧Vgainを温度補償差動出力電圧Vou
tpおよびVoutmに変換する。図１の差動対（トランジスタQ1とQ2）の入力端子1と
2を駆動するように使用されると、差動出力電圧は、温度から独立した、利得制
御電圧Vgain（dB線形）に指数関数的に比例している差動対Q1とQ2のコレクタ電
流比となる。
。この回路はシングルエンド利得制御入力電圧Vgainを温度補償差動出力電圧Vou
tpおよびVoutmに変換する。図１の差動対（トランジスタQ1とQ2）の入力端子1と
2を駆動するように使用されると、差動出力電圧は、温度から独立した、利得制
御電圧Vgain（dB線形）に指数関数的に比例している差動対Q1とQ2のコレクタ電
流比となる。
【００２３】 回路100には、差動入力トランジスタQ19とQ20を備えた差動入力セル120と、差
動出力トランジスタQ21とQ22を備えた差動出力セル130とを有する乗算器セルが
備えられている。各差動セルには、反転入力端子121と131および非反転入力端子
122と132、反転出力端子123と133、ならびに非反転出力端子124と134が備えられ
ている。差動セルの出力端子はトランジスタQ19ないしQ22の各コレクタにより形
成されているが、入力端子はトランジスタQ19ないしQ22のベースにより形成され
ている。差動セル120と130は対の構成となるように接続され、反転入力端子121
と131（または代わりにトランジスタQ19とQ22のベース）が接続され、非反転入
力端子122と132（代わりにトランジスタQ20とQ21のベース）が接続されている。
トランジスタQ19とQ20のエミッタは差動入力セルの制御電流端子125で共通に接
続され、出力トランジスタQ21とQ22のエミッタは差動出力セルの制御電流端子13
5で共通に接続される。
動出力トランジスタQ21とQ22を備えた差動出力セル130とを有する乗算器セルが
備えられている。各差動セルには、反転入力端子121と131および非反転入力端子
122と132、反転出力端子123と133、ならびに非反転出力端子124と134が備えられ
ている。差動セルの出力端子はトランジスタQ19ないしQ22の各コレクタにより形
成されているが、入力端子はトランジスタQ19ないしQ22のベースにより形成され
ている。差動セル120と130は対の構成となるように接続され、反転入力端子121
と131（または代わりにトランジスタQ19とQ22のベース）が接続され、非反転入
力端子122と132（代わりにトランジスタQ20とQ21のベース）が接続されている。
トランジスタQ19とQ20のエミッタは差動入力セルの制御電流端子125で共通に接
続され、出力トランジスタQ21とQ22のエミッタは差動出力セルの制御電流端子13
5で共通に接続される。
【００２４】 入力端子110はシングルエンド入力電圧Vgainを受け取る。制御回路は、抵抗値
Rinを有する入力抵抗器R10と、差動増幅器A2と、電流ミラー160とを備えている
。電流ミラー160はバイポーラトランジスタQ16とQ17を備えており、それらのエ
ミッタは第１供給電源Vccに接続され、それらのベースは互いに接続されている
。トランジスタQ17のベースはそのコレクタにも接続されている。差動増幅器A2
は、反転および非反転入力端子と、反転および非反転出力端子を備えている。非
反転入力端子は基準電圧Vrefを受け取るように接続されている。増幅器A2の反転
入力端子は、入力抵抗器R10の１端子に接続され、入力抵抗器の他端は入力端子1
10に接続されている。増幅器A2の非反転出力端子は非反転入力端子122（トラン
ジスタQ20のベース）に接続され、反転出力端子は反転入力端子121（トランジス
タQ19のベース）に接続される。電流ミラートランジスタQ16とQ17のコレクタは
各々差動入力セルの各出力端子123と124に接続されている。
Rinを有する入力抵抗器R10と、差動増幅器A2と、電流ミラー160とを備えている
。電流ミラー160はバイポーラトランジスタQ16とQ17を備えており、それらのエ
ミッタは第１供給電源Vccに接続され、それらのベースは互いに接続されている
。トランジスタQ17のベースはそのコレクタにも接続されている。差動増幅器A2
は、反転および非反転入力端子と、反転および非反転出力端子を備えている。非
反転入力端子は基準電圧Vrefを受け取るように接続されている。増幅器A2の反転
入力端子は、入力抵抗器R10の１端子に接続され、入力抵抗器の他端は入力端子1
10に接続されている。増幅器A2の非反転出力端子は非反転入力端子122（トラン
ジスタQ20のベース）に接続され、反転出力端子は反転入力端子121（トランジス
タQ19のベース）に接続される。電流ミラートランジスタQ16とQ17のコレクタは
各々差動入力セルの各出力端子123と124に接続されている。
【００２５】 電流源140は、電流制御端子125を介して第１バイアス電流Icinによりトランジ
スタQ19とQ20のエミッタにバイアスをかけ、電流源150は、差動出力セルの電流
制御端子135を介して第２バイアス電流Icoutにより出力トランジスタQ21とQ22の
エミッタにバイアスをかける。回路100にはさらに、抵抗器対R14とR15が備えら
れ、それぞれVccと出力セル130の各出力端子134と135の間に接続されている。
スタQ19とQ20のエミッタにバイアスをかけ、電流源150は、差動出力セルの電流
制御端子135を介して第２バイアス電流Icoutにより出力トランジスタQ21とQ22の
エミッタにバイアスをかける。回路100にはさらに、抵抗器対R14とR15が備えら
れ、それぞれVccと出力セル130の各出力端子134と135の間に接続されている。
【００２６】 図３の回路は以下のように動作する。差動増幅器A2は、その反転および非反転
入力端子で電圧の差を零にする。このことは、入力抵抗器R10における増幅器A2
の反転入力端子に接続されている端部（図３の右側）に電圧Vrefが現れることを
意味している。利得制御電圧Vgainが入力端子110に加えられると、電流dIが回路
から流れ出る。dIは（Vref - Vgain）/Rinに等しい。差動入力対Q19とQ20は、電
流源140により供給された定電流Icinによりバイアスがかけられ、増幅器A2の出
力により駆動される。電流dIが分割され、直接に入力差動対Q19とQ20に送られる
。入力端子110を介して出る電流の半分（dI/2）は入力トランジスタQ19により供
給され、残りの半分は、トランジスタQ16とQ17により形成される電流ミラー160
を介して、他の入力トランジスタQ20により供給される。差動入力セルの２つの
分岐部の電流の差、すなわち、入力対Q19とQ20のコレクタ電流の差は、dIである
。というのは電流dI/2はトランジスタQ19とQ20では反対方向に流れるからである
。回路100の電流利得は末端電流IcinとIcoutの比により設定されるので、差動出
力対Q21とQ22のコレクタ電流dIoutの差は、以下のようになる。
入力端子で電圧の差を零にする。このことは、入力抵抗器R10における増幅器A2
の反転入力端子に接続されている端部（図３の右側）に電圧Vrefが現れることを
意味している。利得制御電圧Vgainが入力端子110に加えられると、電流dIが回路
から流れ出る。dIは（Vref - Vgain）/Rinに等しい。差動入力対Q19とQ20は、電
流源140により供給された定電流Icinによりバイアスがかけられ、増幅器A2の出
力により駆動される。電流dIが分割され、直接に入力差動対Q19とQ20に送られる
。入力端子110を介して出る電流の半分（dI/2）は入力トランジスタQ19により供
給され、残りの半分は、トランジスタQ16とQ17により形成される電流ミラー160
を介して、他の入力トランジスタQ20により供給される。差動入力セルの２つの
分岐部の電流の差、すなわち、入力対Q19とQ20のコレクタ電流の差は、dIである
。というのは電流dI/2はトランジスタQ19とQ20では反対方向に流れるからである
。回路100の電流利得は末端電流IcinとIcoutの比により設定されるので、差動出
力対Q21とQ22のコレクタ電流dIoutの差は、以下のようになる。
【００２７】
【数４】 上記の式にdIを代入すると、以下のようになる。
【００２８】
【数５】 出力トランジスタQ21とQ22のコレクタ電流の間の電流差dIoutは、抵抗器R14と
R15を介して出力端子171と172で差動出力電圧VoutpとVoutmを生成する。抵抗器R
14とR15の抵抗値を抵抗値Routに等しく設定すると、出力端子１７１と１７２で
の電圧の差である差動出力電圧Vdoは以下のようになる。
R15を介して出力端子171と172で差動出力電圧VoutpとVoutmを生成する。抵抗器R
14とR15の抵抗値を抵抗値Routに等しく設定すると、出力端子１７１と１７２で
の電圧の差である差動出力電圧Vdoは以下のようになる。
【００２９】
【数６】 温度補償出力が達成されるのは、電流源140が定電流Iconstを供給し電流源150
が温度補償電流Iptatを供給するときである。定電流源140と温度補償源150に適
切な電流源は当技術分野では周知である。IcoutとIcinに置換えると、式（６）
は以下のようになる。
が温度補償電流Iptatを供給するときである。定電流源140と温度補償源150に適
切な電流源は当技術分野では周知である。IcoutとIcinに置換えると、式（６）
は以下のようになる。
【００３０】
【数７】 この式では、比Iptat/Iconstが望ましい温度補償となる。
【００３１】 入力電流dIは図３のトランジスタQ19とQ20に直接送られるので、図２Aの従来
の回路と比較してエラーが発生するメカニズムの数がおおいに減少する。さらに
、乗算器回路内に差動増幅器A2を備えると、電圧対電流変換および電流増倍の２
つの別個の機能が１つの回路に併合される。このため、図２Aと図２Bの周知の構
成と比較して、精度がおおいに改善され、チップのサイズが減少する（部品の数
が減少していることから明らか）。
の回路と比較してエラーが発生するメカニズムの数がおおいに減少する。さらに
、乗算器回路内に差動増幅器A2を備えると、電圧対電流変換および電流増倍の２
つの別個の機能が１つの回路に併合される。このため、図２Aと図２Bの周知の構
成と比較して、精度がおおいに改善され、チップのサイズが減少する（部品の数
が減少していることから明らか）。
【００３２】 図３の回路は完全に誤差がなくなったわけではないが、可能な誤差は図２の従
来技術の回路と比べて減少する。誤差は主に、電流ミラー160のトランジスタQ16
とQ17の製造中に不規則に発生する不一致とこれらのトランジスタのコレクタ電
圧が等しくないという事実に起因している。しかし、図２Aの従来技術の回路と
比べて、こうした誤差の影響は半減している。というのは電流ミラー160を通過
する電流は入力トランジスタQ19とQ20の電流差dIのわずか半分になっているから
である。電流dIの分割は電流ミラー160の電流ミラー比率により調整される。比
例分割は回路の精度を減じるだけなので、理想的には電流dIは等分に分割すべき
ということに注意すべきである。
来技術の回路と比べて減少する。誤差は主に、電流ミラー160のトランジスタQ16
とQ17の製造中に不規則に発生する不一致とこれらのトランジスタのコレクタ電
圧が等しくないという事実に起因している。しかし、図２Aの従来技術の回路と
比べて、こうした誤差の影響は半減している。というのは電流ミラー160を通過
する電流は入力トランジスタQ19とQ20の電流差dIのわずか半分になっているから
である。電流dIの分割は電流ミラー160の電流ミラー比率により調整される。比
例分割は回路の精度を減じるだけなので、理想的には電流dIは等分に分割すべき
ということに注意すべきである。
【００３３】 図４は図３の回路の誤差をさらに減ずる本発明の第２の実施の形態を示す。図
３の回路要素に相当する回路要素には同じ参照番号がふられている。図４の回路
はトランジスタQ16とQ17のコレクタ電圧を等値化する。これは、図３のトランジ
スタQ17の直列ベースコレクタダイオード接続を、トランジスタQ16のコレクタで
見出されたのと同じ電圧である基準電圧VrefにトランジスタQ17のコレクタ電圧
を固定する差動増幅器280と置換することで達成されている。電流ミラー160用の
差動増幅器260はバイポーラトランジスタQ14およびQ15と電流源181とにより実施
されている。トランジスタQ15のベースはトランジスタQ17に接続され、コレクタ
は供給電源Vccに接続されている。トランジスタQ14のベースは基準電圧Vrefを受
け取るよう接続され、コレクタはトランジスタQ16とQ17のベースに接続されてい
る。トランジスタQ14とQ15のエミッタはバイアス電流I2を供給する電流源181に
共通に接続され、バイアスを掛けられている。トランジスタQ14, Q15およびQ17
は、当技術分野では周知のように、Q15のベースとQ17のコレクタとで同じ電圧を
維持する帰還ループを形成している。
３の回路要素に相当する回路要素には同じ参照番号がふられている。図４の回路
はトランジスタQ16とQ17のコレクタ電圧を等値化する。これは、図３のトランジ
スタQ17の直列ベースコレクタダイオード接続を、トランジスタQ16のコレクタで
見出されたのと同じ電圧である基準電圧VrefにトランジスタQ17のコレクタ電圧
を固定する差動増幅器280と置換することで達成されている。電流ミラー160用の
差動増幅器260はバイポーラトランジスタQ14およびQ15と電流源181とにより実施
されている。トランジスタQ15のベースはトランジスタQ17に接続され、コレクタ
は供給電源Vccに接続されている。トランジスタQ14のベースは基準電圧Vrefを受
け取るよう接続され、コレクタはトランジスタQ16とQ17のベースに接続されてい
る。トランジスタQ14とQ15のエミッタはバイアス電流I2を供給する電流源181に
共通に接続され、バイアスを掛けられている。トランジスタQ14, Q15およびQ17
は、当技術分野では周知のように、Q15のベースとQ17のコレクタとで同じ電圧を
維持する帰還ループを形成している。
【００３４】 図４は図３の増幅器A2の詳細な外略図も示している。増幅器A2は差動対を形成
するトランジスタQ12とQ13ならびにこの差動対にバイアス電流I1を供給する電流
源190から構成されている。トランジスタQ18は、当技術分野で周知のように、増
幅器130の共通モードレベルを確立している。
するトランジスタQ12とQ13ならびにこの差動対にバイアス電流I1を供給する電流
源190から構成されている。トランジスタQ18は、当技術分野で周知のように、増
幅器130の共通モードレベルを確立している。
【００３５】 したがって、図３と図４の変換器回路はシングルエンド入力電圧を差動信号に
変換することを理解すべきである。出力信号はトランジスタQ21とQ22の差動コレ
クタ電流である。この差動出力電流は抵抗器R14とR15上で電圧降下をもたらし、
この電圧降下が差動出力電圧となる。この出力信号は、入力および出力セル用の
制御電流がIconstとIptatであるときには温度補償される。図３または図４の変
換器回路を図１の差動対を駆動するように接続すると、シングルエンド入力をも
つコンパクトな精度の高いVGAが形成される。このVGAは、コレクタ電流比率をも
つdB線形の温度補償差動出力電流を生成する。こうしたVGAは多くの分野、中で
も、セルラー電話などの無線トランシーバ用の自動利得制御回路では有用である
。
変換することを理解すべきである。出力信号はトランジスタQ21とQ22の差動コレ
クタ電流である。この差動出力電流は抵抗器R14とR15上で電圧降下をもたらし、
この電圧降下が差動出力電圧となる。この出力信号は、入力および出力セル用の
制御電流がIconstとIptatであるときには温度補償される。図３または図４の変
換器回路を図１の差動対を駆動するように接続すると、シングルエンド入力をも
つコンパクトな精度の高いVGAが形成される。このVGAは、コレクタ電流比率をも
つdB線形の温度補償差動出力電流を生成する。こうしたVGAは多くの分野、中で
も、セルラー電話などの無線トランシーバ用の自動利得制御回路では有用である
。
【００３６】 本発明の好適実施例を図示して説明してきたが、当業者には当然のことながら
、本発明の原理と精神、請求の範囲で限定された範囲から逸脱しない限り上記の
実施例には多くの変更が可能である。たとえば、当技術分野で通常の技術をもつ
人々なら、電流ミラートランジスタは、図示してあるバイポーラトランジスタの
代わりに電界効果型トランジスタ（FET）でも可能であることが理解されるであ
ろう。さらに、バイポーラトランジスタは乗算器セルトランジスタQ19ないしQ22
用にそれらの指数関数的利得特性のために図示されているが、当技術分野で通常
の技術をもつ人々なら、適用分野によっては、閾値以下の領域で動作するFETな
ら、この領域ではFETが指数関数的利得特性を示しているので、置換可能である
ことを理解するであろう。
、本発明の原理と精神、請求の範囲で限定された範囲から逸脱しない限り上記の
実施例には多くの変更が可能である。たとえば、当技術分野で通常の技術をもつ
人々なら、電流ミラートランジスタは、図示してあるバイポーラトランジスタの
代わりに電界効果型トランジスタ（FET）でも可能であることが理解されるであ
ろう。さらに、バイポーラトランジスタは乗算器セルトランジスタQ19ないしQ22
用にそれらの指数関数的利得特性のために図示されているが、当技術分野で通常
の技術をもつ人々なら、適用分野によっては、閾値以下の領域で動作するFETな
ら、この領域ではFETが指数関数的利得特性を示しているので、置換可能である
ことを理解するであろう。
【００３７】 本発明の多くの特色や利点は詳細な明細書から明らかであり、本発明の真の精
神と範囲内にあるこうした特色と利点すべてを包括することが添付請求項により
意図されている。多くの修正や変更が当業者には容易に可能なので、本発明を図
示および説明された構成と動作そのままに制限することは望ましくなく、したが
って、本発明の範囲内にある限り多くの適切な修正や等価構成を用いることが可
能である。
神と範囲内にあるこうした特色と利点すべてを包括することが添付請求項により
意図されている。多くの修正や変更が当業者には容易に可能なので、本発明を図
示および説明された構成と動作そのままに制限することは望ましくなく、したが
って、本発明の範囲内にある限り多くの適切な修正や等価構成を用いることが可
能である。
【図１】 バイポーラトランジスタの差動対（従来技術）を示す図。
【図２A】 従来技術の温度補償電圧変換器回路の構成ブロックを示し、ギルバートセルを
駆動する従来技術の電圧対電流変換器を示す回路図である。
駆動する従来技術の電圧対電流変換器を示す回路図である。
【図２B】 従来技術の温度補償電圧変換器回路の構成ブロックを示し、従来技術のギル
バートセル乗算器を示す回路図である。
バートセル乗算器を示す回路図である。
【図３】 本発明の第１の実施の形態による温度補償電圧変換器回路の構成を示す回路図
である。
である。
【図４】 本発明の第２の実施の形態による温度補償電圧変換器回路の構成を示す回路図
である。
である。
121,131 反転入力端 122,132 非反転入力端 140 電流源 125 電流制御端末
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5J066 AA01 AA12 CA02 CA92 FA10 HA02 HA08 HA19 HA25 KA05 KA09 KA12 MA21 ND01 ND11 ND22 ND23 PD02 5J090 AA01 AA12 CA02 CA92 CN01 FA10 FN01 HA02 HA08 HA19 HA25 KA05 KA09 KA12 MA21 5J100 AA18 AA23 BA05 BB01 BC02 CA01 CA05 CA18 DA06 EA02 FA00 【要約の続き】 電流でIcoutが温度補償電流の場合に、達成される。変 換器回路を備えた温度補償可変利得増幅器も開示されて いる。
Claims (9)
- 【請求項１】 シングルエンド電圧を差動出力信号に変換する電圧変換乗算器回路であって、 入力電圧Vgainを受け取る入力端子と、 差動入力セルと差動出力セルを含み、各差動セルは反転入力端子と、非反転入
力端子と、反転出力端子と、非反転出力端子と、制御電流端子とを有し、前記差
動入力セルの入力端子は前記差動出力セルの入力端子の１つ各々に接続されてい
る乗算器回路と、 前記入力端子と前記乗算器回路に接続され、基準電圧Vrefを受け取り、前記基
準電圧Vrefと入力電圧Vgainの間の差に比例する入力電流dIに前記入力電圧を変
換して、前記入力電流を分割し、分割された入力電流を前記差動入力セルの反転
および非反転出力端子に加えて、前記差動出力セルの反転および非反転出力端子
からdI(Icout/Icin)に比例した差動出力電流dIoutが出力される制御回路と、 を備え、電流Icoutは前記差動出力セルの前記制御電流端子に加えられる制御
電流であり、電流Icinは前記差動入力セルの前記制御電流端子に加えられる制御
電流であることを特徴とする電圧変換乗算器回路。 - 【請求項２】 前記差動出力電流を差動出力電圧に変換するように前記差動出力セルの前記反
転および非反転出力端子のそれぞれに接続された１対の出力装置をさらに含む請
求項１記載の電圧変換乗算器回路。 - 【請求項３】 前記制御回路は、前記入力電流dIが(Vref - Vin)/Rinに等しくなるように前記
入力端子に接続された抵抗値Rinをもつ入力装置を含む請求項１記載の電圧変換
乗算器回路。 - 【請求項４】 前記一対の出力抵抗装置の各々が抵抗値Routを有し、前記差動出力電圧が(Ico
ut/Icin)(Rout/Rin)(Vref - Vin)に等しくなる請求項３記載の電圧変換乗算器回
路。 - 【請求項５】 前記制御回路は抵抗を備えた入力装置を含み、前記入力装置は前記入力端子に
接続された第１端子および第２端子を備え、さらに、前記入力装置の前記第２端
子に接続された反転入力端子と、前記基準電圧を受け取る非反転入力端子と、前
記差動入力セルの前記反転入力端子に接続された反転出力端子と、前記差動入力
セルの前記非反転入力端子に接続された非反転出力端子とを備えた差動増幅器を
含み、前記差動増幅器は前記差動入力セルを制御してVrefに等しくなるように前
記入力装置の前記第２端子の電圧を維持する請求項１記載の電圧変換乗算器回路
。 - 【請求項６】 前記差動増幅器の共通モード電流を制御する回路をさらに含む請求項５記載の
電圧変換乗算器回路。 - 【請求項７】 前記制御回路は前記差動入力セルの前記反転出力端子とともに、前記入力電流
dIを供給する入力端子を備えた電流ミラーを含み、電流ミラー入力端子と前記差
動セルの前記反転出力端子のそれぞれが前記入力電流dIの約半分を供給し、前記
電流ミラーの出力端子は前記差動入力セルの前記非反転出力端子に接続され、ほ
ぼdI/2の電流を供給する請求項１記載の電圧変換乗算器回路。 - 【請求項８】 前記電流ミラーは１対のバイポーラトランジスタを含み、各トランジスタのコ
レクタは前記差動入力セルの前記反転および非反転出力端子のそれぞれに接続さ
れ、前記電流ミラーのコレクタ電圧を基準電圧Vrefに等しくする差動増幅器をさ
らに含む請求項７記載の電圧変換乗算器回路。 - 【請求項９】 前記差動入力セルと前記差動出力セルのそれぞれは、１対の差動接続バイポー
ラトランジスタを含み、各バイポーラトランジスタ対の１方のトランジスタのベ
ースは前記反転入力端子を含み、コレクタは前記反転出力端子を含み、各バイポ
ーラトランジスタ対の他方のトランジスタのベースは前記非反転入力端子を含み
、コレクタは前記非反転出力端子を含み、前記各バイポーラトランジスタ対の各
トランジスタのエミッタはどれも前記制御電流端子に共通接続されている請求項
１記載の電圧変換乗算器回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/114,750 US6028478A (en) | 1998-07-13 | 1998-07-13 | Converter circuit and variable gain amplifier with temperature compensation |
| US09/114,750 | 1998-07-13 | ||
| PCT/IB1999/001204 WO2000003474A2 (en) | 1998-07-13 | 1999-06-28 | Converter circuit and variable gain amplifier with temperature compensation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002520937A true JP2002520937A (ja) | 2002-07-09 |
Family
ID=22357206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000559632A Pending JP2002520937A (ja) | 1998-07-13 | 1999-06-28 | 温度補償機能を備えた変換器回路ならびに可変利得増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028478A (ja) |
| EP (1) | EP1034613A2 (ja) |
| JP (1) | JP2002520937A (ja) |
| WO (1) | WO2000003474A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295373A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 電圧発生回路、利得制御回路および送信装置 |
| JP2007292680A (ja) * | 2006-04-27 | 2007-11-08 | Epson Toyocom Corp | 振動ジャイロセンサ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684065B2 (en) * | 1999-12-20 | 2004-01-27 | Broadcom Corporation | Variable gain amplifier for low voltage applications |
| GB0011545D0 (en) * | 2000-05-12 | 2000-06-28 | Sgs Thomson Microelectronics | Generation of a voltage proportional to temperature with accurate gain control |
| GB0011541D0 (en) | 2000-05-12 | 2000-06-28 | Sgs Thomson Microelectronics | Generation of a voltage proportional to temperature with a negative variation |
| GB0011542D0 (en) | 2000-05-12 | 2000-06-28 | Sgs Thomson Microelectronics | Generation of a voltage proportional to temperature with stable line voltage |
| US6853510B2 (en) * | 2000-10-05 | 2005-02-08 | Texas Instruments Incorporated | High-speed low-capacitive load common mode feedback |
| US6563375B1 (en) * | 2000-10-16 | 2003-05-13 | Koninklijke Philips Electronics N.V. | Amplifier having stacked current-driven current drivers |
| JP3852906B2 (ja) * | 2000-11-06 | 2006-12-06 | 株式会社東芝 | 温度補償回路及び可変利得増幅回路 |
| WO2003073628A1 (fr) * | 2002-02-28 | 2003-09-04 | Sharp Kabushiki Kaisha | Dispositif d'emission radio en bande hyperfrequence, dispositif de reception radio en bande hyperfrequence et systeme de communication radio en bande hyperfrequence |
| US6906592B2 (en) * | 2002-11-13 | 2005-06-14 | Qualcomm Inc | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics |
| US7177620B1 (en) | 2003-01-29 | 2007-02-13 | Marvell International Ltd. | Mixer constant linear range biasing apparatus and method |
| EP1515432A1 (en) * | 2003-09-09 | 2005-03-16 | Dialog Semiconductor GmbH | Translinear amplifier |
| KR100801056B1 (ko) * | 2006-01-20 | 2008-02-04 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 반도체 회로 |
| US8098100B2 (en) * | 2007-03-15 | 2012-01-17 | Mediatek Inc. | Variable gain amplifiers |
| WO2013158101A1 (en) * | 2012-04-19 | 2013-10-24 | Intel Corporation | A signal amplifier with active power management |
| US9608582B2 (en) * | 2015-04-24 | 2017-03-28 | Dialog Semiconductor (Uk) Limited | Method for an adaptive transconductance cell utilizing arithmetic operations |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017804A (en) * | 1975-12-05 | 1977-04-12 | Hewlett-Packard Company | Broad band variable gain amplifier |
| JPS6038048B2 (ja) * | 1978-07-19 | 1985-08-29 | 株式会社日立製作所 | 誤差増幅回路 |
| DE2951024A1 (de) * | 1979-12-19 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verstaerkerschaltung |
| JPS5857807A (ja) * | 1981-10-02 | 1983-04-06 | Sony Corp | 電圧制御可変利得回路 |
| US4885547A (en) * | 1988-07-07 | 1989-12-05 | Tektronix, Inc. | Gain cell with digital control |
| KR900702645A (ko) * | 1988-12-20 | 1990-12-08 | 원본미기재 | 개선된 가변 손실기 |
| US4878031A (en) * | 1989-03-06 | 1989-10-31 | Motorola, Inc. | Class B variable gain control circuit |
| US5057716A (en) * | 1989-07-21 | 1991-10-15 | Kueng Martin | Linearly compensated slope multiplier |
| US5302868A (en) * | 1993-08-02 | 1994-04-12 | Motorola, Inc. | Method and apparatus for providing a representation of an input voltage at a disabled voltage multiplier's output |
| JP3251759B2 (ja) * | 1994-02-24 | 2002-01-28 | 株式会社東芝 | 可変利得増幅回路 |
| US5606272A (en) * | 1995-10-10 | 1997-02-25 | Philips Electronics North America Corporation | Comparator with smooth start-up for high frequencies |
-
1998
- 1998-07-13 US US09/114,750 patent/US6028478A/en not_active Expired - Lifetime
-
1999
- 1999-06-28 JP JP2000559632A patent/JP2002520937A/ja active Pending
- 1999-06-28 EP EP99925244A patent/EP1034613A2/en not_active Withdrawn
- 1999-06-28 WO PCT/IB1999/001204 patent/WO2000003474A2/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295373A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 電圧発生回路、利得制御回路および送信装置 |
| JP2007292680A (ja) * | 2006-04-27 | 2007-11-08 | Epson Toyocom Corp | 振動ジャイロセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000003474A2 (en) | 2000-01-20 |
| EP1034613A2 (en) | 2000-09-13 |
| WO2000003474A3 (en) | 2000-04-13 |
| US6028478A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002520937A (ja) | 温度補償機能を備えた変換器回路ならびに可変利得増幅器 | |
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| JP4386460B2 (ja) | 線形デシベル自動可変ゲイン増幅器 | |
| US6724235B2 (en) | BiCMOS variable-gain transconductance amplifier | |
| US6111463A (en) | Operational transconductance amplifier and multiplier | |
| US5162678A (en) | Temperature compensation control circuit for exponential gain function of an agc amplifier | |
| US5999053A (en) | Current steering variable gain amplifier with linearizer | |
| US6768379B2 (en) | Amplifier circuit | |
| KR100345586B1 (ko) | 종속증폭기 | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| KR19990062583A (ko) | 가변이득증폭기용 소프트-리미팅 제어회로 | |
| US5900782A (en) | AGC voltage correction circuit | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| US6456142B1 (en) | Circuit having dual feedback multipliers | |
| US6445251B1 (en) | Variable gain amplifier with high linearity and low noise | |
| JPH0322723B2 (ja) | ||
| EP0025977B1 (en) | Gain controlled amplifier | |
| JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US4331931A (en) | Gain control systems | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| US7345526B2 (en) | Linear-in-decibel current generators | |
| US6600372B2 (en) | Attenuator control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091106 |