DE102019120355B3

DE102019120355B3 - HV-Verstärker zur Ansteuerung von Datenleitungen

Info

Publication number: DE102019120355B3
Application number: DE102019120355.4A
Authority: DE
Inventors: Lutz Dathe
Original assignee: Elmos Semiconductor SE
Current assignee: Elmos Semiconductor SE
Priority date: 2019-07-04
Filing date: 2019-07-29
Publication date: 2020-10-29
Anticipated expiration: 2039-07-30

Abstract

Die Erfindung betrifft einen Ausgangstreiber für eine Datenleitung mit einem positiven und negativen Eingang (INP, INN), einem Ausgangsknoten (Outp), einem zweiten Knoten (K2), einer Eingangsstufe (PA) und mit einer Leistungsstufe (PS). Die Eingangsstufe (PA) speist einen Ausgangsstrom (iPA) der Eingangsstufe (PA) in den zweiten Knoten (K2) hinein ein. Dieser Ausgangsstrom (iPA) der Eingangsstufe (PA) hängt von der Spannungsdifferenz zwischen dem positiven Eingang (INP) und dem negativen Eingang (INN) ab. Die Leistungsstufe (PS) erzeugt ein Potenzial an dem Ausgangsknoten (Outp), das von dem Ausgangsstrom (iPA) der Eingangsstufe (PA) abhängt.

Description

Oberbegriff
Die Erfindung richtet sich auf einen Ausgangstreiber für eine Datenleitung bei der die Eingangsstufe einen Strom in einen gemeinsamen Knoten mit einer Leistungsstufe einspeist. Dieser Strom der Eingangsstufe in den gemeinsamen Knoten hinein hängt dabei von der Spannungsdifferenz zwischen einem positiven Eingang und einem negativen Eingang der Eingangsstufe ab. Die Leistungsstufe erzeugt dabei ein Potenzial an dem Ausgangsknoten, das von dem Strom der Eingangsstufe in den gemeinsamen Knoten hinein bevorzugt, wenn man von parasitären Effekten absieht, ausschließlich abhängt.
Allgemeine Einleitung
Für die Ansteuerung von Datenbusleitungen durch integrierte Schaltungen werden Bustreiber benötigt. Diese sollen klein und robust sein. Typischerweise sind die Bus-Spannungen wesentlich höher als die Spannungen, die in modernen digitalen Zellen der integrierten Schaltung verarbeitet werden. Solche integrierten Schaltungen weisen daher in der Regel mehr als eine Versorgungsspannung auf. In dem hier diskutierten Beispiel eines DSI3-Bustreibers werden auf dem Datenbus 30V Spannung benötigt, während die Eingangsstufe mit 5V arbeiten muss.
Für die Leistungsstufe sind Hochvolttransistoren erforderlich, die die nominale Datenbusspannung und ggf. auftretende Überschwinger verarbeiten können und die entsprechenden Zuverlässigkeitsanforderungen erfüllen. Diese Hochvolttransistoren sind relativ flächenintensiv, um die elektrische Feldstärke beim Abbau der elektrischen Spannung begrenzt zu halten. Daher soll deren Anzahl in einem solchen Bustreiber minimiert werden.
Bei der Ausarbeitung der Erfindung hat sich gezeigt, dass ausnahmslos alle anderen Implementierungsversuche einer AB-Endstufe zur Ansteuerung der Datenleitung mit einer Strombegrenzung über einen Regelkreis geschwungen haben oder nicht die geforderte Bandbreite hatten.
Ein Differenzverstärker ist beispielsweise aus der EP 0 0043 699 A1 seit langem bekannt. Aus der US 2016/0164 517 A1 ist eine diffenzielle Paarstufe bekannt. Aus der US 6 859 075 B1 ist eine Differenzverstärkerstufe mit Gegenkopplung über einen Querwiderstand (Bezugszeichen 125 der US 2016/0164 517 A1 ) bekannt. Aus der US 2011 / 0 063 036 A1 ist ein Operationsverstärker mit einer differentiellen Eingangsstufe und einer AB-Endstufe bekannt.
Diese Schriften lösen das Poblem nicht, möglichst wenige Hochvolttransistoren zu benötigen.
Aufgabe
Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, die möglichst wenige Hochvolttransistoren benötigt und gleichzeitig eine große Bandbreite bei geringer Schwingneigung aufweist. Die Ausgangsstufe der Lösungsschaltung soll dabei über eine integrierte Strombegrenzung verfügen. Die Schwingfähigkeit des dabei zur Leistungsbegrenzung genutzten Regelkreises soll dabei auf den Anwendungsfall bezogen minimiert werden.
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 4 gelöst. Teile von Ausgestaltungen der erfindungsgemäßen Vorrichtung sind Gegenstand der nebengeordneten Ansprüche.
Lösung der Aufgabe
Die erfindungsgemäße Schaltung gliedert sich in zwei Teile. Der Erste Teil ist eine Eingangsstufe (PA), die als Vorverstärker dient. Der zweite Teil ist eine Leistungsstufe (PS) zur Ansteuerung des Datenbusses am Ausgangsknoten (Outp). Es handelt sich somit um einen Low-Voltage/Low-Side Eingangsdifferenzverstärker, der Eingangsstufe (PA), mit einer ersten Versorgungsspannungsleitung (Vdd5V) mit einer niedrigen Betriebsspannung von beispielsweise 5V, gefolgt von einer High-Voltage Endstufe, der Leistungsstufe (PS), mit Hochvolttransistoren und mit einer zweiten Versorgungsspannungsleitung (Vdd30V) mit einer höheren Betriebsspannung von beispielsweise 30V.
Die Erfindung wird anhand der Figuren erläutert. Maßgeblich für den beanspruchten Umfang sind die Ansprüche. Insofern stellen die Figuren nur beispielhafte Implementierungen der erfinderischen Lösung dar. Dem Fachmann ist offenbar, dass es sich bei den in den Figuren dargestellten Schaltsymbolen auch um Zusammenschaltungen mehrerer mikroelektronischer Funktionselemente mit m Wesentlichen gleicher Wirkung zu der dem verwendeten jeweiligen Schaltsymbol entsprechenden Wirkung handeln kann. Solche äquivalenten Funktionselemente, die eine Zusammenschaltung mehrerer mikroelektronischer Funktionselemente sind, sollen ausdrücklich von dem beanspruchten Umfang mit umfasst sein.
Zur Eingangsstufe
Die Eingangsstufe umfasst eine Differenzstufe aus einem ersten Transistor (T1) eines ersten Leitungstyps und einem zweiten Transistor (T2) eines ersten Leitungstyps. Hier ist der erste Leitungstyp beispielhaft ein P-Kanal-Transistor. Dementsprechend ist im Folgenden ein Transistor eines zweiten Leitungstyps beispielhaft ein N-Kanal-Transistor, wobei der zweite Leitungstyp sich immer vom ersten Leitungstyp unterscheidet. Wie bei Differenzstufen üblich sind die beiden Differenzstufen-Transistoren, nämlich der erste Transistor (T1) und der zweite Transistor (T2), mit ihrem Source-Anschluss mit einem gemeinsamen Knoten verbunden. Hier ist der gemeinsame Knoten der siebte Knoten (K7). Eine nullte Stromquelle (10) speist einen nullten Strom (i0) in den siebten Knoten (K7) ein. Dieser nullte Strom (i0), wird in einen ersten Zweigstrom (id1) und einen zweiten Zweigstrom (id2) aufgespalten. Der erste Zweigstrom (id1) durchströmt den ersten Transistor (T1). Der zweite Zweigstrom(id2) durchströmt den zweiten Transistor (T2). Ein erster Strom (i1) einer ersten Stromquelle (11) nimmt einen ersten Teil des ersten Zweigstromes (id1) auf, während ein zweiter Teil des ersten Zweigstromes (id1) einen ersten Widerstand (R1) durchströmt und einem zweiten Knoten (K2) zugeführt wird. Hierfür ist der erste Transistor (T1) mit seinem Drain-Anschluss mit einem ersten Knoten (K1) verbunden. Mit dem ersten Knoten (K1) ist der erste Widerstand (R1) mit einem ersten Anschluss dieses ersten Widerstands (R1) verbunden. Der erste Widerstand (R1) ist mit seinem zweiten Anschluss mit dem zweiten Knoten (K2) verbunden. Der zweite Transistor (T2) ist mit seinem Drain-Anschluss mit dem zweiten Knoten (K2) verbunden. Der zweite Zweigstrom (id2) wird ebenfalls dem zweiten Knoten (K2) zugeführt. Ein dritter Transistor (T3) des zweiten Leitungstyps führt einen Teil der dem zweiten Knoten (K2) zugeführten Ströme zu einem Bezugspotenzial (GND) hin ab. Hierfür ist der dritte Transistor (T3) mit seinem Drain-Anschluss mit dem zweiten Knoten (K2) verbunden und mit seinem Source-Anschluss mit dem Bezugspotenzial (GND) verbunden. Eine erste Stromquelle (11) speist in den ersten Knoten (K1) den besagten ersten Strom (i1) der ersten Stromquelle (11) ein. Der Steuereingang (das Gate) des dritten Transistors (T3) ist mit dem ersten Knoten (K1) verbunden. Damit hängt die Gate-Source-Spannung des dritten Transistors (T3) direkt vom differentiellen Innenwiderstand der ersten Stromquelle (11) ab. Die sich dadurch ergebende große Verstärkung wird nun durch die Kette aus Differenzstufe (T1, T2) und erstem Widerstand (R1) wieder zurückgekoppelt, wodurch die große Verstärkung in eine große Bandbreite der Eingangsstufe (PA) umgewandelt wird.
Wäre der dritte Transistor (T3) als Stromquelle, wie aus dem Stand der Technik bekannt, mit einer MOS-Diode an Stelle der ersten Stromquelle (11) beschaltet, so würde es sich um eine übliche Eingangsstufe handeln. In der oben beschriebenen Form jedoch, mit der ersten Stromquelle (11) an Stelle der sonst üblichen MOS-Diode, handelt es sich um zwei hintereinanderliegende Inverter-Stufen. In der Eingangsstufe (PA) wäre eine große Verstärkung von Nachteil, weil diese die Phasen-Reserve für das Gesamtsystem reduzieren würde, was zu Schwingungen führen würde. Der Querwiderstand in Form des ersten Widerstands (R1) dient dabei zur Reduktion der Verstärkung auf einen Wert, den üblicherweise eine Standarddifferenz-Eingangsstufe hätte. Die Eingangsstufe (PA) soll aufgabengemäß eine große Bandbreite aufweisen.
Die erste Stromquelle (11) kann beispielsweise aus einem fünften Transistor (T5) des zweiten Leitungstyps und einem vierten Transistor (T4) des zweiten Leitungstyps bestehen. Dabei kann der fünfte Transistor (T5) als MOS-Diode verschaltet sein, um beispielsweise zusammen mit einem Referenzwiderstand (R_ref) aus einer erste Versorgungsspannung (Vdd5V), die typischerweise im Innern einer integrierten Schaltung verwendet wird, einen ersten Referenzstrom (i_ref1 ) zu erzeugen, der dann durch eine beispielhafte Stromspiegelstruktur aus dem fünften Transistor (T5) und dem vierten Transistor (T4) in den besagten ersten Strom (i1) der ersten Stromquelle (11) gewandelt wird.
Der Stromspiegel besteht somit aus dem vierten Transistor (T4) und dem fünften Transistor (T5). Dieser Stromspiegel (T4, T5), der die erste Stromquelle (11) bildet, hat eine große, die Bandbreite begrenzende, parasitäre Kapazität. Der erste Knoten (K1) ist durch diese parasitäre Kapazität der ersten Stromquelle kapazitiv belastet und damit hinsichtlich transienter Änderungen seines elektrischen Potenzials bezogen auf das Bezugspotenzial (GND) langsamer. Der zweite Knoten (K2) profitiert jedoch von der Funktion der Differenzstufe aus dem ersten Transistor (T1) und dem zweiten Transistor (T2). Der zweite Knoten (K2) ist durch die parasitäre Kapazität der ersten Stromquelle (11) kapazitiv nicht belastet und damit hinsichtlich transienter Änderungen seines elektrischen Potenzials bezogen auf das Bezugspotenzial (GND) schneller. Die hierdurch hervorgerufene größere Bandbreite ist der Zweck dieser Eingangsstufe (PA).
Das Ausgangssignal der Eingangsstufe (PA) ist ein Stromsignal am zweiten Knoten (K2). Die Bandbreite verbessert sich durch die Verwendung dieser Eingangsstufe beispielsweise in typischen CMOS-Schaltungen ungefähr um einen Faktor 1,8. Die Eingangsstufe (PA) ist ein Niederspannungsverstärker, der nur auf der Low-Seite einkoppelt.
Leistungsstufe (PS)
Eine beispielhafte Schaltung der Leistungsstufe (PS) ist in 8 und in 9 und in 10 dargestellt. Eine stark vereinfachte Schaltung der Leistungsstufe (PS) ist in 2 und in 4 und in 5 dargestellt.
Die starke Vereinfach ist dem Fachmann offensichtlich, so wie auch die Tatsache, dass die dargestellten Transistoren durch andere mikroelektronische Baugruppen ersetzt werden können, die eine äquivalente Funktionsweise haben. Diese Zusammenhänge sind aus der Lehre der Schaltungstechnik dem Fachmann allgemein bekannt. Die hier erwähnte Vereinfachung wird im Folgenden kurze erläutert.
2, 4 und 5 zeigen einen siebten Transistor (T7) und einen vierzehnten Transistor (T14) und einen fünfzehnten Transistor (T15) und einen sechzehnten Transistor (T16). 8, 9 und 10 zeigen einen siebzehnten Transistor (T17) und einen achtzehnten Transistor (T18) und einen neunzehnten Transistor (T19) und einen zwanzigsten Transistor (T20) und einen einundzwanzigsten Transistor (T21) und einen zweiundzwanzigsten Transistor (T22) und einen dreiundzwanzigsten Transistor (T23) und einen vierundzwanzigsten Transistor (T24).
Der vierzehnte Transistor (T14) repräsentiert die Verschaltung des achtzehnten Transistors (T18) und des zweiundzwanzigsten Transistors (T22).
Der achtzehnte Transistor (T18) ist hierbei für die korrekte Arbeitspunkteinstellung des zweiundzwanzigsten Transistors (T22) notwendig, da ohne den achtzehnten Transistor (T18) der zweiundzwanzigste Transistor (T22) nicht richtig aufsteuern würde. Dies ist dem Fachmann aber offensichtlich, so dass vereinfacht in 2 nur der vierzehnte Transistor (T14) gezeigt wird.
Die anderen, oben genannten Vereinfachungen sind analog begründet.
Der fünfzehnte Transistor (T15) repräsentiert die Verschaltung des siebzehnten Transistors (T17) und des einundzwanzigsten Transistors (T21).
Der sechzehnte Transistor (T16) repräsentiert die Verschaltung des neunzehnten Transistors (T19) und des dreiundzwanzigsten Transistors (T23).
Der siebte Transistor (T7) repräsentiert die Verschaltung des zwanzigsten Transistors (T20) und des vierundzwanzigsten Transistors (T24).
Zur einfacheren Lesbarkeit wird im Folgenden die vereinfachte Darstellung, wie in 2, in 4 und 5 beispielhaft gezeigt, verwendet.
Bei der Besprechung der Leistungsstufe (PS) sei des Weiteren vorweggestellt, dass ein dreizehnter Transistor (T13), ein neunter Transistor (T9), und ein sechster Transistor (T6) leistungsbegrenzend wirken.
Ein achter Transistor (T8) stellt den Low-Side-Teil einer AB-Endstufe dar. Ein zwölfter Transistor (T12) stellt den High-Side-Teil dieser AB-Endstufe dar.
Der Strom durch den zwölften Transistor (T12) wird durch den neunten Transistor (T9) begrenzt.
Der Strom durch den achten Transistor (T8) wird durch den dreizehnten Transistor (T13) begrenzt.
Entsprechend dem Stand der Technik müsste hier in der Leistungsstufe (PS) eine symmetrische Eingangsstufe anstelle der hier vorgeschlagenen Eingangsstufe (PA) auch auf der High-Side vorgesehen werden, die komplementär zum vierten Knoten (K4) in den dritten Knoten (K3) einspeist.
Dies hätte den Nachteil, dass der Eingangsverstärker bei der relativ hohen Spannung der zweiten Versorgungsspannungsleitung (Vdd30V) der Leistungsstufe, hier beispielsweise 30V, anstelle der vorgeschlagenen niedrigeren inneren Betriebsspannung der ersten Versorgungsspannungsleitung (Vdd5V) des integrierten Schaltkreises, hier beispielsweise 5V, betrieben werden muss. Dies würde in der Vorverarbeitung der Eingangsstufe (PA) spannungsfestere Transistoren erfordern, die zudem eine größere Chipfläche zur Folge hätten. Des Weiteren hätten solche Transistoren in Folge der vergrößerten parasitären Kapazitäten auch massive Einschränkungen der Frequenzcharakteristik der Eingangsstufe (PA) zur Folge.
Diese Verwendung von Hochvolttransistoren kann bei Anwendung der erfindungsgemäßen technischen Lehre eingespart werden. Die Stromeinspeisung des Stromausgangssignals der Eingangsstufe (PA) am zweiten Knoten (K2) erfolgt ausschließlich auf der Low-Side der Leistungsstufe (PS) durch den Eingangsdifferenzverstärker.
Wie bereits beschrieben begrenzt der neunte Transistor (T9) den Strom durch den zwölften Transistor (T12). Der Strom wird hierbei durch eine fünfte Stromquelle (15) bestimmt, die einen fünften Strom (i5) dem als MOS-Diode verschalteten fünfzehnten Transistor (T15) entnimmt und in den ebenfalls als MOS-Diode geschalteten sechzehnten Transistor (T16) einspeist.
Die Referenzspannung, die hierdurch über den als MOS-Diode verschalteten sechzehnten Transistor (T16) abfällt, stellt dann den Strom durch den neunten Transistor (T9) und damit durch den zwölften Transistor (T12) ein.
Die Referenzspannung, die durch den fünften Strom (i5) über den als MOS-Diode verschalteten fünfzehnten Transistor (T15) abfällt, stellt dann den Strom durch den dreizehnten Transistor (T13) und damit durch den neunten Transistor (T9) ein.
Der neunte Transistor (T9) stellt die Trennung zwischen Niedervolt-Bereich, mit der niedrigen Betriebsspannung (Vdd5V) und dem Hochvolt-Bereich mit der hohen Betriebsspannung (Vdd30) sicher. Die Eingangsstufe (PA) zieht das Gate eines zehnten Transistors (T10) nach oben und der sechste Transistor (T6) begrenzt den Maximalwert der Spannung am vierten Knoten (K4) gegen das Bezugspotenzial (GND). Der vierte Knoten (K4) ist mit dem Gate des zehnten Transistors (T10) verbunden. Das Gate-Potenzial am sechsten Transistor (T6) ist dabei so eingestellt, dass der begrenzte Spannungswert am vierten Knoten (K4) der gewünschten Strombegrenzung entspricht, da der sechzehnte Transistor (T16) und der sechste Transistor (T6) einen Stromspiegel bilden.
Die hier vorgeschlagene Eingangsstufe (PA) bildet zusammen mit dem sechsten Transistor (T6) auf der einen Seite eine Struktur, die einer vierten Stromquelle (14) zusammen mit dem zwölften Transistor (T12) und dem neunten Transistor (T9) auf der anderen Seite äquivalent und parallelgeschaltet ist. Im weitesten Sinne korrespondiert also die nullte Stromquelle (10) mit der vierten Stromquelle (14), der zwölfte Transistor (T12) mit dem zweiten Transistor (T2) und der neunte Transistor (T9) mit dem sechsten Transistor (T6). Beide Strukturen erwirken die beabsichtigte Strombegrenzung
Das Transistor-Paar aus dem dreizehnten Transistor (T13) und einem elften Transistor (T11) funktioniert äquivalent zu dem bereits erläuterten Transistorpaar aus dem sechsten Transistor (T6) und dem zehnten Transistor (T10).
In den Figuren sind alle Endstufentransistoren (T6 bis T16) der Leistungsstufe (PS) bevorzugt Hochvolttransistoren, während alle Transistoren (T1, T2, T3, T4, T5) der Eingangsstufe (PA) bevorzugt Niedervolttransitoren sind.
Der neunte Transistor (T9) sorgt somit für eine Strombegrenzung des zehnten Transistors (T10). Der dreizehnte Transistor (T13) sorgt analog dazu für eine Strombegrenzung des elften Transistors (T11).
Merkmale der Erfindung
Die Erfindung zeichnet sich zum Ersten durch eine besonders breitbandige Differenzverstärkerstufe (PA) mit einem Stromausgang aus, dessen Ausgangsstrom (i_PA ) in seinem Wert von der Spannungsdifferenz zwischen einem positiven Eingang (INP) und einem negativen Eingang (INN) abhängt. Diese erfindungsgemäße Differenzverstärkerstufe (PA) weist somit einen negativen Eingang (INN) und einen positiven Eingang (INP) auf. Darüber hinaus umfasst sie auch einen ersten Transistor (T1), zweiten Transistor (T2) und dritten Transistor (T3). Sie verfügt als Arbeitswiderstand in dem dem Ausgangsknoten, dem zweiten Knoten (K2), gegenüberliegenden Zweig über eine erste Stromquelle (11) und damit über einen großen differentiellen Arbeitswiderstand, der hier die Verstärkung maximiert. Des Weiteren verfügt sie über einen ersten Widerstand (R1), der zur Spannungsgegenkopplung mit dem Potenzial des Ausgangsknotens (K2) dient. Wie bei Differenzstufen üblich verfügt die vorgeschlagene Differenzstufe über eine nullte Stromquelle (10) als gemeinsame Stromquelle beider Zweige. Die Differenzstufe verfügt über einen ersten Knoten (K1), einen zweiten Knoten (K2) und einen siebten Knoten (K7). Der erste Transistor (T1) weist einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss auf. Der zweite Transistor (T2) weist einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss auf. Der dritte Transistor (T3) weist einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss auf. Der erste Widerstand (R1) weist einen ersten Anschluss und einen zweiten Anschluss auf. Die nullte Stromquelle (10) speist einen nullten Strom (i0) in den siebten Knoten (K7) ein, der durch den ersten Transistor (T1) und den zweiten Transistor (T2) auf die beiden Zweige der Differenzstufe aufgeteilt wird. Der erste Transistor (T1) ist mit seinem ersten Anschluss mit dem siebten Knoten (K7) verbunden. Der zweite Transistor (T2) ist mit seinem ersten Anschluss mit dem siebten Knoten (K7) verbunden. Der Steueranschluss des ersten Transistors (T1) ist mit dem negativen Eingang (INN) verbunden. Der Steueranschluss des zweiten Transistors (T2) ist mit dem positiven Eingang (INP) verbunden. Der erste Transistor (T1) ist mit seinem zweiten Anschluss mit dem ersten Knoten (K1) verbunden. Der zweite Transistor (T2) ist mit seinem zweiten Anschluss mit dem zweiten Knoten (K2) verbunden. Der erste Widerstand (R1) ist mit seinem ersten Anschluss mit dem ersten Knoten (K1) verbunden. Der erste Widerstand (R1) ist mit seinem zweiten Anschluss mit dem zweiten Knoten (K2) verbunden. Der erste Knoten (K1) ist mit dem Ausgang der ersten Stromquelle (11) verbunden. Die erste Stromquelle (11) entnimmt dem ersten Knoten (K1) einen ersten Strom (i1). Der zweite Anschluss des dritten Transistors (T3) ist mit dem zweiten Knoten (K2) verbunden. Der erste Anschluss des dritten Transistors (T3) ist mit einem Bezugspotenzial (GND) direkt oder indirekt verbunden. Der Steueranschluss des dritten Transistors (T3) ist mit dem ersten Knoten (K1) verbunden. Der zweite Knoten (K2) speist das Ausgangssignal der Differenzverstärkerstufe (PA).
Darüber zeichnet sich die Erfindung durch eine Leistungsstufe (PS) aus. Diese umfasst als Schaltungsknoten u.a. einen zweiten Knoten (K2) als Eingangsknoten, einen dritten Knoten (K3), einen vierten Knoten (K4), einen fünften Knoten (K5), einen sechsten Knoten (K6), einen achten Knoten (K8), einen neunten Knoten (K9), einen zehnten Knoten (K10) und einen elften Knoten (K11). An Stromquellen weist die Leistungsstufe (PS) typischerweise eine zweite Stromquelle (12) und eine vierte Stromquelle (14) auf. Den Ausgang der Leistungsstufe (PS) bildet der Ausgangsknoten (Outp). An Transistoren umfasst die Leistungsstufe u.a. einen sechsten Transistor (T6), einen achten Transistor (T8), einen neunten Transistor (T9), einen zehnten Transistor (T10), einen elften Transistor (T11), einen zwölften Transistor (T12) und einen dreizehnten Transistor (T13). Die Energieversorgung erfolgt aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und mittels der Bezugspotenzialleitung (GND). Intern verfügt die Leistungsstufe über eine erste Doppelreferenzspannungsquelle. Die erste Doppelreferenzspannungsquelle weist bevorzugt einen fünfzehnten Transistor (T15), einen sechzehnten Transistor (T16), sowie eine fünfte Stromquelle (15) auf. Die fünfte Stromquelle (15) ist dann bevorzugt in Serie zwischen den fünfzehnten Transistor (T15) und den sechzehnten Transistor (T16) geschaltet. Der fünfzehnte Transistor (T15) ist bevorzugt als MOS-Diode verschaltet. Der sechzehnte Transistor (T16) ist bevorzugt ebenfalls als MOS-Diode verschaltet. Der fünfzehnte Transistor (T15) und die fünfte Stromquelle (15) sind bevorzugt über den sechsten Knoten (K6) miteinander verbunden. Der sechzehnte Transistor (T16) und die fünfte Stromquelle (15) sind bevorzugt über den fünften Knoten (K5) miteinander verbunden. Der fünfzehnte Transistor (T15) ist bevorzugt mit seinem ersten Anschluss mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden. Der sechzehnte Transistor (T16) ist bevorzugt mit seinem ersten Anschluss mit der Bezugspotenzialleitung (GND) verbunden. Die Leistungsstufe weist bevorzugt eine zweite Doppelreferenzspannungsquelle auf. Die zweite Doppelreferenzspannungsquelle umfasst u.a. bevorzugt einen vierzehnten Transistor (T14), einen siebten Transistor (T7) und eine dritte Stromquelle (13). Die dritte Stromquelle (13) ist bevorzugt in Serie zwischen den vierzehnten Transistor (T14) und den siebten Transistor (T7) geschaltet. Der vierzehnte Transistor (T14) ist bevorzugt als MOS-Diode verschaltet. Der siebte Transistor (T7) ist ebenfalls bevorzugt als MOS-Diode verschaltet. Der vierzehnte Transistor (T14) und die dritte Stromquelle (13) sind bevorzugt über den achten Knoten (K8) miteinander verbunden. Der siebte Transistor (T7) und die dritte Stromquelle (13) sind bevorzugt über den neunten Knoten (K9) miteinander verbunden. Der vierzehnte Transistor (T14) ist mit seinem ersten Anschluss mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden. Der siebte Transistor (T7) ist mit seinem ersten Anschluss mit dem Bezugspotenzial (GND) verbunden. Der sechste Transistor (T6) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der achte Transistor (T8) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der neunte Transistor (T9) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der zehnte Transistor (T10) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der elfte Transistor (T11) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der zwölfte Transistor (T12) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der dreizehnte Transistor (T13) weist einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss auf. Der sechste Transistor (T6) ist mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden. Der achte Transistor (T8) ist mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden. Der neunte Transistor (T9) ist mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden. Der sechste Transistor (T6) ist mit seinem ersten Anschluss mit dem zweiten Eingangsknoten (K2) verbunden. Der achte Transistor (T8) ist mit seinem ersten Anschluss mit dem elften Knoten (K11) verbunden. Der neunte Transistor (T9) ist mit seinem ersten Anschluss mit dem zehnten Knoten (K10) verbunden. Der sechste Transistor (T6) ist mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden. Der achte Transistor (T8) ist mit seinem Steueranschluss mit dem achten Knoten (K8) verbunden. Der neunte Transistor (T9) ist mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden. Die zweite Stromquelle (12) entnimmt einen zweiten Strom (i2) aus dem vierten Knoten (K4). Der Steueranschluss des zehnten Transistors (T10) ist mit dem vierten Knoten (K4) verbunden.
Der erste Anschluss des zehnten Transistors (T10) ist direkt oder indirekt mit dem Bezugspotenzial (GND) verbunden. Der zweite Anschluss des zehnten Transistors (T10) ist mit dem Ausgangsknoten (Outp) verbunden. Der zweite Anschluss des elften Transistors (T11) ist mit dem Ausgangsknoten (Outp) verbunden. Der erste Anschluss des elften Transistors (T11) ist direkt oder indirekt mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden. Der Steueranschluss des elften Transistors (T11) ist mit dem dritten Knoten (K3) verbunden. Die dritte Stromquelle (13) speist einen dritten Strom (i3) in den neunten Knoten (K9) ein. Der zwölfte Transistor (T12) ist mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden. Der zwölfte Transistor (T12) ist mit seinem zweiten Anschluss mit dem zehnten Knoten (K10) verbunden. Der zwölfte Transistor (T12) ist mit seinem Steueranschluss mit dem neunten Knoten (K9) verbunden. Der dreizehnte Transistor (T13) ist mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden. Der dreizehnte Transistor (T13) ist mit seinem zweiten Anschluss mit dem elften Knoten (K11) verbunden. Der dreizehnte Transistor (T13) mit seinem Steueranschluss mit dem sechsten Knoten (K6) verbunden.
Die erste Doppelreferenzspannungsquelle legt somit den sechsten Knoten (K6) auf ein Referenzpotenzial gegenüber dem Potenzial der zweiten Versorgungspannungsleitung (Vdd30V) und den fünften Knoten (K5) auf ein Referenzpotenzial gegenüber dem Bezugspotenzial (GND). Die zweite Doppelreferenzspannungsquelle legt somit den achten Knoten (K8) auf ein Referenzpotenzial gegenüber dem Potenzial der zweiten Versorgungspannungsleitung (Vdd30V) und den neunten Knoten (K9) auf ein Referenzpotenzial gegenüber dem Bezugspotenzial (GND).
Ganz allgemein beschreibt damit diese Beschreibung einen erfindungsgemäßen Ausgangstreiber für eine Datenleitung mit einem positiven Eingang (INP), mit einem negativen Eingang (INN), mit einem Ausgangsknoten (Outp), mit einem zweiten Knoten (K2), mit einer Eingangsstufe (PA) und mit einer Leistungsstufe (PS). Die Eingangsstufe (PA) speist dabei einen Ausgangsstrom (i_PA ) der Eingangsstufe (PA) in den zweiten Knoten (K2) hinein ein, wobei dieser Ausgangsstrom (i_PA ) der Eingangsstufe (PA) in den zweiten Knoten (K2) hinein von der Spannungsdifferenz zwischen dem positiven Eingang (INP) der Eingangsstufe (PA) und dem negativen Eingang (INN) der Eingangsstufe (PA) abhängt. Die Leistungsstufe (PS) erzeugt ein Potenzial an dem Ausgangsknoten (Outp) mit einer Spannung gegenüber dem Bezugspotential (GND), das von dem Strom (i_PA ) der Eingangsstufe (PA) in den zweiten Knoten (K2) hinein abhängt. Bevorzugt wird die Eingangsstufe (PA) dabei wie zuvor beschrieben gestaltet. Ebenso wird bevorzugt die Leistungsstufe (PS) wie zuvor beschrieben gestaltet.
Bei dem zuvor beschriebenen Ausgangstreiber für eine Datenleitung werden die Eingangsstufe (PA) typischerweise aus einer ersten Versorgungsspannungsleitung (Vdd5V) und einem Bezugspotenzial (GND) mit elektrischer Energie versorgt und typischerweise die Leistungsstufe (PS) aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND) mit elektrischer Energie versorgt. Dabei ist bevorzugt die Spannungsdifferenz zwischen dem Potenzial der ersten Versorgungsspannungsleitung (Vdd5V) und dem Bezugspotenzial (GND) bei bestimmungsgemäßem Gebrauch in mindestens einer Betriebsspannungskonfiguration mindestens um einen betragsmäßigen Faktor 3 kleiner als die Spannungsdifferenz zwischen dem Potenzial der zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND).
Figurenliste

1 1 zeigt eine erfindungsgemäße Eingangsstufe (PA).
2 2 zeigt eine erfindungsgemäße Leistungsstufe (PS).
3 3 zeigt einen erfindungsgemäßen Ausgangstreiber aus Eingangsstufe (PA) und Leistungsstufe (PS).
4 4 zeigt einen erfindungsgemäßen Ausgangstreiber aus Eingangsstufe (PA) und Leistungsstufe (PS) entsprechend 3 mit den beispielhaften Schaltungen aus 1 und 2.
5 5 zeigt einen erfindungsgemäßen Ausgangstreiber aus Eingangsstufe (PA) und Leistungsstufe (PS). Dabei ist der Stromquellentransistor, der vierte Transistor (T4), durch die erste Stromquelle (11) ersetzt.
6 6 zeigt eine erfindungsgemäße Eingangsstufe (PA) grob vereinfacht schematisch, wobei die Bezugszeichen mit der Berechnung im Anhang übereinstimmen.
7 7 zeigt eine erfindungsgemäße Eingangsstufe (PA) als Ersatzschaltbild, wobei die Bezugszeichen mit der Berechnung im Anhang wie schon in 6 übereinstimmen.

Vorteil
Die Vorrichtung erlaubt das breitbandige Treiben großer kombinierter induktiver und kapazitiver Lasten, wie sie in automobilen Bussystemen vorkommen.
Bezugszeichenliste

K1: erster Knoten;
K2: zweiter Knoten;
K3: dritter Knoten;
K4: vierter Knoten;
K5: fünfter Knoten;
K6: sechster Knoten;
K7: siebter Knoten;
K8: achter Knoten;
K9: neunter Knoten;
K10: zehnter Knoten;
K11: elfter Knoten;
K12: zwölfter Knoten;
K13: dreizehnter Knoten;
K14: vierzehnter Knoten;
K15: fünfzehnter Knoten;
GND: Bezugspotenzial;
10: nullte Stromquelle;
10: nullter Strom der nullten Stromquelle (10);
11: erste Stromquelle;
i1: erster Strom;
12: zweite Stromquelle;
i2: zweiter Strom;
13: dritte Stromquelle;
i3: dritter Strom;
14: vierte Stromquelle;
i4: vierter Strom;
15: fünfte Stromquelle;
i5: fünfter Strom;
id1: erster Zweigstrom;
id2: zweiter Zweigstrom;
ik2: Strom in den Knoten 2 hinein;
i_PA: Ausgangsstrom (ip_A) der Eingangsstufe (PA). Dieser Strom ist der Eingangsstrom der Leistungsstufe (PS);
i_ref1: erster Referenzstrom;
INN: negativer Eingang (INN) der Eingangsstufe (PA);
INP: positiver Eingang (INP) der Eingangsstufe (PA);
Outp: Ausgangsknoten;
PA: Eingangsstufe, die hier eine Differenzverstärkerstufe ist;
PS: Leistungsstufe;
R1: erster Widerstand;
Rref: Referenzwiderstand;T1 erster Transistor;
T2: zweiter Transistor;
T3: dritter Transistor;
T4: vierter Transistor;
T5: fünfter Transistor;
T6: sechster Transistor, der ein HV-Transistor ist;
T7: siebter Transistor, der ein HV-Transistor ist;
T8: achter Transistor, der ein HV-Transistor ist;
T9: neunter Transistor, der ein HV-Transistor ist;
T10: zehnter Transistor, der ein HV-Transistor ist;
T11: elfter Transistor, der ein HV-Transistor ist;
T12: zwölfter Transistor, der ein HV-Transistor ist;
T13: dreizehnter Transistor, der ein HV-Transistor ist;
T14: vierzehnter Transistor, der ein HV-Transistor ist;
T15: fünfzehnter Transistor, der ein HV-Transistor ist;
T16: sechzehnter Transistor, der ein HV-Transistor ist;
T17: siebzehnter Transistor, der ein HV-Transistor ist;
T18: achtzehnter Transistor, der ein HV-Transistor ist;
T19: neunzehnter Transistor, der ein HV-Transistor ist;
T20: zwanzigster Transistor, der ein HV-Transistor ist;
T21: einundzwanzigster Transistor, der ein HV-Transistor ist;
T22: zweiundzwanzigster Transistor, der ein HV-Transistor ist;
T23: dreiundzwanzigster Transistor, der ein HV-Transistor ist;
T24: vierundzwanzigster Transistor, der ein HV-Transistor ist;
Vdd5V: erste Versorgungsspannungsleitung (Vdd5V) mit einer niedrigeren Betriebsspannung (Vdd5V) von beispielsweise 5V;
Vdd30V: zweite Versorgungsspannungsleitung (Vdd30V) mit einer höheren Betriebsspannung (Vdd30V) von beispielsweise 30V;

Claims

Leistungsstufe (PS) - mit einem zweiten Knoten (K2) als Eingangsknoten und - mit einem dritten Knoten (K3) und - mit einem vierten Knoten (K4) und - mit einem fünften Knoten (K5) und - mit einem sechsten Knoten (K6) und - mit einem achten Knoten (K8) und - mit einem neunten Knoten (K9) und - mit einem zehnten Knoten (K10) und - mit einem elften Knoten (K11) und - mit einem zwölften Knoten (K12) und - mit einem dreizehnten Knoten (K13) und - mit einem vierzehnten Knoten (K14) und - mit einem fünfzehnten Knoten (K15) und - mit einer zweiten Stromquelle (12) und - mit einer vierten Stromquelle (14) und - mit einem Ausgangsknoten (Outp) und - mit einem sechsten Transistor (T6) und - mit einem achten Transistor (T8) und - mit einem neunten Transistor (T9) und - mit einem zehnten Transistor (T10) und - mit einem elften Transistor (T11) und - mit einem zwölften Transistor (T12) und - mit einem dreizehnten Transistor (T13) und - mit einer zweiten Versorgungsspannungsleitung (Vdd30V) und - mit einem Bezugspotenzial (GND) und - mit einer ersten Doppelreferenzspannungsquelle, - wobei die erste Doppelreferenzspannungsquelle einen siebzehnten Transistor (T17) aufweist und - wobei die erste Doppelreferenzspannungsquelle einen einundzwanzigsten Transistor (T21) aufweist und - wobei die erste Doppelreferenzspannungsquelle einen neunzehnten Transistor (T19) und - wobei die erste Doppelreferenzspannungsquelle einen dreiundzwanzigsten Transistor (T23) aufweist und - wobei die erste Doppelreferenzspannungsquelle eine fünfte Stromquelle (15) aufweist und - wobei die fünfte Stromquelle (15) in Serie zwischen den einundzwanzigsten Transistor (T21) und den dreiundzwanzigsten Transistor (T23) geschaltet ist und - wobei der siebzehnte Transistor (T17) als MOS-Diode verschaltet ist und - wobei der einundzwanzigste Transistor (T21) als MOS-Diode verschaltet ist und - wobei der neunzehnte Transistor (T19) als MOS-Diode verschaltet ist und - wobei der dreiundzwanzigste Transistor (T23) als MOS-Diode verschaltet ist und - wobei der einundzwanzigste Transistor (T21) und die fünfte Stromquelle (15) über den sechsten Knoten (K6) miteinander verbunden sind und - wobei der dreiundzwanzigste Transistor (T23) und die fünfte Stromquelle (15) über den fünften Knoten (K5) miteinander verbunden sind und - wobei der siebzehnte Transistor (T17) mit seinem ersten Anschluss mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden ist und - wobei der siebzehnte Transistor (T17) mit seinem zweiten Anschluss mit dem ersten Anschluss des einundzwanzigsten Transistors (T21) an dem zwölften Knoten (K12) verbunden ist und - wobei der neunzehnte Transistor (T19) mit seinem ersten Anschluss mit dem Bezugspotenzial (GND) verbunden ist und - wobei der neunzehnte Transistor (T19) mit seinem zweiten Anschluss mit dem zweiten Anschluss des dreiundzwanzigsten Transistors (T23) an dem vierzehnten Knoten (K14) verbunden ist und - mit einer zweiten Doppelreferenzspannungsquelle, - wobei die zweite Doppelreferenzspannungsquelle einen achtzehnten Transistor (T18) aufweist und - wobei die zweite Doppelreferenzspannungsquelle einen zweiundzwanzigsten Transistor (T22) aufweist und - wobei die zweite Doppelreferenzspannungsquelle einen zwanzigsten Transistor (T20) aufweist und - wobei die zweite Doppelreferenzspannungsquelle einen vierundzwanzigsten Transistor (T24) aufweist und - wobei die zweite Doppelreferenzspannungsquelle eine dritte Stromquelle (13) aufweist und - wobei die dritte Stromquelle (13) in Serie zwischen den zweiundzwanzigsten Transistor (T22) und den vierundzwanzigsten Transistor (T24) geschaltet ist und - wobei der achtzehnte Transistor (T18) als MOS-Diode verschaltet ist und - wobei der zweiundzwanzigste Transistor (T22) als MOS-Diode verschaltet ist und - wobei der zwanzigste Transistor (T20) als MOS-Diode verschaltet ist und - wobei der vierundzwanzigste Transistor (T24) als MOS-Diode verschaltet ist und - wobei der zweiundzwanzigste Transistor (T22) und die dritte Stromquelle (13) über den neunten Knoten (K9) miteinander verbunden sind und - wobei der vierundzwanzigste Transistor (T24) und die dritte Stromquelle (13) über den achten Knoten (K8) miteinander verbunden sind und - wobei der achtzehnte Transistor (T18) mit seinem ersten Anschluss mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden ist und - wobei der achtzehnte Transistor (T18) mit seinem zweiten Anschluss mit dem ersten Anschluss des zweiundzwanzigsten Transistors (T22) an dem dreizehnten Knoten (K13) verbunden ist und - wobei der zwanzigste Transistor (T20) mit seinem ersten Anschluss mit der Bezugspotenzialleitung (GND) verbunden ist und - wobei der zwanzigste Transistor (T20) mit seinem zweiten Anschluss mit dem zweiten Anschluss des vierundzwanzigsten Transistors (T24) an dem fünfzehnten Knoten (K15) verbunden ist und - wobei der sechste Transistor (T6) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der achte Transistor (T8) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der neunte Transistor (T9) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der zehnte Transistor (T10) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der elfte Transistor (T11) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der zwölfte Transistor (T12) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der dreizehnte Transistor (T13) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der sechste Transistor (T6) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der achte Transistor (T8) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der neunte Transistor (T9) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der sechste Transistor (T6) mit seinem ersten Anschluss mit dem Eingangsknoten (K2) verbunden ist und - wobei der achte Transistor (T8) mit seinem ersten Anschluss mit dem elften Knoten (K11) verbunden ist und - wobei der neunte Transistor (T9) mit seinem ersten Anschluss mit dem zehnten Knoten (K10) verbunden ist und - wobei der sechste Transistor (T6) mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden ist und - wobei der achte Transistor (T8) mit seinem Steueranschluss mit dem achten Knoten (K8) verbunden ist und - wobei der neunte Transistor (T9) mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden ist und - wobei die zweite Stromquelle (12) einen zweiten Strom (i2) aus dem vierten Knoten (K4) entnimmt und - wobei der Steueranschluss des zehnten Transistors (T10) mit dem vierten Knoten (K4) verbunden ist und - wobei der erste Anschluss des zehnten Transistors (T10) direkt oder indirekt mit dem Bezugspotenzial (GND) verbunden ist und - wobei der zweite Anschluss des zehnten Transistors (T10) mit dem Ausgangsknoten (Outp) verbunden ist und - wobei der zweite Anschluss des elften Transistors (T11) mit dem Ausgangsknoten (Outp) verbunden ist und - wobei der erste Anschluss des elften Transistors (T11) direkt oder indirekt mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden ist und - wobei der Steueranschluss des elften Transistors (T11) mit dem dritten Knoten (K3) verbunden ist und - wobei die dritte Stromquelle (13) einen dritten Strom (i3) in den neunten Knoten (K9) einspeist und - wobei der zwölfte Transistor (T12) mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden ist und - wobei der zwölfte Transistor (T12) mit seinem zweiten Anschluss mit dem zehnten Knoten (K10) verbunden ist und - wobei der zwölfte Transistor (T12) mit seinem Steueranschluss mit dem neunten Knoten (K9) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem zweiten Anschluss mit dem elften Knoten (K11) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem Steueranschluss mit dem sechsten Knoten (K6) verbunden ist.
Leistungsstufe (PS) - mit einem zweiten Knoten (K2) als Eingangsknoten und - mit einem dritten Knoten (K3) und - mit einem vierten Knoten (K4) und - mit einem fünften Knoten (K5) und - mit einem sechsten Knoten (K6) und - mit einem achten Knoten (K8) und - mit einem neunten Knoten (K9) und - mit einem zehnten Knoten (K10) und - mit einem elften Knoten (K11) und - mit einer zweiten Stromquelle (12) und - mit einer vierten Stromquelle (14) und - mit einem Ausgangsknoten (Outp) und - mit einem sechsten Transistor (T6) und - mit einem achten Transistor (T8) und - mit einem neunten Transistor (T9) und - mit einem zehnten Transistor (T10) und - mit einem elften Transistor (T11) und - mit einem zwölften Transistor (T12) und - mit einem dreizehnten Transistor (T13) und - mit einer zweiten Versorgungsspannungsleitung (Vdd30V) und - mit einem Bezugspotenzial (GND) und - mit einer ersten Doppelreferenzspannungsquelle, - mit einer zweiten Doppelreferenzspannungsquelle, - wobei die erste Doppelreferenzspannungsquelle den sechsten Knoten (K6) auf ein Referenzpotenzial gegenüber dem Potenzial der zweiten Versorgungspannungsleitung (Vdd30V) legt und - wobei die erste Doppelreferenzspannungsquelle den fünften Knoten (K5) auf ein Referenzpotenzial gegenüber dem Bezugspotenzial (GND) legt und - wobei die zweite Doppelreferenzspannungsquelle den achten Knoten (K8) auf ein Referenzpotenzial gegenüber dem Potenzial der zweiten Versorgungspannungsleitung (Vdd30V) legt und - wobei die zweite Doppelreferenzspannungsquelle den neunten Knoten (K9) auf ein Referenzpotenzial gegenüber dem Bezugspotenzial (GND) legt und - wobei der sechste Transistor (T6) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der achte Transistor (T8) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der neunte Transistor (T9) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der zehnte Transistor (T10) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der elfte Transistor (T11) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der zwölfte Transistor (T12) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der dreizehnte Transistor (T13) einen ersten Anschluss und einen Steueranschluss und einen zweiten Anschluss aufweist und - wobei der sechste Transistor (T6) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der achte Transistor (T8) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der neunte Transistor (T9) mit seinem zweiten Anschluss mit dem vierten Knoten (K4) verbunden ist und - wobei der sechste Transistor (T6) mit seinem ersten Anschluss mit dem Eingangsknoten (K2) verbunden ist und - wobei der achte Transistor (T8) mit seinem ersten Anschluss mit dem elften Knoten (K11) verbunden ist und - wobei der neunte Transistor (T9) mit seinem ersten Anschluss mit dem zehnten Knoten (K10) verbunden ist und - wobei der sechste Transistor (T6) mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden ist und - wobei der achte Transistor (T8) mit seinem Steueranschluss mit dem achten Knoten (K8) verbunden ist und - wobei der neunte Transistor (T9) mit seinem Steueranschluss mit dem fünften Knoten (K5) verbunden ist und - wobei die zweite Stromquelle (12) einen zweiten Strom (i2) aus dem vierten Knoten (K4) entnimmt und - wobei der Steueranschluss des zehnten Transistors (T10) mit dem vierten Knoten (K4) verbunden ist und - wobei der erste Anschluss des zehnten Transistors (T10) direkt oder indirekt mit dem Bezugspotenzial (GND) verbunden ist und - wobei der zweite Anschluss des zehnten Transistors (T10) mit dem Ausgangsknoten (Outp) verbunden ist und - wobei der zweite Anschluss des elften Transistors (T11) mit dem Ausgangsknoten (Outp) verbunden ist und - wobei der erste Anschluss des elften Transistors (T11) direkt oder indirekt mit der zweiten Versorgungsspannungsleitung (Vdd30V) verbunden ist und - wobei der Steueranschluss des elften Transistors (T11) mit dem dritten Knoten (K3) verbunden ist und - wobei die dritte Stromquelle (13) einen dritten Strom (i3) in den neunten Knoten (K9) einspeist und - wobei der zwölfte Transistor (T12) mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden ist und - wobei der zwölfte Transistor (T12) mit seinem zweiten Anschluss mit dem zehnten Knoten (K10) verbunden ist und - wobei der zwölfte Transistor (T12) mit seinem Steueranschluss mit dem neunten Knoten (K9) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem ersten Anschluss mit dem dritten Knoten (K3) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem zweiten Anschluss mit dem elften Knoten (K11) verbunden ist und - wobei der dreizehnte Transistor (T13) mit seinem Steueranschluss mit dem sechsten Knoten (K6) verbunden ist.
Ausgangstreiber für eine Datenleitung - mit einem positiven Eingang (INP) und - mit einem negativen Eingang (INN) und - mit einem Ausgangsknoten (Outp) und - mit einem zweiten Knoten (K2) und - mit einer Eingangsstufe (PA) und - mit einer Leistungsstufe (PS) und - wobei der erste Transistor (T1) einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss aufweist und - wobei der zweite Transistor (T2) einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss aufweist und - wobei der dritte Transistor (T3) einen ersten Anschluss und einen zweiten Anschluss und einen Steueranschluss aufweist und - wobei der erste Widerstand (R1) einen ersten Anschluss und einen zweiten Anschluss aufweist und - wobei die Eingangsstufe (PA) einen Ausgangsstrom (i_PA) der Eingangsstufe (PA) in den zweiten Knoten (K2) hinein einspeist und - wobei dieser Ausgangsstrom (i_PA) der Eingangsstufe (PA) von der Spannungsdifferenz zwischen dem positiven Eingang (INP) und dem negativen Eingang (INN) abhängt und - wobei die Leistungsstufe (PS) ein Potenzial an dem Ausgangsknoten (Outp) erzeugt, das von dem Ausgangsstrom (i_PA) der Eingangsstufe (PA) abhängt und dadurch gekennzeichnet, - dass sie - einen ersten Transistor (T1) und - einen zweiten Transistor (T2) und - einen dritten Transistor (T3) und - eine erste Stromquelle (11) und - einen ersten Widerstand (R1) und - eine nullte Stromquelle (10) und - einen ersten Knoten (K1) und - einen zweiten Knoten (K2) und - einen siebten Knoten (K7) umfasst und - dass die nullte Stromquelle (10) einen nullten Strom in den siebten Knoten (K7) einspeist und - dass der erste Transistor (T1) mit seinem ersten Anschluss mit dem siebten Knoten (K7) verbunden ist und - dass der zweite Transistor (T2) mit seinem ersten Anschluss mit dem siebten Knoten (K7) verbunden ist und - dass der Steueranschluss des ersten Transistors (T1) mit dem negativen Eingang (INN) verbunden ist und - dass der Steueranschluss des zweiten Transistors (T2) mit dem positiven Eingang (INP) verbunden ist und - dass der erste Transistor (T1) mit seinem zweiten Anschluss mit dem ersten Knoten (K1) verbunden ist und - dass der zweite Transistor (T2) mit seinem zweiten Anschluss mit dem zweiten Knoten (K2) verbunden ist und - dass der erste Widerstand (R1) mit seinem ersten Anschluss mit dem ersten Knoten (K1) verbunden ist und - dass der erste Widerstand (R1) mit seinem zweiten Anschluss mit dem zweiten Knoten (K2) verbunden ist und - dass der erste Knoten (K1) mit dem Ausgang der ersten Stromquelle (11) verbunden ist und - dass die erste Stromquelle (11) dem ersten Knoten (K1) einen ersten Strom (i1) entnimmt und - dass der zweite Anschluss des dritten Transistors (T3) mit dem zweiten Knoten (K2) verbunden ist und - dass der erste Anschluss des dritten Transistors (T3) mit einem Bezugspotenzial (GND) direkt oder indirekt verbunden ist und - dass der Steueranschluss des dritten Transistors (T3) mit dem ersten Knoten (K1) verbunden ist und - dass der zweite Knoten (K2) das Ausgangssignal der Eingangsstufe (PA) speist.
Ausgangstreiber für eine Datenleitung nach Anspruch 3 - wobei die Leistungsstufe (PS) eine Leistungsstufe nach Anspruch 1 oder 2 ist.
Ausgangstreiber für eine Datenleitung nach Anspruch 3 oder 4 -wobei die Eingangsstufe (PA) aus einer ersten Versorgungsspannungsleitung (Vdd5V) und einem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und -wobei die Leistungsstufe (PS) aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Spannungsdifferenz zwischen dem Potenzial der ersten Versorgungsspannungsleitung (Vdd5V) und dem Bezugspotenzial (GND) kleiner ist als die Spannungsdifferenz zwischen dem Potenzial der zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND).
Ausgangstreiber für eine Datenleitung nach Anspruch 3 oder 4 oder 5 -wobei die Eingangsstufe (PA) aus einer ersten Versorgungsspannungsleitung (Vdd5V) und einem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und -wobei die Leistungsstufe (PS) aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Spannungsdifferenz zwischen dem Potenzial der ersten Versorgungsspannungsleitung (Vdd5V) und dem Bezugspotenzial (GND) bei bestimmungsgemäßem Gebrauch in mindestens einer Betriebsspannungskonfiguration mindestens um einen betragsmäßigen Faktor 3 kleiner ist als die Spannungsdifferenz zwischen dem Potenzial der zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND).
Ausgangstreiber für eine Datenleitung - mit einem positiven Eingang (INP) und - mit einem negativen Eingang (INN) und - mit einem Ausgangsknoten (Outp) und - mit einem zweiten Knoten (K2) und - mit einer Eingangsstufe (PA) und - mit einer Leistungsstufe (PS) und - wobei die Eingangsstufe (PA) einen Ausgangsstrom (i_PA) der Eingangsstufe (PA)in den zweiten Knoten (K2) hinein einspeist und - wobei dieser Ausgangsstrom (i_PA) der Eingangsstufe (PA) von der Spannungsdifferenz zwischen dem positiven Eingang (INP) und dem negativen Eingang (INN) abhängt und - wobei die Leistungsstufe (PS) ein Potenzial an dem Ausgangsknoten (Outp) erzeugt, das von dem Ausgangsstrom (i_PA) der Eingangsstufe (PA) abhängt - wobei die Leistungsstufe (PS) eine Leistungsstufe nach Anspruch 1 oder 2 ist.
Ausgangstreiber für eine Datenleitung nach Anspruch 7 - wobei die Eingangsstufe (PA) aus einer ersten Versorgungsspannungsleitung (Vdd5V) und einem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Leistungsstufe (PS) aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Spannungsdifferenz zwischen dem Potenzial der ersten Versorgungsspannungsleitung (Vdd5V) und dem Bezugspotenzial (GND) kleiner ist als die Spannungsdifferenz zwischen dem Potenzial der zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND).
Ausgangstreiber für eine Datenleitung nach Anspruch 7 oder 8 - wobei die Eingangsstufe (PA) aus einer ersten Versorgungsspannungsleitung (Vdd5V) und einem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Leistungsstufe (PS) aus einer zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND) mit elektrischer Energie versorgt wird und - wobei die Spannungsdifferenz zwischen dem Potenzial der ersten Versorgungsspannungsleitung (Vdd5V) und dem Bezugspotenzial (GND) bei bestimmungsgemäßem Gebrauch in mindestens einer Betriebsspannungskonfiguration mindestens um einen betragsmäßigen Faktor 3 kleiner ist als die Spannungsdifferenz zwischen dem Potenzial der zweiten Versorgungsspannungsleitung (Vdd30V) und dem Bezugspotenzial (GND).