DE102020106236A1

DE102020106236A1 - Pegelumsetzer

Info

Publication number: DE102020106236A1
Application number: DE102020106236.2A
Authority: DE
Inventors: Wan-Yen Lin; Chia-Hui Chen; Chia-Jung Chang
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2019-05-31
Filing date: 2020-03-09
Publication date: 2020-12-03
Also published as: US20220149837A1; US11695416B2; CN112019204A; US20230299770A1

Abstract

Ein Pegelumsetzer beinhaltet eine Eingangsschaltung mit ersten und zweiten Eingangsanschlüssen, die konfiguriert sind, komplementäre Eingangssignale auf einem ersten Spannungspegel und einem zweiten Spannungspegel zu empfangen. Eine Cross-Latch-Schaltung ist mit der Eingangsschaltung gekoppelt und weist erste und zweite Ausgangsanschlüsse auf, die konfiguriert sind, komplementäre Ausgangssignale auf einem dritten Spannungspegel und einem vierten Spannungspegel bereitzustellen. Die Eingangsschaltung beinhaltet erste und zweite Steuerknoten, die konfiguriert sind, erste und zweite Steuersignale auf dem ersten Spannungspegel und dem vierten Spannungspegel basierend auf den Eingangssignalen auszugeben. Eine Nachlaufschaltung ist mit der Eingangsschaltung und der Cross-Latch-Schaltung gekoppelt und konfiguriert, erste und zweite Trackingsignale in die Cross-Latch-Schaltung basierend auf den ersten und zweiten Steuersignalen einzugeben, wobei das erste Trackingsignal das größere ist von dem ersten Steuersignal und dem dritten Spannungspegel, und das zweite Trackingsignal das größere ist von dem zweiten Steuersignal und dem dritten Spannungspegel.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/855,363 mit dem Titel „High-Speed Over-Drive Level Shifter Circuit“, die am 31. Mai 2019 eingereicht wurde und deren Offenlegung durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen wird.
HINTERGRUND
Viele Elektronikvorrichtungen, wie etwa Desktop-Computer, Laptop-Computer, Tablets, Smartphones usw., setzen mehrere integrierte Schaltungen ein, häufig in Verbindung mit mehreren diskreten Halbleitervorrichtungen, um Informationen zu verarbeiten und zu speichern. Manche Elektronikvorrichtungen verwenden mehrere Spannungspegel, um entsprechend ihre mehreren integrierten Schaltungen und diskreten Halbleitervorrichtungen mit Strom zu versorgen. Spannungspegelumsetzer können eingesetzt werden, um Spannungspegel digitaler Signale zwischen integrierten Schaltungen unter Verwendung unterschiedlicher Spannungen umzusetzen und anzupassen.
Figurenliste
Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der nachfolgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es wird darauf hingewiesen, dass gemäß der branchenüblichen Praxis diverse Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur besseren Übersicht beliebig vergrößert oder verkleinert sein.

1 ist ein Schaltbild eines Beispiels eines Pegelumsetzers gemäß manchen Ausführungsformen.
2 ist ein Schaltbild, das den Pegelumsetzer, einschließlich alternativer Beispiele einer Eingangsschaltung und einer Nachlaufschaltung, gemäß manchen Ausführungsformen veranschaulicht.
3 ist ein Schaltbild, das den Pegelumsetzer, einschließlich einem alternativen Beispiel einer Cross-Latch-Schaltung, gemäß manchen Ausführungsformen veranschaulicht.
4 ist ein Schaltbild, das den Pegelumsetzer, einschließlich alternativer Beispiele der Eingangsschaltung und der Nachlaufschaltung, gemäß manchen Ausführungsformen veranschaulicht.
5 ist ein Schaltbild, das den Pegelumsetzer, einschließlich einem alternativen Beispiel der Eingangsschaltung, gemäß manchen Ausführungsformen veranschaulicht.
6 ist ein Schaltbild, das den Pegelumsetzer, einschließlich einem alternativen Beispiel der Cross-Latch-Schaltung, gemäß manchen Ausführungsformen veranschaulicht.
7 ist ein Schaltbild, das den Pegelumsetzer, einschließlich einem anderen alternativen Beispiel der Cross-Latch-Schaltung, gemäß manchen Ausführungsformen veranschaulicht.
8 ist ein Schaltbild, das den Pegelumsetzer der 2 mit diversen NMOS- und PMOS-Komponenten veranschaulicht, die gemäß manchen Ausführungsformen identifiziert werden.
9 ist ein Blockdiagramm, das Aspekte eines symmetrischen Layouts des Pegelumsetzers der 8 gemäß manchen Ausführungsformen veranschaulicht.
10 ist ein Blockdiagramm, das Aspekte eines anderen symmetrischen Layouts für den Pegelumsetzer der 8 gemäß manchen Ausführungsformen veranschaulicht.
11 ist ein Blockdiagramm, das Aspekte eines unsymmetrischen Layouts für den Pegelumsetzer der 8 gemäß manchen Ausführungsformen veranschaulicht.
12 ist ein Flussdiagramm, das ein Pegelumsetzverfahren gemäß manchen Ausführungsformen veranschaulicht.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele für die Implementierung unterschiedlicher Merkmale des vorgestellten Gegenstandes bereit. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der Beschreibung, die folgt, kann zum Beispiel Ausführungsformen beinhalten, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den FIG.en veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den FIG.en gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
1 ist ein Blockdiagramm, das Aspekte eines Übersteuerungspegelumsetzers 100 gemäß offenbarten Ausführungsformen veranschaulicht. Der Pegelumsetzer 100 weist eine Cross-Latch-Schaltung 110, eine Eingangsschaltung 120 und eine Nachlaufschaltung 130 auf. Die Eingangsschaltung empfängt komplementäre Eingangssignale I und IN in einer ersten Spannungsdomäne A und ist daher mit VDDA- und VSSA-Spannungssignalen verbunden. Die Cross-Latch-Schaltung 110 arbeitet in einer zweiten Spannungsdomäne B und ist daher mit VDDB- und VSSB-Spannungssignalen verbunden. In manchen Implementierungen können die ersten Spannungspegel VDDA und VSSA 1,8V bzw. oV (Masse) gleich sein, während die zweiten Spannungspegel VDDB und VSSB 3,3V bzw. 1,8V gleich sein können. In anderen Beispielen können VDDA und VSSA 1,2V bzw. oV (Masse) gleich sein, während zweite Spannungspegel VDDB und VSSB 1,8V bzw. 0,6V gleich sein können. Mit anderen Worten, die zweiten und dritten Spannungspegel VDDA und VSSB liegen auf dem gleichen Spannungsniveau und effektiv ist der Pegelumsetzer 100 verbunden, um drei Spannungspegel zu empfangen: VSSA, VDDA/VSSB und VDDB. Andere Spannungspegel liegen im Umfang der Offenbarung.
Die Cross-Latch-Schaltung 110 stellt komplementäre Ausgangssignale Z und ZN bereit. Eine Cross-Latch-Schaltung arbeitet im Allgemeinen in einer einzelnen Spannungsdomäne (VDD, VSS). Somit schwingen die Ausgangssignale Z, ZN zwischen niedrigen und hohen Zuständen in dieser einzelnen Spannungsdomäne. Offenbarte Ausführungsformen setzen die Cross-Latch-Schaltung 110 in einer Übersteuerungspegelumsetzerschaltung ein. Somit liegen die Eingangssignale I und IN in der unteren, ersten Spannungsdomäne und schwingen daher zwischen den VDDA- und VSSA-Spannungspegeln, während die Ausgänge Z und ZN zu der höheren zweiten Spannungsdomäne umgesetzt werden und somit zwischen VDDB und VSSB schwingen.
Um eine verbesserte Leistung und Zuverlässigkeit bereitzustellen, gibt eine Nachlaufschaltung 130 Übersteuerungs- oder Trackingsignale an die Cross-Latch-Schaltung 110 aus, die auf den Eingangssignalen I und IN basieren, anstatt die komplementären Eingangssignale I und IN in der ersten Spannungsdomäne direkt in die Cross-Latch-Schaltung 110 einzugeben. Insbesondere ist die Nachlaufschaltung 130 konfiguriert, Trackingsignale an die Cross-Latch-Schaltung 110 bereitzustellen, die das größere sind von dem Steuersignal A und dem VSSB-Spannungspegel oder das größere von dem Steuersignal B und dem VSSB-Spannungspegel. Mit anderen Worten, die Trackingsignale werden in der zweiten Spannungsdomäne bereitgestellt, obwohl die Steuersignale A, B auch in der ersten oder zweiten Spannungsdomäne sein könnten.
In dem veranschaulichten Beispiel empfangen Eingangsanschlüsse 202 und 204 komplementäre Eingangssignale I bzw. IN in der ersten Spannungsdomäne, während Ausgangsanschlüsse 102 und 104 komplementäre Ausgangssignale Z, ZN in der zweiten Spannungsdomäne bereitstellen. Wie in 1 gezeigt, ist die Eingangsschaltung 120 zwischen den Eingangsanschlüssen 202 und 204, die Signale in der ersten (niedrigeren) Spannungsdomäne A empfangen, und den Ausgangsanschlüssen 102 und 104, die Signale in der zweiten (höheren) Spannungsdomäne B ausgeben, verbunden. Die Steuersignale A und B, die Ausgaben an Knoten 206 bzw. 208 sind, können daher zwischen dem niedrigeren VSSA-Signal der ersten Spannungsdomäne und dem hohen VDDB-Signal der zweiten Spannungsdomäne schwingen.
Die Cross-Latch-Schaltung 110 weist ein erstes Transistorpaar auf, das einen ersten Transistor 210 und einen zweiten Transistor 212 aufweist, die in Reihe geschaltet sind, und ein zweites Transistorpaar, das einen dritten Transistor 214 und einen vierten Transistor 216 aufweist, die in Reihe geschaltet sind. Der erste und der dritte Transistor 210, 214 sind in dem veranschaulichten Beispiel PMOS-Transistoren und der zweite und der vierte Transistor 212, 216 sind NMOS-Transistoren. Die beiden Transistorpaare sind zwischen VDDB- und VSSB-Spannungsschienen geschaltet. In dem gezeigten Beispiel ist der Gate-Anschluss des Transistors 216 mit dem Ausgangsanschluss 102 verbunden, der sich an einer Verbindung der Source-/Drain-Anschlüsse des ersten Transistorpaares 210, 212 befindet, während der Gate-Anschluss des Transistors 212 mit dem Ausgangsanschluss 104 verbunden ist, was an einer Verbindung der Source-/Drain-Anschlüsse des zweiten Transistorpaares 214, 216 erfolgt.
Der Pegelumsetzer 100 weist ferner die Eingangsschaltung 120 auf, die in Reihe geschaltete Transistoren 218 und 220 aufweist, die zwischen dem Ausgangsanschluss 102 und dem Eingangsanschluss 202 verbunden sind, sowie in Reihe geschaltete Transistoren 222 und 224, die zwischen dem Ausgangsanschluss 104 und dem Eingangsanschluss 204 verbunden sind. In dem veranschaulichten Beispiel sind Transistoren 218 und 222 PMOS-Transistoren und Transistoren 220 und 224 sind NMOS-Transistoren. Steuersignale A und B an den jeweiligen Knoten 206 und 208 werden von der Nachlaufschaltung 130 empfangen, die mit Gate-Anschlüssen der PMOS-Transistoren 214 und 210 der Latch-Schaltung 110 verbunden ist. Die Nachlaufschaltung ist insbesondere derart konfiguriert, dass der Gate des PMOS-Transistors 210 Trackingsignale empfängt, die das höhere sind von dem Steuersignal B oder VSSB, während der Gate des PMOS-Transistors 214 das höhere empfängt von Steuersignal A oder VSSB.
Die Gate-Anschlüsse der NMOS-Transistoren 220, 224 sind gekoppelt, um die VDDA-Spannungssignale zu empfangen, und die Gate-Anschlüsse der PMOS-Transistoren 218, 220 sind gekoppelt, um die VSSB-Spannungssignale zu empfangen. Wie vorstehend erwähnt, sind VDDA und VSSB in manchen Ausführungsformen der gleiche Spannungspegel. Wenn das Eingangssignal I beispielsweise von logisch hoch zu tief in der ersten Spannungsdomäne übergeht, liegt das Eingangssignal I an dem Eingangsanschluss 202 auf dem VSSA-Spannungspegel. Der NMOS-Transistor 220 schaltet mit dem VDDA-Signal an seinem Gate ein und zieht das Steuersignal A an dem Knoten 206 zu niedrig (VSSA).
Die Nachlaufschaltung 130 ist derart konfiguriert, dass der PMOS-Transistor 214 des Cross-Latch 110 das höhere von dem Steuersignal A oder VSSB empfängt. Dementsprechend empfängt das Gate des PMOS-Transistors das niedrige VSSB-Signal (logisch niedrig in der zweiten Spannungsdomäne) und schaltet den PMOS-Transistor 214 ein. Das zieht das ZN-Signal zu logisch hoch in der zweiten Spannungsdomäne (VDDB) an dem Ausgangsanschluss 104. Das hohe ZN-Signal schaltet ferner den NMOS-Transistor 212 ein und zieht das Z-Signale in der zweiten Spannungsdomäne (VSSB) an dem Ausgangsanschluss 102 niedrig. Das niedrige Z-Signal schaltet ferner den NMOS-Transistor 216 aus, um das ZN-Ausgangssignal in seinem hohen Zustand zu halten.
Wie vorstehend erwähnt, werden die PMOS-Transistoren 210, 214 der Cross-Latch-Schaltung 110 durch die Nachlaufschaltung 130 gesteuert, wobei der Gate des PMOS-Transistors 210 das höhere von dem Steuersignal B oder VSSB empfängt, und der Gate des PMOS-Transistors 214 das höhere von dem Steuersignal A oder VSSB empfängt. 2 zeigt einen beispielhaften Pegelumsetzer 200 und veranschaulicht weitere Aspekte einer Ausführungsform der Nachlaufschaltung 130a, die konfiguriert ist, die A- und B-Signale mit VSSB zu vergleichen und die entsprechenden Trackingsignale C und D an die PMOS-Transistoren 214 bzw. 210 auszugeben.
Die in 2 gezeigte Cross-Latch-Schaltung 110 ist der in 1 gezeigten ähnlich und beinhaltet somit den ersten Transistor 210 und den zweiten Transistor 212 in Reihe geschaltet und den dritten Transistor 214 und einen vierten Transistor 216 in Reihe geschaltet. Der erste und der dritte Transistor 210, 214 sind PMOS-Transistoren und der zweite und der vierte Transistor 212, 216 sind NMOS-Transistoren. Die beiden Transistorpaare sind zwischen den VDDB- und VSSB-Spannungsschienen geschaltet. Der Gate-Anschluss des Transistors 216 ist mit dem Ausgangs-Anschluss 102 verbunden, während der Gate-Anschluss des Transistors 212 mit dem Ausgangsanschluss 104 verbunden ist. Die PMOS-Transistoren 210 und 214 empfangen die D- und C-Trackingsignale jeweils von der Nachlaufschaltung 130a, wie unten näher beschrieben.
Ähnlich wie die in 1 gezeigte Eingangsschaltung 120 beinhaltet die Eingangsschaltung 120a in 2 den PMOS-Transistor 218 und den NMOS-Transistor 220, die zwischen dem Ausgangsanschluss 102 und dem Eingangsanschluss 202 geschaltet sind, und den PMOS-Transistor 222 und NMOS-Transistor 224, die zwischen dem Ausgangsanschluss 104 und dem Eingangsanschluss 204 geschaltet sind. Die Gates der PMOS-Transistoren 218, 222 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220 und 224 sind mit dem VDDA-Signal verbunden. Zusätzlich ist ein PMOS-Transistor 318 zwischen dem Steuerknoten 206 und dem PMOS-Transistor 218 geschaltet und ein NMOS-Transistor 320 ist zwischen dem Steuerknoten 206 und dem NMOS-Transistor 220 geschaltet. Auf ähnliche Weise ist ein PMOS-Transistor 322 zwischen dem Steuerknoten 208 und dem PMOS-Transistor 222 geschaltet und ein NMOS 324 Transistor ist zwischen dem Steuerknoten 208 und dem NMOS-Transistor 224 geschaltet.
Wie vorstehend in Verbindung mit 1 erwähnt, ist die Nachlaufschaltung 130a in 2 derart konfiguriert, dass der Gate des PMOS-Transistors 210 das höhere von dem Steuersignal B oder VSSB empfängt, während der Gate des PMOS-Transistors 214 das höhere von dem Steuersignal A oder VSSB empfängt. Die Nachlaufschaltung 130a weist ein kreuzgekoppeltes PMOS-Transistorpaar 332 auf, das PMOS-Transistoren 332a und 332b aufweist, das konfiguriert ist, ein Trackingsignal C auszugeben, das das größere von dem Steuersignal A oder VSSB ist, und ein kreuzgekoppeltes PMOS-Transistorpaar 334, das PMOS-Transistoren 334a und 334b aufweist, das konfiguriert ist, ein Trackingsignal D auszugeben, das das größere ist von dem Steuersignal B oder VSSB. Dementsprechend sind die Source-Anschlüsse der PMOS-Transistoren 332a und 334a gekoppelt, um das VSSB-Signal zu empfangen, während die Source-Anschlüsse der PMOS-Transistoren 332b und 334b gekoppelt sind, um die Steuerknoten 206 bzw. 208 zu empfangen, um die Steuersignale A und B zu empfangen. Das Trackingsignal C wird an dem Gate des PMOS-Transistors 214 empfangen und das Trackingsignal D wird an dem Gate des PMOS-Transistors 210 empfangen.
Die in 2 gezeigte Ausführungsform beinhaltet zusätzliche kreuzgekoppelte Transistorpaare zum Erzeugen der Steuersignale A und B. Insbesondere stellen kreuzgekoppelte NMOS-Transistorpaare 336 und 340 jeweilige Steuersignale an Gates der PMOS-Transistoren 318 und 322 bereit. Das kreuzgekoppelte NMOS-Transistorpaar 336 weist NMOS-Transistoren 336a und 336b auf, deren Drains mit dem Steuersignal A bzw. VSSB verbunden sind. Das kreuzgekoppelte NMOS-Transistorpaar 340 weist NMOS-Transistoren 340a und 340b auf, deren Drains mit dem Steuersignal B bzw. VSSB verbunden sind. Die Sources der kreuzgekoppelten Transistorpaare 336 und 340 sind mit den Gates der PMOS-Transistoren 318 bzw. 322 verbunden.
Kreuzgekoppelte PMOS-Transistorpaare 338 und 342 stellen jeweilige Steuersignale an Gates der NMOS-Transistoren 320 und 324 bereit. Das kreuzgekoppelte PMOS-Transistorpaar 338 weist PMOS-Transistoren 338a und 338b auf, deren Drains mit dem Steuersignal A bzw. VDDA verbunden sind. Das kreuzgekoppelte PMOS-Transistorpaar 342 weist PMOS-Transistoren 342a und 342b, deren Drains mit dem Steuersignal B bzw. VDDA verbunden sind. Die Sources der kreuzgekoppelten Transistorpaare 338 und 342 sind mit den Gates der NMOS-Transistoren 320 bzw. 324 verbunden.
Somit liegt das Eingangssignal I, wenn das Eingangssignal I beispielsweise von logisch hoch zu niedrig in der ersten Spannungsdomäne übergeht, an dem Eingangsanschluss 202 auf dem VSSA-Spannungspegel (z.B. oV). Die in Reihe geschalteten NMOS-Transistoren 220, 320 schalten ein und ziehen das Steuersignal A an dem Knoten 206 auf niedrig (VSSA). Das niedrige Steuersignal A wird, zusammen mit VSSB, in das kreuzgekoppelte PMOS-Transistorpaar 332 eingegeben, um das Trackingsignal C auf dem VSSB-Spannungspegel an den Gate des PMOS-Transistors 214 auszugeben. Das zieht das ZN-Signal zu logisch hoch in der zweiten Spannungsdomäne (VDDB) an dem Ausgangsanschluss 104. Das hohe ZN-Signal schaltet ferner den NMOS-Transistor 212 ein und zieht das Z-Signal in der zweiten Spannungsdomäne (VSSB) an dem Ausgangsanschluss 102 niedrig. Das niedrige Z-Signal schaltet ferner den NMOS-Transistor 216 aus, um das ZN-Ausgangssignal in seinem hohen Zustand zu halten.
3 zeigt einen anderen beispielhaften Pegelumsetzer 300, der weitere Aspekte einer Ausführungsform der Cross-Latch-Schaltung 110a veranschaulicht. In 3 werden die Steuersignale C und D an den Gates jedes der Latch-Transistoren 210, 212, 214 und 216 empfangen. Demgegenüber wies das in 2 gezeigte Beispiel die Ausgangsanschlüsse 102 und 104 kreuzgekoppelt mit den Gates der NMOS-Transistoren 216 bzw. 212 auf. Somit steuern die Trackingsignale C oder D in dem in 3 gezeigten Beispiel jeden der Latch-Transistoren 210, 212, 214 und 216 direkt, um die Betriebsgeschwindigkeit des Pegelumsetzers 300 zu erhöhen.
Wie in dem in 2 gezeigten Beispiel werden die Eingangssignale I, IN an den Eingangsanschlüssen 202, 204 der Eingangsschaltung 120a empfangen. Die Cross-Latch-Schaltung 110a weist den PMOS-Transistor 210 und NMOS-Transistor 212 in Reihe geschaltet und den PMOS-Transistor 214 und NMOS-Transistor 216 in Reihe geschaltet auf. Die beiden Transistorpaare sind zwischen den VDDB- und VSSB-Spannungsschienen geschaltet. Wie vorstehend erwähnt, sind die Gate-Anschlüsse der Transistoren 210 und 212 verbunden, um das Trackingsignal D zu empfangen, und die Gate-Anschlüsse der Transistoren 214 und 216 sind verbunden, um das Trackingsignal C zu empfangen.
Die PMOS-Transistoren 218 und 318 sind zwischen dem Ausgangsanschluss 102 und dem Steuerknoten 206 verbunden und die PMOS-Transistoren 222 und 322 sind zwischen dem Ausgangsanschluss 104 und dem Steuerknoten 208 verbunden. Die NMOS-Transistoren 220 und 320 sind zwischen dem Steuerknoten 206 und dem Eingangsanschluss 202 verbunden und die NMOS-Transistoren 224 und 324 sind zwischen dem Steuerknoten 208 und dem Eingangsanschluss 204 verbunden. Die Gates der PMOS-Transistoren 218, 222 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220 und 224 sind mit dem VDDA-Signal verbunden. Die Gates der PMOS-Transistoren 318 und 322 sind mit den Ausgängen der kreuzgekoppelten NMOS-Paare 336 bzw. 340 verbunden. Die Gates der NMOS-Transistoren 320 und 324 sind mit den Ausgängen der kreuzgekoppelten PMOS-Paare 338 bzw. 342 verbunden.
Die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 sind mit den Steuerknoten 206 bzw. 208 verbunden und konfiguriert, die Trackingsignale C bzw. D auszugeben. Das Eingangssignal I liegt, wenn das Eingangssignal I von logisch hoch zu niedrig in der ersten Spannungsdomäne übergeht, an dem Eingangsanschluss 202 auf dem VSSA-Spannungspegel (z.B. oV). Die in Reihe geschalteten NMOS-Transistoren 220, 320 schalten ein und ziehen das Steuersignal A an dem Knoten 206 auf niedrig (VSSA). Das niedrige Steuersignal A wird, zusammen mit VSSB, in das kreuzgekoppelte PMOS-Transistorpaar 332 eingegeben, um das Trackingsignal C auf dem VSSB-Spannungspegel an die Gates des PMOS-Transistors 214 und NMOS-Transistors 216 auszugeben. Das schaltet den PMOS-Transistor 214 ein und schaltet den NMOS-Transistor 216 aus, was das ZN-Signal auf logisches Hoch in der zweiten Spannungsdomäne (VDDB) an dem Ausgangsanschluss 104 zieht. Das Trackingsignal D schaltet den NMOS-Transistor 212 ein und schaltet den PMOS-Transistor 210 aus, was das Z-Signal niedriger in die zweite Spannungsdomäne (VSSB) an dem Ausgangsanschluss 102 zieht.
4 veranschaulicht einen beispielhaften Pegelumsetzer 400, der die in 1 gezeigte Cross-Latch-Schaltung 110 beinhaltet, mit einer Eingangsschaltung 120b und einer Nachlaufschaltung 130b gemäß weiterer Ausführungsformen. Wie bei dem in 1 gezeigten Beispiel beinhaltet die Cross-Latch-Schaltung 110 in 4 den PMOS-Transistor 210 und NMOS-Transistor 212 in Reihe geschaltet und den PMOS-Transistor 214 und NMOS-Transistor 216 in Reihe geschaltet. Die beiden Transistorpaare sind zwischen den VDDB- und VSSB-Spannungsschienen geschaltet. Der Gate-Anschluss des Transistors 216 ist mit dem Ausgangs-Anschluss 102 verbunden, während der Gate-Anschluss des Transistors 212 mit dem Ausgangsanschluss 104 verbunden ist. Die PMOS-Transistoren 210 und 214 empfangen die Steuersignale D bzw. C von der Nachlaufschaltung 130b.
Die Eingangsschaltung 120b in 4 weist die PMOS-Transistoren 218 und 318 auf, die zwischen dem Ausgangsanschluss 102 und dem Steuerknoten 206 verbunden sind, und die PMOS-Transistoren 222 und 322, die zwischen dem Ausgangsanschluss 104 und dem Steuerknoten 208 verbunden sind. Die NMOS-Transistoren 220 und 320 sind zwischen dem Steuerknoten 206 und dem Eingangsanschluss 202 verbunden und die NMOS-Transistoren 224 und 324 sind zwischen dem Steuerknoten 208 und dem Eingangsanschluss 204 verbunden. Die Gates der PMOS-Transistoren 218, 222 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220 und 224 sind mit dem VDDA-Signal verbunden.
In der Nachlaufschaltung 130b in 4 sind die kreuzgekoppelten Transistorpaare, die mit den Gates der PMOS-Transistoren 318 und 322 verbunden sind, und die Gates der NMOS-Transistoren 320 und 324 ausgelassen. Stattdessen sind die Gates der PMOS-Transistoren 318 und 322 der Eingangsschaltung 120b verbunden, um das VSSB-Signal zu empfangen, und die Gates der NMOS-Transistoren 320 und 324 sind ebenfalls verbunden, um die VDDA-Signale zu empfangen. Manche alternative Ausführungsformen können die Transistoren 318, 320, 322 und 324 eliminieren.
Wie bei der Nachlaufschaltung 130a in 3, weist die Nachlaufschaltung 130b die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 auf, die mit den Steuerknoten 206 bzw. 208 verbunden und konfiguriert sind, die Trackingsignale C bzw. D auszugeben. Das Eingangssignal I liegt, wenn das Eingangssignal I von logisch hoch zu niedrig in der ersten Spannungsdomäne übergeht, an dem Eingangsanschluss 202 auf dem VSSA-Spannungspegel (z.B. oV). Die in Reihe geschalteten NMOS-Transistoren 220, 320 schalten ein und ziehen das Steuersignal A an dem Knoten 206 auf niedrig (VSSA). Das niedrige Steuersignal A wird, zusammen mit VSSB, in das kreuzgekoppelte PMOS-Transistorpaar 332 eingegeben, um das Trackingsignal C auf dem VSSB-Spannungspegel an den Gate des PMOS-Transistors 214 auszugeben. Das schaltet den PMOS-Transistor 214 ein und zieht das ZN-Signal auf logisch hoch in der zweiten Spannungsdomäne (VDDB) an dem Ausgangsanschluss 104. Das Trackingsignal D schaltet ferner den PMOS-Transistor 210 aus und zieht das Z-Signal in der zweiten Spannungsdomäne (VSSB) an dem Ausgangsanschluss 102 niedrig. Die Ausgangsanschlüsse 102 und 104 sind mit den Gates der NMOS-Transistoren 216 bzw. 212 kreuzgekoppelt, um die Signale Z und ZN zu halten.
5 veranschaulicht eine andere Ausführungsform eines Pegelumsetzers 500, in dem die Cross-Latch-Schaltung 110a und die Nachlaufschaltung 130b mit einer Eingangsschaltung 120c gekoppelt sind. Die Eingangsschaltung 120c weist die PMOS-Transistoren 218 und 318 auf, die zwischen dem Ausgangsanschluss 102 und dem Steuerknoten 206 verbunden sind, und die PMOS-Transistoren 222 und 322, die zwischen dem Ausgangsanschluss 104 und dem Steuerknoten 208 verbunden sind. Die NMOS-Transistoren 220 und 320 sind zwischen dem Steuerknoten 206 und dem Eingangsanschluss 202 verbunden und die NMOS-Transistoren 224 und 324 sind zwischen dem Steuerknoten 208 und dem Eingangsanschluss 204 verbunden. Die Gates der PMOS-Transistoren 218, 318, 222 und 322 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220, 320, 224 und 324 sind mit dem VDDA-Signal verbunden.
Zusätzlich weist die Eingangsschaltung 120c Dioden auf, die zwischen den Steuerknoten A und B und jeweiligen Transistoren 320 und 324 geschaltet sind. In dem in 5 veranschaulichten Beispiel sind die Dioden diodengeschaltete NMOS-Transistoren 354, 356, obwohl auch andere Diodenstrukturen unter den Umfang der Offenbarung fallen.
Wie vorstehend erwähnt, werden die Steuersignale C und D, bei der Cross-Latch-Schaltung 110a, jeweils an den Gates der Latch-Transistoren 210, 212, 214 und 216 empfangen. Die Trackingsignale C oder D in dem gezeigten Beispiel steuern somit jeden der Latch-Transistoren 210, 212, 214 und 216 direkt, um die Betriebsgeschwindigkeit des Pegelumsetzers 100 zu erhöhen. Die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 der Nachlaufschaltung 130b sind mit den Steuerknoten 206 bzw. 208 verbunden und konfiguriert, die Trackingsignale C bzw. D auszugeben.
6 veranschaulicht ein weiteres Beispiel, in dem die Eingangsschaltung 120c und Nachlaufschaltung 130b mit einer anderen beispielhaften Cross-Latch-Schaltung 110b verwendet werden. Die Eingangsschaltung 120c in 6 weist die PMOS-Transistoren 218 und 318, die zwischen dem Ausgangsanschluss 102 und dem Steuerknoten 206 verbunden sind, und die PMOS-Transistoren 222 und 322, die zwischen dem Ausgangsanschluss 104 und dem Steuerknoten 208 verbunden sind. NMOS-Transistoren 220 und 320 sind zwischen dem Steuerknoten 206 und dem Eingangsanschluss 202 verbunden und NMOS-Transistoren 224 und 324 sind zwischen dem Steuerknoten 208 und dem Eingangsanschluss 204 verbunden. Die Gates der PMOS-Transistoren 218, 318, 222 und 322 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220, 320, 224 und 324 sind mit dem VDDA-Signal verbunden. Die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 der Nachlaufschaltung 130b sind mit den Steuerknoten 206 bzw. 208 verbunden und konfiguriert, die Trackingsignale C bzw. D auszugeben. Die Trackingsignale C und D werden an den Gates jedes der Cross-Latch-Transistoren 210, 212, 214 und 216 empfangen. Dioden sind zwischen den Steuerknoten A und B und jeweiligen Transistoren 320 und 324 verbunden. In dem in 6 veranschaulichten Beispiel sind die Dioden die diodengeschalteten NMOS-Transistoren 354, 356, obwohl auch andere Diodenstrukturen unter den Umfang der Offenbarung fallen.
Die Cross-Latch-Schaltung 110b weist ferner NMOS-Transistoren 350 und 352 auf. Der Transistor 350 ist in Reihe zwischen den NMOS-Transistor 212 und der VSSB-Schiene geschaltet und der Transistor 352 ist in Reihe zwischen den NMOS-Transistor 216 und die VSSB-Schiene geschaltet. Die Gates der NMOS-Transistoren 350 und 352 sind mit den Ausgangsanschlüssen 104 bzw. 102 kreuzgekoppelt, um die Signale Z und ZN in ihren komplementären Zuständen zu halten.
7 veranschaulicht ein anderes Beispiel, in dem die Eingangsschaltung 120c und Nachlaufschaltung 130b mit noch einer weiteren beispielhaften Cross-Latch-Schaltung 110c verwendet werden. Die Eingangsschaltung 120c weist die PMOS-Transistoren 218 und 318 auf, die zwischen dem Ausgangsanschluss 102 und dem Steuerknoten 206 verbunden sind, und die PMOS-Transistoren 222 und 322, die zwischen dem Ausgangsanschluss 104 und dem Steuerknoten 208 verbunden sind. NMOS-Transistoren 220 und 320 sind zwischen dem Steuerknoten 206 und dem Eingangsanschluss 202 verbunden und NMOS-Transistoren 224 und 324 sind zwischen dem Steuerknoten 208 und dem Eingangsanschluss 204 verbunden. Die Gates der PMOS-Transistoren 218, 318, 222 und 322 sind mit dem VSSB-Signal verbunden und die Gates der NMOS-Transistoren 220, 320, 224 und 324 sind mit dem VDDA-Signal verbunden.
Die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 der Nachlaufschaltung 130b sind mit den Steuerknoten 206 bzw. 208 verbunden und konfiguriert, die Trackingsignale C bzw. D auszugeben. Die Trackingsignale C und D werden an den Gates jedes der Cross-Latch-Transistoren 210, 212, 214 und 216 empfangen. Die diodengeschalteten NMOS-Transistoren 354, 356 sind zwischen den Steuerknoten A und B und jeweiligen Transistoren 320 und 324 geschaltet, obwohl auch andere Diodenstrukturen in den Umfang der Offenbarung fallen.
Die Cross-Latch-Schaltung 110c weist ferner NMOS-Transistoren 360 und 362. Der Transistor 360 ist zwischen den NMOS-Transistor 212 und der VSSB-Schiene parallelgeschaltet und der Transistor 362 ist in Reihe zwischen den NMOS-Transistor 216 und die VSSB-Schiene geschaltet. Die Gates der NMOS-Transistoren 360 und 362 sind mit den Ausgangsanschlüssen 104 bzw. 102 kreuzgekoppelt, um die Signale Z und ZN in ihren komplementären Zuständen zu halten.
FIG.en 8 bis 11 zeigen beispielhafte Pegelumsetzer-Layouts gemäß manchen Ausführungsformen. 8 veranschaulicht den Pegelumsetzer 200 der 2, wobei die kreuzgekoppelten PMOS-Transistorpaare 338 und 342 der Nachlaufschaltung 130a als „TP1“ bezeichnet sind und die kreuzgekoppelten PMOS-Transistorpaare 332 und 334 der Nachlaufschaltung 130a als „TP2“ bezeichnet sind. Die NMOS-Transistorpaare 336 und 340 der Nachlaufschaltung 130a sind in 8 als „TN1“ bezeichnet. Die PMOS-Transistoren 218, 318, 222 und 322 der Eingangsschaltung 120a sind als P1 bezeichnet und die NMOS-Transistoren 220, 320, 224 und 324 der Eingangsschaltung 120a sind als N1 bezeichnet. Die PMOS-Transistoren 210 und 214 der Cross-Latch-Schaltung 110 sind als Mp1 bezeichnet und die NMOS-Transistoren 212 und 216 der Cross-Latch-Schaltung 110 sind als Mn1 bezeichnet.
9 zeigt ein beispielhaftes symmetrisches Layout 900 für den Pegelumsetzer 200, wobei die Transistoren NT1, TP1, P1, N1, Mp1, Mn1 und TP2 symmetrisch horizontal auf beiden Seiten einer Mittellinie 910 angeordnet sind. 10 veranschaulicht ein anderes symmetrisches Layout 1000, in dem die Transistoren NT1, TP1, P1, N1, Mp1, Mn1 und TP2 symmetrisch vertikal auf beiden Seiten der Mittellinie angeordnet sind. Zusätzlich können die NMOS- und PMOS-Komponenten in manchen Beispielen auf ihren jeweiligen Seiten der Mittellinie 910 zusammen gruppiert sein, um den Fertigungsprozess zu vereinfachen. Dies wird in dem beispielhaften Layout 1000 gezeigt, worin sich die PMOS-Transistoren TP2, TP1, P1 und Mp1 alle an dem oberen Abschnitt 1010 des Layouts 1000 befinden, während sich die NMOS-Transistoren Mn1, N1 und TN1 alle an dem unteren Abschnitt 1012 des Layout 1000 befinden. Darüber hinaus können die Transistoren NT1, TP1, P1, N1, Mp1, Mn1 und TP2 an anderen Layoutpositionen neu angeordnet werden, solange die Symmetrie erhalten bleibt. Solche symmetrischen Layouts sind ausgewogen und erlauben es den Ausgängen mit der gleichen Geschwindigkeit umzuschalten, wodurch die Leistung verbessert wird. 11 veranschaulicht ein Beispiel eines unsymmetrischen Layouts, wobei NMOS- und PMOS-Komponenten nicht zwangsläufig symmetrisch um eine Mittellinie angeordnet sind. Solche unsymmetrischen Layouts können beispielsweise für Implementierungen mit niedrigerer Geschwindigkeit geeignet sein. Andere symmetrische und unsymmetrische Layouts fallen in den Umfang der Offenbarung.
12 ist ein Flussdiagramm, das ein Beispiel eines Pegelumsetzverfahrens 1200 gemäß manchen Ausführungsformen veranschaulicht. Das Verfahren 1200 könnte in Verbindung mit jedwedem der hierin offenbarten beispielhaften Pegelumsetzerschaltungen implementiert sein. Unter Bezugnahme auf 12 in Verbindung mit FIG.en 1 bis 7, werden im Schritt 1210 erste und zweite Eingangssignale I, IN, die jeweilige erste und zweite Spannungsniveaus VSSA, VDDA aufweisen, an den Eingangsanschlüssen 202, 204 des Pegelumsetzers 100 empfangen. In dem veranschaulichten Beispiel ist der zweite Spannungspegel VDDA höher als der erste Spannungspegel VSSA. Ein erstes Steuersignal A mit dem ersten Spannungspegel VSSA, der auf dem ersten Eingangssignal I basiert, wird im Schritt 1220 erzeugt. Im Schritt 1230 wird ein zweites Steuersignal B basierend auf dem zweiten Eingangssignal IN erzeugt. Das zweite Steuersignal B liegt auf einem vierten Spannungspegel VDDB, der höher als der zweite Spannungspegel VDDA ist.
Im Schritt 1240 wird ein erstes Trackingsignal C basierend auf dem ersten Steuersignal A an eine Cross-Latch-Schaltung 120 bereitgestellt. Das erste Trackingsignal C weist einen dritten Spannungspegel VSSB auf, der höher ist als der erste Spannungspegel VSSA. Im Schritt 1250 wird der Cross-Latch-Schaltung 120 ein zweites Trackingsignal D basierend auf dem zweiten Steuersignal B bereitgestellt. Das zweite Trackingsignal D weist den vierten Spannungspegel VDDB auf. Ein erstes Ausgangssignal Z basierend auf dem zweiten Trackingsignal D, das den dritten Spannungspegel VSSB aufweist, wird von der Cross-Latch-Schaltung 120 im Schritt 1260 ausgegeben und ein zweites Ausgangssignal ZN basierend auf dem ersten Trackingsignal C, das den vierten Spannungspegel VDDB aufweist, wird von der Cross-Latch-Schaltung 120 im Schritt 1270 ausgegeben.
Die in den vorstehenden Ausführungsformen beschriebene Hochgeschwindigkeits-Übersteuerungspegelumsetzer-Vorrichtung nutzt ein Cross-Latch zum Durchführen des Pegelumsetzens. Dies ermöglicht die Nutzung der Struktur für 2xVDD- und 3xVDD-Anwendungen. Hierin offenbarte Ausführungsformen können beispielsweise höhere Umschaltgeschwindigkeiten bereitstellen und gleichzeitig Systemzuverlässigkeit erhalten oder verbessern. Manche Beispiele stellen Betriebsgeschwindigkeiten bei 250MHz bereit.
Gemäß manchen offenbarten Beispielen beinhaltet ein Pegelumsetzer eine Eingangsschaltung mit ersten und zweiten Eingangsanschlüssen, die konfiguriert sind, komplementäre Eingangssignale mit einem ersten Spannungspegel und einem zweiten Spannungspegel zu empfangen. Eine Cross-Latch-Schaltung ist mit der Eingangsschaltung gekoppelt. Die Cross-Latch-Schaltung hat erste und zweite Ausgangsanschlüsse, die konfiguriert sind, komplementäre Ausgangssignale mit einem dritten Spannungspegel und einem vierten Spannungspegel bereitzustellen. Die Eingangsschaltung beinhaltet erste und zweite Steuerknoten, die konfiguriert sind, erste und zweite Steuersignale auf dem ersten Spannungspegel und dem vierten Spannungspegel basierend auf den Eingangssignalen auszugeben. Eine Nachlaufschaltung ist mit der Eingangsschaltung und der Cross-Latch-Schaltung gekoppelt und konfiguriert, erste und zweite Trackingsignale an die Cross-Latch-Schaltung basierend auf den ersten und zweiten Steuersignalen einzugeben. Das erste Trackingsignal ist das größere von dem ersten Steuersignal und dem dritten Spannungspegel, und das zweite Trackingsignal ist das größere von dem zweiten Steuersignal und dem dritten Spannungspegel.
Andere offenbarte Beispiele beinhalten einen Pegelumsetzer, der erste und zweite Eingangsanschlüsse aufweist, die konfiguriert sind, komplementäre erste und zweite Eingangssignale in einer Niedrigspannungsdomäne zu empfangen, und erste und zweite Ausgangsanschlüsse, die konfiguriert sind, komplementäre erste und zweite Ausgangssignale bereitzustellen, die den ersten und zweiten Eingangssignalen in einer Hochspannungsdomäne entsprechen. Eine Eingangsschaltung ist zwischen dem ersten und dem zweiten Eingangsanschluss und dem ersten und dem zweiten Ausgangsanschluss verbunden. Die Eingangsschaltung verfügt über erste und zweite Steuerknoten, die konfiguriert sind, erste und zweite Steuersignale in den Hoch- und Niederspannungsdomänen basierend auf den ersten und zweiten Eingangssignalen auszugeben. Eine Cross-Latch-Schaltung ist mit der Eingangsschaltung und dem ersten und dem zweiten Ausgangsanschluss gekoppelt und beinhaltet erste und zweite Eingangsanschlüsse. Eine Nachlaufschaltung ist mit dem ersten und dem zweiten Steuerknoten und dem ersten und dem zweiten Eingangsanschluss der Cross-Latch-Schaltung gekoppelt. Die Nachlaufschaltung ist konfiguriert, erste und zweite Trackingsignale an das erste und das zweite Eingangssignal der Cross-Latch-Schaltung in der Hochspannungsdomäne basierend auf dem ersten und dem zweiten Steuersignal bereitzustellen.
Gemäß weiteren Beispielen beinhaltet ein Verfahren Empfangen erster und zweiter Eingangssignale mit jeweiligen ersten und zweiten Spannungspegeln, wobei der zweite Spannungspegel höher ist als der erste Spannungspegel. Es wird ein erstes Steuersignal erzeugt, bei dem der erste Spannungspegel auf dem ersten Eingangssignal basiert, und es wird ein zweites Steuersignal erzeugt, bei dem ein vierter Spannungspegel höher ist als der zweite Spannungspegel basierend auf dem zweiten Eingangssignal. Es wird ein erstes Trackingsignal an eine Cross-Latch-Schaltung bereitgestellt, die einen dritten Spannungspegel aufweist, der höher ist als der erste Spannungspegel basierend auf dem ersten Steuersignal. Ein zweites Trackingsignal wird an die Cross-Latch-Schaltung bereitgestellt, bei der der vierte Spannungspegel auf dem zweiten Steuersignal basiert. Ein erstes Ausgangssignal wird von der Cross-Latch-Schaltung ausgegeben, bei der der dritte Spannungspegel auf dem zweiten Trackingsignal basiert, und die Cross-Latch-Schaltung gibt ein zweites Ausgangssignal aus, bei dem der vierte Spannungspegel auf dem ersten Trackingsignal basiert.
Diese Offenbarung gibt einen Überblick über verschiedene Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird zu würdigen wissen, dass sich die vorliegende Offenbarung ohne weiteres als Grundlage für den Entwurf oder die Modifikation anderer Prozesse und Strukturen zur Ausführung des gleichen Zwecks und/oder dem Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwenden lassen. Der Fachmann sollte auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sich diverse Veränderungen, Substitutionen und Änderungen daran vornehmen lassen, ohne dass vom Geist und Umfang der vorliegenden Offenbarung abgewichen werden würde.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62855363 [0001]

Claims

Pegelumsetzer aufweisend: eine Eingangsschaltung, die einen ersten Eingangsanschluss und einen zweiten Eingangsanschluss aufweist, eingerichtet zum Empfangen komplementärer Eingangssignale auf einem ersten Spannungspegel und einem zweiten Spannungspegel; eine Cross-Latch-Schaltung, die mit der Eingangsschaltung gekoppelt ist, wobei die Cross-Latch-Schaltung einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss aufweist, eingerichtet zum Bereitstellen komplementärer Ausgangssignale auf einem dritten Spannungspegel und einem vierten Spannungspegel, wobei die Eingangsschaltung einen ersten Steuerknoten und einen zweiten Steuerknoten aufweist, die eingerichtet sind zum Ausgeben eines ersten Steuersignals und eines zweiten Steuersignals auf dem ersten Spannungspegel und dem vierten Spannungspegel basierend auf den Eingangssignalen; und eine Nachlaufschaltung, die mit der Eingangsschaltung und der Cross-Latch-Schaltung gekoppelt ist, eingerichtet zum Eingeben eines ersten Trackingsignals und eines zweiten Trackingsignals in die Cross-Latch-Schaltung basierend auf dem ersten Steuersignal und dem zweiten Steuersignal, wobei das erste Trackingsignal der größere ist von dem ersten Steuersignal und dem dritten Spannungspegel, und das zweite Trackingsignal der größere ist von dem zweiten Steuersignal und dem dritten Spannungspegel.
Pegelumsetzer nach Anspruch 1, wobei die Cross-Latch-Schaltung Folgendes aufweist: einen ersten PMOS-Transistor und einen ersten NMOS-Transistor, die in Reihe zwischen einer ersten Spannungsschiene eingerichtet zum Empfangen des vierten Spannungspegels und einer zweiten Spannungsschiene eingerichtet zum Empfangen des dritten Spannungspegels geschaltet sind, wobei eine Verbindung des ersten PMOS-Transistors und des ersten NMOS-Transistors den ersten Ausgangsanschluss bildet; einen zweiten PMOS-Transistor und einen zweiten NMOS-Transistor, die in Reihe zwischen der ersten Spannungsschiene und der zweiten Spannungsschiene geschaltet sind, wobei eine Verbindung des zweiten PMOS-Transistors und des zweiten NMOS-Transistors den zweiten Ausgangsanschluss bilden, wobei ein Gate-Anschluss des ersten PMOS-Transistors angeschlossen ist, um das zweite Trackingsignal zu empfangen, und ein Gate-Anschluss des zweiten PMOS-Transistors angeschlossen ist, um das erste Trackingsignal zu empfangen.
Pegelumsetzer nach Anspruch 2, wobei der erste Ausgangsanschluss mit einem Gate-Anschluss des zweiten NMOS-Transistors verbunden ist, wobei der zweite Ausgangsanschluss mit einem Gate-Anschluss des ersten NMOS-Transistors verbunden ist.
Pegelumsetzer nach Anspruch 2 oder 3, wobei ein Gate-Anschluss des ersten NMOS-Transistors angeschlossen ist, um das zweite Trackingsignal zu empfangen, und ein Gate-Anschluss des zweiten NMOS-Transistors angeschlossen ist, um das erste Trackingsignal zu empfangen.
Pegelumsetzer nach Anspruch 4, wobei die Cross-Latch-Schaltung aufweist: einen dritten NMOS-Transistor, der in Reihe mit dem ersten NMOS-Transistor zwischen dem ersten NMOS-Transistor und der zweiten Spannungsschiene geschaltet ist; und einen vierten NMOS-Transistor, der in Reihe mit dem zweiten NMOS-Transistor zwischen dem zweiten NMOS-Transistor und der zweiten Spannungsschiene geschaltet ist, wobei ein Gate-Anschluss des dritten NMOS-Transistors mit dem zweiten Ausgangsanschluss verbunden ist, und ein Gate-Anschluss des vierten NMOS-Transistors mit dem ersten Ausgangsanschluss verbunden ist.
Pegelumsetzer nach Anspruch 4, wobei die Cross-Latch-Schaltung aufweist: einen dritten NMOS-Transistor, der parallel mit dem ersten NMOS-Transistor zwischen dem ersten NMOS-Transistor und der zweiten Spannungsschiene geschaltet ist; und einen vierten NMOS-Transistor, der parallel mit dem zweiten NMOS-Transistor zwischen dem zweiten NMOS-Transistor und der zweiten Spannungsschiene geschaltet ist, wobei ein Gate-Anschluss des dritten NMOS-Transistors mit dem zweiten Ausgangsanschluss verbunden ist, und ein Gate-Anschluss des vierten NMOS-Transistors mit dem ersten Ausgangsanschluss verbunden ist.
Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei die Eingangsschaltung aufweist: einen ersten PMOS-Transistor und einen ersten NMOS-Transistor, die in Reihe zwischen dem ersten Ausgangsanschluss und dem ersten Eingangsanschluss geschaltet sind, wobei eine Verbindung des ersten PMOS-Transistors und des ersten NMOS-Transistors den ersten Steuerknoten bildet, wobei ein Gate-Anschluss des ersten PMOS-Transistors mit dem dritten Spannungspegel verbunden ist, und wobei ein Gate-Anschluss des ersten NMOS-Transistors mit dem zweiten Spannungspegel verbunden ist; einen zweiten PMOS-Transistor und einen zweiten NMOS-Transistor, die in Reihe zwischen dem zweiten Ausgangsanschluss und dem zweiten Eingangsanschluss geschaltet sind, wobei eine Verbindung des zweiten PMOS-Transistors und des zweiten NMOS-Transistors den zweiten Steuerknoten bildet, wobei ein Gate-Anschluss des zweiten PMOS-Transistors mit dem dritten Spannungspegel verbunden ist, und wobei ein Gate-Anschluss des zweiten NMOS-Transistors mit dem zweiten Spannungspegel verbunden ist.
Pegelumsetzer nach Anspruch 7, wobei die Eingangsschaltung aufweist: einen dritten PMOS-Transistor, der in Reihe zwischen dem ersten PMOS-Transistor und dem ersten Steuerknoten geschaltet ist; einen vierten PMOS-Transistor, der in Reihe zwischen dem zweiten PMOS-Transistor und dem zweiten Steuerknoten geschaltet ist; einen dritten NMOS-Transistor, der in Reihe zwischen dem ersten NMOS-Transistor und dem ersten Steuerknoten geschaltet ist; und einen vierten NMOS-Transistor, der in Reihe zwischen dem zweiten NMOS-Transistor und dem zweiten Steuerknoten geschaltet ist.
Pegelumsetzer nach Anspruch 8, wobei die Gate-Anschlüsse des dritten PMOS-Transistors und des vierten PMOS-Transistors mit dem dritten Spannungspegel verbunden sind, und wobei die Gate-Anschlüsse der dritten NMOS-Transistors und des vierten NMOS-Transistors mit dem zweiten Spannungspegel verbunden sind.
Pegelumsetzer nach einem der vorstehenden Ansprüche, wobei die Nachlaufschaltung aufweist: ein erstes kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem ersten Steuerknoten verbunden ist, und einen Ausgangsanschluss eingerichtet zum Ausgeben des ersten Trackingsignals aufweist; ein zweites kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem zweiten Steuerknoten verbunden ist, und einen Ausgangsanschluss eingerichtet zum Ausgeben des zweiten Trackingsignals aufweist.
Pegelumsetzer nach Anspruch 10, wobei die Nachlaufschaltung aufweist: ein erstes kreuzgekoppeltes NMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem ersten Steuerknoten verbunden ist, und einen Ausgangsanschluss aufweist; und ein zweites kreuzgekoppeltes NMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem zweiten Steuerknoten verbunden ist, und einen Ausgangsanschluss aufweist, wobei die Eingangsschaltung aufweist: einen dritten PMOS-Transistor, der in Reihe zwischen dem ersten PMOS-Transistor und dem ersten Steuerknoten geschaltet ist, wobei der dritte PMOS-Transistor einen Gate-Anschluss aufweist, der mit dem Ausgangsanschluss des ersten kreuzgekoppelten NMOS-Transistorpaars verbunden ist; und einen vierten PMOS-Transistor, der in Reihe zwischen dem zweiten PMOS-Transistor und dem zweiten Steuerknoten geschaltet ist; wobei der vierte PMOS-Transistor einen Gate-Anschluss aufweist, der mit dem Ausgangsanschluss des ersten kreuzgekoppelten NMOS-Transistorpaares verbunden ist.
Pegelumsetzer nach Anspruch 10 oder 11, wobei die Nachlaufschaltung aufweist: ein drittes kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem zweiten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem ersten Steuerknoten verbunden ist, und einen Ausgangsanschluss aufweist; und ein viertes kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem zweiten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem zweiten Steuerknoten verbunden ist, und einen Ausgangsanschluss aufweist, wobei die Eingangsschaltung aufweist: einen dritten NMOS-Transistor, der in Reihe zwischen dem ersten NMOS-Transistor und dem ersten Steuerknoten geschaltet ist, wobei der dritte NMOS-Transistor einen Gate-Anschluss aufweist, der mit dem Ausgangsanschluss des dritten kreuzgekoppelten PMOS-Transistorpaars verbunden ist; einen vierten NMOS-Transistor, der in Reihe zwischen dem zweiten NMOS-Transistor und dem zweiten Steuerknoten geschaltet ist, wobei der vierte NMOS-Transistor einen Gate-Anschluss aufweist, der mit dem Ausgangsanschluss des vierten kreuzgekoppelten PMOS-Transistorpaars verbunden ist.
Pegelumsetzer aufweisend: einen ersten Eingangsanschluss und einen zweiten Eingangsanschluss eingerichtet zum Empfangen komplementärer erster und zweiter Eingangssignale in einer Niederspannungsdomäne; einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss eingeirchtet zum Bereitstellen komplementärer erster und zweiter Ausgangssignale, die den ersten und zweiten Eingangssignalen in einer Hochspannungsdomäne entsprechen; eine Eingangsschaltung, die zwischen dem ersten Eingangsanschluss und dem zweiten Eingangsanschluss, und dem ersten Ausgangsanschluss und dem zweiten Ausgangsanschluss verbunden ist, wobei die Eingangsschaltung einen ersten Steuerknoten und einen zweiten Steuerknoten eingerichtet zum Ausgeben erster und zweiter Steuersignale in der Hochspannungsdomäne und der Niederspannungsdomäne basierend auf den ersten und zweiten Eingangssignalen aufweist; eine Cross-Latch-Schaltung, die mit der Eingangsschaltung und dem ersten Ausgangsanschluss und dem zweiten Ausgangsanschluss gekoppelt ist, wobei die Cross-Latch-Schaltung einen ersten Eingangsanschluss und einen zweiten Eingangsanschluss aufweist; und eine Nachlaufschaltung, die mit dem ersten Steuerknoten und dem zweiten Steuerknoten und dem ersten Eingangsanschluss und dem zweiten Eingangsanschluss der Cross-Latch-Schaltung gekoppelt ist, wobei die Nachlaufschaltung eingerichtet ist zum Bereitstellen erster und zweiter Trackingsignale an den ersten Eingangsanschluss und einen zweiten Eingangsanschluss der Cross-Latch-Schaltung in der Hochspannungsdomäne basierend auf den ersten und zweiten Steuersignalen.
Pegelumsetzer nach Anspruch 13, wobei die Niederspannungsdomäne einen ersten Spannungspegel und einen zweiten Spannungspegel aufweist, der höher als der erste Spannungspegel ist, wobei die Hochspannungsdomäne einen dritten Spannungspegel und einen vierten Spannungspegel aufweist, der höher als der zweite Spannungspegel ist.
Pegelumsetzer nach Anspruch 14, wobei der zweite Spannungspegel und der dritte Spannungspegel gleich sind.
Pegelumsetzer nach Anspruch 14 oder 15, wobei die Cross-Latch-Schaltung aufweist: einen ersten PMOS-Transistor und einen ersten NMOS-Transistor, die in Reihe zwischen einer ersten Spannungsschiene eingerichtet zum Empfangen des vierten Spannungspegels und einer zweiten Spannungsschiene eingerichtet zum Empfangen des dritten Spannungspegels geschaltet sind, wobei eine Verbindung des ersten PMOS-Transistors und dem ersten NMOS-Transistor den ersten Ausgangsanschluss bildet, wobei ein Gate-Anschluss des ersten PMOS-Transistors verbunden ist, um das zweite Trackingsignal zu empfangen; einen zweiten PMOS-Transistor und einen zweiten NMOS-Transistor, die in Reihe zwischen der ersten Spannungsschiene und der zweiten Spannungsschiene geschaltet sind, wobei eine Verbindung des zweiten PMOS-Transistors und des zweiten NMOS-Transistors den zweiten Ausgangsanschluss bilden, wobei ein Gate-Anschluss des zweiten PMOS-Transistors verbunden ist, um das erste Trackingsignal zu empfangen.
Pegelumsetzer nach Anspruch 16, wobei die Eingangsschaltung aufweist: einen ersten PMOS-Transistor und einen ersten NMOS-Transistor, die in Reihe zwischen dem ersten Ausgangsanschluss und dem ersten Eingangsanschluss geschaltet sind, wobei eine Verbindung des ersten PMOS-Transistors und des ersten NMOS-Transistors den ersten Steuerknoten bildet, wobei ein Gate-Anschluss des ersten PMOS-Transistors mit dem dritten Spannungspegel verbunden ist, und wobei ein Gate-Anschluss des ersten NMOS-Transistors mit dem zweiten Spannungspegel verbunden ist; und einen zweiten PMOS-Transistor und einen zweiten NMOS-Transistor, die in Reihe zwischen dem zweiten Ausgangsanschluss und dem zweiten Eingangsanschluss geschaltet sind, wobei eine Verbindung des zweiten PMOS-Transistors und des zweiten NMOS-Transistors den zweiten Steuerknoten bildet, wobei ein Gate-Anschluss des zweiten PMOS-Transistors mit dem dritten Spannungspegel verbunden ist, und wobei ein Gate-Anschluss des zweiten NMOS-Transistors mit dem zweiten Spannungspegel verbunden ist, wobei die Nachlaufschaltung beinhaltet: ein erstes kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem ersten Steuerknoten verbunden ist, und einen Ausgangsanschluss eingerichtet zum Ausgeben des ersten Trackingsignals aufweist; und ein zweites kreuzgekoppeltes PMOS-Transistorpaar, das einen ersten Eingangsanschluss, der mit dem dritten Spannungspegel verbunden ist, einen zweiten Eingangsanschluss, der mit dem zweiten Steuerknoten verbunden ist, und einen Ausgangsanschluss zum Ausgeben des zweiten Trackingsignal aufweist.
Pegelumsetzer nach Anspruch 17, wobei die Eingangsschaltung, die Cross-Latch-Schaltung und die Nachlaufschaltung mehrere PMOS-Vorrichtungen und mehrere NMOS-Vorrichtungen aufweisen, und wobei die PMOS-Vorrichtungen und die NMOS-Vorrichtungen symmetrisch in oder auf einem Substrat angeordnet sind.
Pegelumsetzverfahren umfassend: Empfangen eines ersten Eingangssignals und eines zweiten Eingangssignals die einen ersten Spannungspegel und einen zweiten Spannungspegel aufweisen, wobei der zweite Spannungspegel höher ist als der erste Spannungspegel; Erzeugen eines ersten Steuersignals mit dem ersten Spannungspegel basierend auf dem ersten Eingangssignal; Erzeugen eines zweiten Steuersignals mit einem vierten Spannungspegel, der höher ist als der zweite Spannungspegel, basierend auf dem zweiten Eingangssignal; Bereitstellen eines ersten Trackingsignals an eine Cross-Latch-Schaltung, die einen dritten Spannungspegel aufweist, der höher ist als der erste Spannungspegel ist, basierend auf dem ersten Steuersignal; Bereitstellen eines zweiten Trackingsignals an die Cross-Latch-Schaltung, die den vierten Spannungspegel aufweist, basierend auf dem zweiten Steuersignal; Ausgeben eines ersten Ausgabesignals durch die Cross-Latch-Schaltung, die den dritten Spannungspegel aufweist, basierend auf dem zweiten Trackingsignal; und Ausgeben eines zweiten Ausgabesignals durch die Cross-Latch-Schaltung, die den vierten Spannungspegel aufweist, basierend auf dem ersten Trackingsignal.
Verfahren nach Anspruch 19, wobei der zweite Spannungspegel und der dritte Spannungspegel gleich sind.