CN116683872B - 一种双平衡混频器电路、集成电路及其实现方法 - Google Patents

一种双平衡混频器电路、集成电路及其实现方法 Download PDF

Info

Publication number
CN116683872B
CN116683872B CN202310674054.5A CN202310674054A CN116683872B CN 116683872 B CN116683872 B CN 116683872B CN 202310674054 A CN202310674054 A CN 202310674054A CN 116683872 B CN116683872 B CN 116683872B
Authority
CN
China
Prior art keywords
differential
load
transistor
differential input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310674054.5A
Other languages
English (en)
Other versions
CN116683872A (zh
Inventor
周立人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Taorun Semiconductor Co ltd
Original Assignee
Shanghai Taorun Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Taorun Semiconductor Co ltd filed Critical Shanghai Taorun Semiconductor Co ltd
Priority to CN202310674054.5A priority Critical patent/CN116683872B/zh
Publication of CN116683872A publication Critical patent/CN116683872A/zh
Application granted granted Critical
Publication of CN116683872B publication Critical patent/CN116683872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种双平衡混频器电路、集成电路及其实现方法，其中双平衡混频器电路包括：输入电路，用于根据输入电压，生成共模电流，并将共模电流输出给吉尔伯特混频电路；吉尔伯特混频电路，用于将外部输入的差分射频信号对和差分本振信号对混频，生成混频差分电流信号对；负载电路，用于将吉尔伯特混频电路输出的混频差分电流信号对，通过一负载晶体管对转化为混频差分电压信号对。本发明利用负载晶体管替代常规的负载电阻，将混频差分电流信号对转换为混频差分电压信号对，提升输出电压的放大倍数，提高电路的电压裕度；还能通过源极跟随器生成两种不同直流分量的混频差分电压信号，减少电路面积，增加电路的应用范围。

Description

一种双平衡混频器电路、集成电路及其实现方法
技术领域
本发明涉及射频集成电路领域，具体涉及一种双平衡混频器电路。
背景技术
随着纳米工艺技术的不断发展进步，低功耗高性能成为当前双平衡混频器的设计难点。传统的双平衡混频器采用电流源共模偏置和电阻负载。所采用的电流源共模偏置，在实现时需要一个电流源偏置网络，这不仅增加了很多功耗，还无法抵抗电源噪声对放大单元的影响。所采用的电阻负载，当输入对管跨导很大时，就会在输出节点产生很高的电压降，这不仅使得电路很难做到高电压增益，还使得输出电压裕度很小，电路鲁棒性不好。因此合理设计一种低功耗高性能双平衡混频器具有重要意义。
发明内容
为了解决传统双平衡混频器电路功耗高、电压增益低等技术问题，本发明提供双平衡混频器电路、集成电路及其实现方法。
具体的，本发明的技术方案如下：
第一方面，本发明提供了一种双平衡混频器电路，包括：
输入电路，用于根据输入电压，生成共模电流，并将所述共模电流输出给吉尔伯特混频电路；
所述吉尔伯特混频电路，包括一吉尔伯特单元，用于将外部输入的差分射频信号对和差分本振信号对进行混频，生成混频差分电流信号对；
负载电路，用于将所述吉尔伯特混频电路输出的所述混频差分电流信号对，通过一负载晶体管对转化为混频差分电压信号对。
本实施方法利用输入电路和吉尔伯特混频电路生成混频差分电流信号对，并使用负载晶体管替代常规的负载电阻，提升了输出电压的放大倍数。
在一些双平衡混频器电路的实施方法，
所述负载电路，包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2和第二共模反馈电阻R3；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8的源极和所述第二负载晶体管M9的源极均接地；
所述第一共模反馈电阻R2的第一端与所述吉尔伯特混频电路的第一输出端电连接，所述第一共模反馈电阻R2的第二端与所述第二共模反馈电阻R3的第一端电连接，所述第二共模反馈电阻R3的第二端与所述吉尔伯特混频电路的第二输出端电连接，所述第一共模反馈电阻R2与所述第二共模反馈电阻R3的连接中间点分别与所述第一负载晶体管M8的栅极、以及所述第二负载晶体管M9的栅极电连接。
本实施方法提供了负载电路中负载晶体管对和两个共模反馈电阻在电路中的连接结构，这两个共模反馈电阻为负载晶体管对直接提供了栅极电压，无需额外电源提供栅极电压，节约了电路的能耗。
在一些双平衡混频器电路的实施方法，
所述吉尔伯特混频电路中的吉尔伯特单元包括三对差分对管，分别为：第一射频差分输入管M0和第二射频差分输入管M1；第一本振差分输入管M2、第二本振差分输入管M4；以及第三本振差分输入管M3、第四本振差分输入管M5；其中：
其中，所述第一射频差分输入管M0的栅极作为正向差分射频信号的输入端，所述第二射频差分输入管M1的栅极作为反向差分射频信号的输入端；所述第一射频差分输入管M0的源级、所述第二射频差分输入管M1的源极均与所述输入电路的输出端电连接；所述第一射频差分输入管M0的漏极分别与所述第一本振差分输入管M2的源极、所述第二本振差分输入管M4的源极电连接，所述第二射频差分输入管M1的漏极分别与所述第三本振差分输入管M3的源极、所述第四本振差分输入管M5的源极电连接；所述第一本振差分输入管M2的栅极、以及所述第四本振差分输入管M5的栅极均输入正向差分本振信号；所述第二本振差分输入管M4的栅极和所述第三本振差分输入管M3的栅极均输入反向差分本振信号；所述第一本振差分输入管M2的漏极和所述第三本振差分输入管M3的漏极电连接，作为所述吉尔伯特混频电路的第一输出端，所述第二本振差分输入管M4的漏极和所述第四本振差分输入管M5的漏极电连接，作为所述吉尔伯特混频电路的第二输出端。
本实施方法吉尔伯特混频电路中的吉尔伯特单元所包含的晶体管的连接结构。
在一些双平衡混频器电路的实施方法，所述吉尔伯特混频电路的两个输出端输出的混频差分电流信号对在所述负载电路的作用下生成混频差分电压信号对；其中：
所述混频差分电压信号对相对于所述差分射频信号对的变频放大倍数Av_ls为：
其中，μn是载流子迁移率，COX是晶体管单位面积的栅氧化层电容，W/L是所述第一射频差分输入管M0或所述第二射频差分输入管M1的宽长比，λ是所述第一负载晶体管M8或第二负载晶体管M9的沟道长度调制系数，IC是所述共模电流的电流值；所述第一射频差分输入管M0的宽长比与所述第二射频差分输入管M1的宽长比一致，所述第一负载晶体管M8与所述第二负载晶体管M9的沟道长度调制系数一致。
本实施方法提供了当前电路混频差分电压信号的放大倍数，仅与共模电流成反比，能够通过调整输入电压或输入电路中的电阻，减少共模电流，达到双平衡混频器输出电压高增益的目的。
在一些双平衡混频器电路的实施方法，
所述负载电路还包括源极跟随器，所述源极跟随器用于根据输入的所述混频差分电压信号对，输出源极跟随差分电流信号对，并通过负载电阻将所述源极跟随差分电流信号对转换为源极跟随差分电压信号对；
所述源极跟随差分电压信号对相对于所述差分射频信号对的变频放大倍数Av为：
其中，gm是第一源极跟随器差分输入晶体管M6或第二源极跟随器差分输入晶体管M7的跨导，R是第一负载电阻R0或第二负载电阻R1的阻值，且所述第一负载电阻R0与第二负载电阻R1的阻值相同。
本实施方法提供了混频差分电流信号对在源极跟随器的作用下，输出的源极跟随差分电压信号对的变频放大倍数近似于混频差分电压信号的变频放大倍数，源极跟随差分电压信号对中的直流电压分量会因源极跟随器中的M6、M7压降造成电压平移。通过生成两个直流分量不同的混频差分电压信号对，增强电路鲁棒性，且使用源极跟随器实现电路双输出，也减少了电路面积，增大了电路的应用范围。
在一些双平衡混频器电路的实施方法，所述负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且所述源极跟随器包括：所述第一源极跟随器差分输入晶体管M6、所述第二源极跟随器差分输入晶体管M7、所述第一负载电阻R0、所述第二负载电阻R1；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8和所述第二负载晶体管M9的源极均接地；
所述第一源极跟随器差分输入晶体管M6的栅极电连接所述吉尔伯特混频电路的第一输出端，所述第二源极跟随器差分输入晶体管M7的栅极电连接所述吉尔伯特混频电路的第二输出端；所述第一源极跟随器差分输入晶体管M6的漏极与所述第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；所述第一源极跟随器差分输入晶体管M6的源极分别与所述第一共模反馈电阻R2的第一端、所述第一负载电阻R0的第一端电连接，并输出正向第二混频差分电流信号；所述第二源极跟随器差分输入晶体管M7的源极分别与所述第二共模反馈电阻R3的第二端、所述第二负载电阻R1的第一端连接，并输出负向第二混频差分电流信号；所述第一负载电阻R0的第二端、所述第二负载电阻R1的第二端均接地；所述第一源极跟随器差分输入晶体管M6的源极与所述第一负载电阻R0的第一端的连接电输出正向源极跟随差分电压信号，所述第二源极跟随器差分输入晶体管M7的源极与所述第二负载电阻R1的第一端的连接电输出负向源极跟随差分电压信号。
本实施方法提供了生成源极跟随差分电压信号对的负载电路所包含的元器件的连接结构。
在一些双平衡混频器电路的实施方法，
所述输入电路，包括：电感Lc、电阻Rc；其中：
所述电感Lc的第一端接电压源；所述电感Lc的第二端作为所述输入电路的输出端，与所述吉尔伯特混频电路的输入端电连接。
本实施方法提供了输入电路所包含的元器件及其连接关系，其中电感Lc可以过滤电源中高频噪声，提高了电源噪声抑制比，为吉尔伯特混频电路提供稳定的共模电流，且该输入电路无需有源电流源偏置网络提供共模电流，降低了功耗。
第二方面，本发明提供了一种集成电路，包括前述的任意一种低功耗高性能双平衡混频器电路。
第三方面，本发明提供了一种双平衡混频器电路的实现方法，包括：
通过电路自身共模偏置，产生成共模电流，输入到吉尔伯特单元；
吉尔伯特单元利用所述共模电流，将输入的差分本振信号对和差分射频信号对进行混频，生成混频差分电流信号对；
通过一负载电路将所述混频差分电流信号对转化为混频差分电压信号对；所述负载电路包括一负载晶体管对。
本实施方法利用输入电路和吉尔伯特混频电路生成混频差分电流信号对，并使用负载晶体管替代常规的负载电阻，提升了输出电压的放大倍数。
在一些双平衡混频器电路的实现方法的实施方法，所述负载电路包括：一对负载晶体管、一对共模反馈电阻以及一源级跟随器；其中：所述负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且所述源极跟随器包括：所述第一源极跟随器差分输入晶体管M6、所述第二源极跟随器差分输入晶体管M7、所述第一负载电阻R0、所述第二负载电阻R1；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8和所述第二负载晶体管M9的源极均接地；
所述第一源极跟随器差分输入晶体管M6的栅极电连接所述吉尔伯特混频电路的第一输出端，所述第二源极跟随器差分输入晶体管M7的栅极电连接所述吉尔伯特混频电路的第二输出端；所述第一源极跟随器差分输入晶体管M6的漏极与所述第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；所述第一源极跟随器差分输入晶体管M6的源极与所述第一共模反馈电阻R2的第一端、所述第一负载电阻R0的第一端电连接；所述第二源极跟随器差分输入晶体管M7的源极与所述第二共模反馈电阻R3的第二端、所述第二负载电阻R1的第一端连接；所述第一负载电阻R0的第二端、所述第二负载电阻R1的第二端均接地；
在所述的通过一负载电路将所述混频差分电流信号对转化为混频差分电压信号之后，还包括：
将所述混频差分电压信号对输入到所述源极跟随器；
通过所述源极跟随器生成源极跟随差分电流信号对；
将所述源极跟随差分电流信号对转换为源极跟随差分电压信号对。
本实施方法提供了生成源极跟随差分电压信号对的负载电路所包含的元器件的连接关系，混频差分电流信号对在源极跟随器的作用下，输出的源极跟随差分电压信号对的变频放大倍数近似于混频差分电压信号对的变频放大倍数，源极跟随差分电压信号对中的直流电压分量会因源极跟随器中的M6、M7压降造成电压平移。通过生成两个直流分量不同的混频差分电压信号对，增强电路鲁棒性，且使用源极跟随器实现电路双输出，也减少了电路面积，增大了电路的应用范围。
与现有技术相比，本发明至少具有以下一项有益效果：
1、本发明利用输入电路和吉尔伯特混频电路生成混频差分电流信号对，并使用负载晶体管替代常规的负载电阻，将混频差分电流信号对转换为混频差分电压信号对，提升了输出电压的放大倍数。
2、本发明提供了将负载晶体管作为负载的负载电路时，输出的混频差分电压信号对相对于输入的差分射频信号对的变频放大倍数的计算公式；通过该计算公式可知使用这种负载电路在输入对管跨导很大时，电路能够保持较大的电压降，提高了整体电路输出的电压裕度。
3、本发明提供了生成源极跟随差分电压信号对的负载电路所包含的元器件的连接关系，混频差分电流信号对在源极跟随器的作用下，输出源极跟随差分电压信号，源极跟随差分电压信号对中的直流电压分量会因源极跟随器中的M6、M7压降造成电压平移。本发明输出了两个直流分量不同的信号对，提高电路的鲁棒性，且发明是基于源极跟随器实现电路的双输出，也减小了电路的面积，增加电路应用范围。
4、本发明提供了输入电路所包含的电阻Rc、电感Lc连接关系，电感Lc可以过滤电源中高频噪声，提高了电源噪声抑制比，为吉尔伯特混频电路提供稳定的共模电流，且该输入电路无需有源电流源偏置网络提供共模电流，降低了功耗。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明提供的一种双平衡混频器电路的一个实施例的电路图；
图2是本发明提供的一种双平衡混频器电路的一个实施例的电路图；
图3是本发明提供的一种双平衡混频器电路的实施方法的一个实施例的流程图。
附图标号说明：100--输入电路；200--吉尔伯特混频电路；300-负载电路。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在一个实施例中，参考说明书附图1，本发明提供的一种双平衡混频器电路，其特征在于，包括：
输入电路100，用于根据输入电压，生成共模电流，并将共模电流输出给吉尔伯特混频电路200。
吉尔伯特混频电路200，包括一吉尔伯特单元，用于将外部输入的差分射频信号对(Ip_rf、In_rf)和差分本振信号对(Ip_lo、In_lo)进行混频，生成混频差分电流信号对；
负载电路300，用于将吉尔伯特混频电路200输出的混频差分电流信号对，通过一负载晶体管对转化为混频差分电压信号对(Op_ls、On_ls)。
本实施例利用输入电路100和吉尔伯特混频电路200生成混频差分电流信号对，并使用负载晶体管将混频差分电流信号对转换为混频差分电压信号对，替代了常规的负载电阻，提升了输出电压的放大倍数。
本实施例在前述实施例的基础上提供了一种双平衡混频器电路，如图1所示，其中:
负载电路300，包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2和第二共模反馈电阻R3；其中：
第一负载晶体管M8和第二晶体管M9为NMOS管，第一负载晶体管M8的漏极与吉尔伯特混频电路200的第一输出端电连接，第二负载晶体管M9的漏极与吉尔伯特混频电路200的第二输出端电连接，第一负载晶体管M8的源极和第二负载晶体管M9的源极均接地；
第一共模反馈电阻R2的第一端与吉尔伯特混频电路200的第一输出端电连接，第一共模反馈电阻R2的第二端与第二共模反馈电阻R3的第一端电连接，第二共模反馈电阻R3的第二端与吉尔伯特混频电路200的第二输出端电连接，第一共模反馈电阻R2与第二共模反馈电阻R3的连接中间点分别与第一负载晶体管M8的栅极、以及第二负载晶体管M9的栅极电连接。
本实施例提供了使用负载晶体管作为负载的负载电路300所包含的元器件的连接结构，其中本实施例使用阻值相等的第一共模反馈电阻R2和第二共模反馈电阻R3为负载晶体管对的栅极提供栅极共模电压，节约了功耗，也可另外使用其他电源第一负载晶体管M8的栅极、以及第二负载晶体管M9的栅极提供栅极电压，对此不做限定。
本实施例在前一个实施例的基础上提供了一种双平衡混频器电路，
吉尔伯特混频电路200中的吉尔伯特单元包括三对差分对管，分别为：第一射频差分输入管M0和第二射频差分输入管M1；第一本振差分输入管M2、第二本振差分输入管M4；以及第三本振差分输入管M3、第四本振差分输入管M5；其中：
第一射频差分输入管M0、第二射频差分输入管M1、第一本振差分输入管M2、第二本振差分输入管M4、第三本振差分输入管M3、第四本振差分输入管M5均为PMOS管。第一射频差分输入管M0的栅极作为正向差分射频信号Ip_rf的输入端，第二射频差分输入管M1的栅极作为反向差分射频信号In_rf的输入端；第一射频差分输入管M0的源级、第二射频差分输入管M1的源极均与输入电路100的输出端电连接；第一射频差分输入管M0的漏极分别与第一本振差分输入管M2的源极、第二本振差分输入管M4的源极电连接，第二射频差分输入管M1的漏极分别与第三本振差分输入管M3的源极、第四本振差分输入管M5的源极电连接；第一本振差分输入管M2的栅极、以及第四本振差分输入管M5的栅极均输入正向差分本振信号Ip_lo；第二本振差分输入管M4的栅极和第三本振差分输入管M3的栅极均输入反向差分本振信号In_lo；第一本振差分输入管M2的漏极和第三本振差分输入管M3的漏极电连接，作为吉尔伯特混频电路200的第一输出端，第二本振差分输入管M4的漏极和第四本振差分输入管M5的漏极电连接，作为吉尔伯特混频电路200的第二输出端。
本实施例提供了一种常见的双平衡混频电路的电路结构，通过差分输入的本振差分信号对和射频差分信号对，抵消了本振泄露，并将本振差分信号对和射频差分信号对混频后输出混频差分电流信号对。
上述实施例中，吉尔伯特混频电路200的两个输出端输出的混频差分电流信号对在负载电路300的作用下生成混频差分电压信号对(Op_ls、On_ls)；其中：
混频差分电压信号对(Op_ls、On_ls)相对于和差分射频信号对(Ip_rf、In_rf)的变频放大倍数Av_ls为：
其中，μn是载流子迁移率，COX是晶体管单位面积的栅氧化层电容，W/L是第一射频差分输入管M0或第二射频差分输入管M1的宽长比，λ是第一负载晶体管M8或第二负载晶体管M9的沟道长度调制系数，IC是共模电流的电流值，即经过电感Lc或电阻Rc的电流，第一射频差分输入管M0的宽长比与所述第二射频差分输入管M1的宽长比一致，第一负载晶体管M8与第二负载晶体管M9的沟道长度调制系数一致。
本实施例提供了将负载晶体管作为负载的负载电路300，混频差分电压信号对相对于输入的差分射频信号对的变频放大倍数，传统的负载电路是由两个阻值相同的负载电阻构成这两个负载电阻的一端分别与吉尔伯特混频电路200的第一输出端和第二输出端电连接，另一端均接地，此传统的负载电路输出的混频差分电压信号对相对于差分射频信号对的变频放大倍数Av0为：
其中，μn是载流子迁移率，COX是MOS管单位面积的栅氧化层电容，W/L是晶体管M0或M1的宽长比，IC是共模电流，R是传统负载电路中的两个负载电阻中任一电阻的阻值。可以看到，增益与共模电流成正比，但传统负载电路中的两个负载电阻的电压降又限制电流的取值，即便输入对管跨导(与M0或M1的宽长比成正相关)较大时，也难以做到高增益。而采用负载晶体管作为负载晶体管的等效阻抗r0＝1/(λ*IC)，将r0代入传统的负载电路的变频放大倍数Av0的计算式中的R，推得本实施例生成的混频差分电压信号对相对于差分射频信号对的变频放大倍数Av_ls，由变频放大倍数Av_ls可见电路增益和共模电流成反比，大大降低了功耗，且保障了在输入对管跨导较大时，输出能够通过降低共模电流IC达到较大变频放大倍数，电路具有较好的电压裕度。
本申请的另一实施例，在上述第一个实施例的基础上，在负载电路中增加一源极跟随器，具体的，如图2所示，本实施例的双平衡混频器电路中，负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且源极跟随器包括：第一源极跟随器差分输入晶体管M6、第二源极跟随器差分输入晶体管M7、第一负载电阻R0、第二负载电阻R1；其中：
第一负载晶体管M8的漏极与吉尔伯特混频电路200的第一输出端电连接，第二负载晶体管M9的漏极与吉尔伯特混频电路200的第二输出端电连接，第一负载晶体管M8和第二负载晶体管M9的源极均接地；
第一源极跟随器差分输入晶体管M6的栅极电连接吉尔伯特混频电路200的第一输出端，第二源极跟随器差分输入晶体管M7的栅极电连接吉尔伯特混频电路200的第二输出端；第一源极跟随器差分输入晶体管M6的漏极与第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；第一源极跟随器差分输入晶体管M6的源极分别与第一共模反馈电阻R2的第一端、第一负载电阻R0的第一端电连接，并输出正向第二混频差分电流信号；第二源极跟随器差分输入晶体管M7的源极分别与第二共模反馈电阻R3的第二端、第二负载电阻R1的第一端连接，并输出负向第二混频差分电流信号；第一负载电阻R0的第二端、第二负载电阻R1的第二端均接地；第一源极跟随器差分输入晶体管M6的源极与第一负载电阻R0的第一端的连接电输出正向源极跟随差分电压信号Op，第二源极跟随器差分输入晶体管M7的源极与第二负载电阻R1的第一端的连接电输出负向源极跟随差分电压信号On。
本实施例提供了生成源极跟随差分电压信号对(Op、On)的负载电路所包含的元器件的连接结构。
本实施例中的源极跟随器主要用于根据输入的混频差分电压信号对，输出源极跟随差分电流信号对，并通过阻值相等的负载电阻R0和R1，将源极跟随差分电流信号对转换为源极跟随差分电压信号对(Op、On)；
源极跟随差分电压信号对(Op、On)相对于和差分射频信号对(Ip_rf、In_rf)的变频放大倍数Av为：
其中，gm是第一源极跟随器差分输入晶体管M6或第二源极跟随器差分输入晶体管M7的跨导，R是第一负载电阻R0或第二负载电阻R1的阻值，且第一负载电阻R0与第二负载电阻R1的阻值相同。
混频差分电流信号对在源极跟随器的作用下，因近似于1，输出的源极跟随差分电压信号对的变频放大倍数Av近似于混频差分电压信号的变频放大倍数Av_ls。本专利中计算的变频放大倍数Av_ls或Av都是基于电压信号对中的交流分量计算，它们的交流分量的变频放大倍数基本一致，但源极跟随差分电压信号对和混频差分电压信号对中的直流电压分量会因源极跟随器中的M6、M7管的压降造成电压平移。最终使整体电路能够输出两个直流分量不同的信号对，增强电路鲁棒性，且使用源极跟随器实现电路双输出，也减少了电路面积，增大了电路的应用范围。
本申请的另一实施例，在上述任一实施例的基础上，如图1或2所示，输入电路100，包括：电感Lc、电阻Rc；其中：
电感Lc的第一端接电压源；电感Lc的第二端作为输入电路100的输出端，与吉尔伯特混频电路200的输入端电连接。
本实施例提供了输入电路100所包含的元器件及其连接关系，其中电感Lc可以过滤电源中高频噪声，提高了电源噪声抑制比，为吉尔伯特混频电路200提供稳定的共模电流，且该输入电路无需有源电流源偏置网络提供共模电流，降低了功耗。
本实施例为一种集成电路，包括前述任一实施例的双平衡混频器电路，本实施例的双平衡混频器电路将传统的负载电阻替换为MOS管负载，占用芯片面积小，功耗低，输出增益大；并且能够利用源极跟随器同时输出两种不同直流分量大小的混频信号，增加了电路的应用范围。
在一个实施例中，参考说明书附图3，本发明提供的一种双平衡混频器电路的实现方法，包括：
S110，通过电路自身共模偏置，产生成共模电流，输入到吉尔伯特单元。
S120，吉尔伯特单元利用共模电流，将输入的差分本振信号对(Ip_lo、In_lo)和差分射频信号对(Ip_rf、In_rf)进行混频，生成混频差分电流信号对。
S130，通过一负载电路将混频差分电流信号对转化为混频差分电压信号对(Op_ls、On_ls)；负载电路包括一负载晶体管对。
本实施例提供了利用输入电路和吉尔伯特混频电路生成混频差分电流信号对，并使用负载晶体管替代常规的负载电阻，提升了输出电压的放大倍数的方法。
本实施例在前一个实施例的基础上提供了一种双平衡混频器的实现方法，负载电路包括：一对负载晶体管、一对共模反馈电阻以及一源级跟随器；其中：负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且源极跟随器包括：第一源极跟随器差分输入晶体管M6、第二源极跟随器差分输入晶体管M7、第一负载电阻R0、第二负载电阻R1；其中：
第一负载晶体管M8的漏极与吉尔伯特混频电路的第一输出端电连接，第二负载晶体管M9的漏极与吉尔伯特混频电路的第二输出端电连接，第一负载晶体管M8和第二负载晶体管M9的源极均接地；
第一源极跟随器差分输入晶体管M6的栅极电连接吉尔伯特混频电路的第一输出端，第二源极跟随器差分输入晶体管M7的栅极电连接吉尔伯特混频电路的第二输出端；第一源极跟随器差分输入晶体管M6的漏极与第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；第一源极跟随器差分输入晶体管M6的源极与第一共模反馈电阻R2的第一端、第一负载电阻R0的第一端电连接；第二源极跟随器差分输入晶体管M7的源极与第二共模反馈电阻R3的第二端、第二负载电阻R1的第一端连接；第一负载电阻R0的第二端、第二负载电阻R1的第二端均接地；
在所述的步骤S130：通过一负载电路将混频差分电流信号对转化为混频差分电压信号对(Op_ls、On_ls)之后，还包括：
将混频差分电压信号对(Op_ls、On_ls)输入到源极跟随器；
通过源极跟随器生成源极跟随差分电流信号对；
将源极跟随差分电流信号对转换为源极跟随差分电压信号对(Op、On)。
本实施例提供了生成源极跟随差分电压信号对(Op、On)的负载电路所包含的元器件的连接关系，混频差分电流信号对在源极跟随器的作用下，输出的源极跟随差分电压信号对的变频放大倍数近似于混频差分电压信号的变频放大倍数，源极跟随差分电压信号对中的直流电压分量会因源极跟随器中的M6、M7压降造成电压平移。通过生成两个直流分量不同的混频差分电压信号对，增强电路鲁棒性，且使用源极跟随器实现电路双输出，也减少了电路面积，增大了电路的应用范围。
应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种双平衡混频器电路，其特征在于，包括：
输入电路，用于根据输入电压，生成共模电流，并将所述共模电流输出给吉尔伯特混频电路；
所述吉尔伯特混频电路，包括一吉尔伯特单元，用于将外部输入的差分射频信号对和差分本振信号对进行混频，生成混频差分电流信号对；
负载电路，用于将所述吉尔伯特混频电路输出的所述混频差分电流信号对，通过一负载晶体管对转化为混频差分电压信号对；
所述负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且所述源极跟随器包括：第一源极跟随器差分输入晶体管M6、第二源极跟随器差分输入晶体管M7、所述第一负载电阻R0、所述第二负载电阻R1；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8和所述第二负载晶体管M9的源极均接地；
所述第一源极跟随器差分输入晶体管M6的栅极电连接所述吉尔伯特混频电路的第一输出端，所述第二源极跟随器差分输入晶体管M7的栅极电连接所述吉尔伯特混频电路的第二输出端；所述第一源极跟随器差分输入晶体管M6的漏极与所述第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；所述第一源极跟随器差分输入晶体管M6的源极分别与所述第一共模反馈电阻R2的第一端、所述第一负载电阻R0的第一端电连接，并输出正向第二混频差分电流信号；所述第二源极跟随器差分输入晶体管M7的源极分别与所述第二共模反馈电阻R3的第二端、所述第二负载电阻R1的第一端连接，并输出负向第二混频差分电流信号；所述第一负载电阻R0的第二端、所述第二负载电阻R1的第二端均接地；所述第一源极跟随器差分输入晶体管M6的源极与所述第一负载电阻R0的第一端的连接电输出正向源极跟随差分电压信号，所述第二源极跟随器差分输入晶体管M7的源极与所述第二负载电阻R1的第一端的连接电输出负向源极跟随差分电压信号。
2.根据权利要求1所述的一种双平衡混频器电路，其特征在于，
所述负载电路，包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2和第二共模反馈电阻R3；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8的源极和所述第二负载晶体管M9的源极均接地；
所述第一共模反馈电阻R2的第一端与所述吉尔伯特混频电路的第一输出端电连接，所述第一共模反馈电阻R2的第二端与所述第二共模反馈电阻R3的第一端电连接，所述第二共模反馈电阻R3的第二端与所述吉尔伯特混频电路的第二输出端电连接，所述第一共模反馈电阻R2与所述第二共模反馈电阻R3的连接中间点分别与所述第一负载晶体管M8的栅极、以及所述第二负载晶体管M9的栅极电连接。
3.根据权利要求2所述的一种双平衡混频器电路，其特征在于，
所述吉尔伯特混频电路中的吉尔伯特单元包括三对差分对管，分别为：第一射频差分输入管M0和第二射频差分输入管M1；第一本振差分输入管M2、第二本振差分输入管M4；以及第三本振差分输入管M3、第四本振差分输入管M5；其中：
其中，所述第一射频差分输入管M0的栅极作为正向差分射频信号Ip_rf的输入端，所述第二射频差分输入管M1的栅极作为反向差分射频信号In_rf的输入端；所述第一射频差分输入管M0的源级、所述第二射频差分输入管M1的源极均与所述输入电路的输出端电连接；所述第一射频差分输入管M0的漏极分别与所述第一本振差分输入管M2的源极、所述第二本振差分输入管M4的源极电连接，所述第二射频差分输入管M1的漏极分别与所述第三本振差分输入管M3的源极、所述第四本振差分输入管M5的源极电连接；所述第一本振差分输入管M2的栅极、以及所述第四本振差分输入管M5的栅极均输入正向差分本振信号Ip_lo；所述第二本振差分输入管M4的栅极和所述第三本振差分输入管M3的栅极均输入反向差分本振信号In_lo；所述第一本振差分输入管M2的漏极和所述第三本振差分输入管M3的漏极电连接，作为所述吉尔伯特混频电路的第一输出端，所述第二本振差分输入管M4的漏极和所述第四本振差分输入管M5的漏极电连接，作为所述吉尔伯特混频电路的第二输出端。
4.根据权利要求3所述的一种双平衡混频器电路，其特征在于，所述吉尔伯特混频电路的两个输出端输出的混频差分电流信号对在所述负载电路的作用下生成混频差分电压信号对；其中：
所述混频差分电压信号对相对于所述差分射频信号对的变频放大倍数Av_ls为：
其中，μn是载流子迁移率，COX是晶体管单位面积的栅氧化层电容，W/L是所述第一射频差分输入管M0或所述第二射频差分输入管M1的宽长比，λ是所述第一负载晶体管M8或第二负载晶体管M9的沟道长度调制系数，
IC是所述共模电流的电流值；所述第一射频差分输入管M0的宽长比与所述第二射频差分输入管M1的宽长比一致，所述第一负载晶体管M8与所述第二负载晶体管M9的沟道长度调制系数一致。
5.根据权利要求1所述的一种双平衡混频器电路，其特征在于，
所述源极跟随器用于根据输入的所述混频差分电压信号对，输出源极跟随差分电流信号对，并通过负载电阻将所述源极跟随差分电流信号对转换为源极跟随差分电压信号对；
所述源极跟随差分电压信号对相对于所述差分射频信号对的变频放大倍数Av为：
其中，gm是第一源极跟随器差分输入晶体管M6或第二源极跟随器差分输入晶体管M7的跨导，R是第一负载电阻R0或第二负载电阻R1的阻值，且所述第一负载电阻R0与第二负载电阻R1的阻值相同。
6.根据权利要求1所述的一种双平衡混频器电路，其特征在于，
所述输入电路，包括：电感Lc、电阻Rc；其中：
所述电感Lc的第一端接电压源；所述电感Lc的第二端作为所述输入电路的输出端，与所述吉尔伯特混频电路的输入端电连接。
7.一种集成电路，其特征在于，
包括权利要求1至6中任一项所述的一种低功耗高性能双平衡混频器电路。
8.一种双平衡混频器的实现方法，其特征在于，包括：
通过电路自身共模偏置，产生成共模电流，输入到吉尔伯特单元；
所述吉尔伯特单元利用所述共模电流，将输入的差分本振信号对和差分射频信号对进行混频，生成混频差分电流信号对；
通过一负载电路将所述混频差分电流信号对转化为混频差分电压信号对；所述负载电路包括一负载晶体管对；
所述负载电路包括：一对负载晶体管、一对共模反馈电阻以及一源级跟随器；其中：所述负载电路包括：第一负载晶体管M8、第二负载晶体管M9、第一共模反馈电阻R2、第二共模反馈电阻R3；以及一源级跟随器；且所述源极跟随器包括：第一源极跟随器差分输入晶体管M6、第二源极跟随器差分输入晶体管M7、所述第一负载电阻R0、所述第二负载电阻R1；其中：
所述第一负载晶体管M8的漏极与所述吉尔伯特混频电路的第一输出端电连接，所述第二负载晶体管M9的漏极与所述吉尔伯特混频电路的第二输出端电连接，所述第一负载晶体管M8和所述第二负载晶体管M9的源极均接地；
所述第一源极跟随器差分输入晶体管M6的栅极电连接所述吉尔伯特混频电路的第一输出端，所述第二源极跟随器差分输入晶体管M7的栅极电连接所述吉尔伯特混频电路的第二输出端；所述第一源极跟随器差分输入晶体管M6的漏极与所述第二源极跟随器差分输入晶体管M7的漏极均接入电源电压；所述第一源极跟随器差分输入晶体管M6的源极与所述第一共模反馈电阻R2的第一端、所述第一负载电阻R0的第一端电连接；所述第二源极跟随器差分输入晶体管M7的源极与所述第二共模反馈电阻R3的第二端、所述第二负载电阻R1的第一端连接；所述第一负载电阻R0的第二端、所述第二负载电阻R1的第二端均接地；
在所述的通过一负载电路将所述混频差分电流信号对转化为混频差分电压信号对之后，还包括：
将所述混频差分电压信号对输入到所述源极跟随器；
通过所述源极跟随器生成源极跟随差分电流信号对；
将所述源极跟随差分电流信号对转换为源极跟随差分电压信号对。
CN202310674054.5A 2023-06-08 2023-06-08 一种双平衡混频器电路、集成电路及其实现方法 Active CN116683872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310674054.5A CN116683872B (zh) 2023-06-08 2023-06-08 一种双平衡混频器电路、集成电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310674054.5A CN116683872B (zh) 2023-06-08 2023-06-08 一种双平衡混频器电路、集成电路及其实现方法

Publications (2)

Publication Number Publication Date
CN116683872A CN116683872A (zh) 2023-09-01
CN116683872B true CN116683872B (zh) 2024-01-19

Family

ID=87783330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310674054.5A Active CN116683872B (zh) 2023-06-08 2023-06-08 一种双平衡混频器电路、集成电路及其实现方法

Country Status (1)

Country Link
CN (1) CN116683872B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
CA2323023A1 (en) * 1999-10-07 2001-04-07 Nobumitsu Amachi Double balanced mixer
CN101047817A (zh) * 2006-03-30 2007-10-03 中国科学院半导体研究所 应用于手持数字视频广播调频器芯片的宽带混频器
CN101674049A (zh) * 2008-09-09 2010-03-17 联咏科技股份有限公司 用于一混频装置的噪声抑制电路及其相关混频装置
CN102412786A (zh) * 2011-12-20 2012-04-11 东南大学 一种跨导增强无源混频器
WO2016145950A1 (zh) * 2015-03-18 2016-09-22 东南大学 一种单端输入双平衡无源混频器
CN108880477A (zh) * 2018-06-25 2018-11-23 东南大学 一种应用于lte mtc电力物联网的吉尔伯特上混频器
US11533021B1 (en) * 2021-08-16 2022-12-20 National Chi Nan University Down-conversion mixer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693821B1 (ko) * 2005-10-31 2007-03-12 삼성전자주식회사 차동 증폭기 및 이를 위한 액티브 로드
ITTO20060008A1 (it) * 2006-01-05 2007-07-06 St Microelectronics Srl Apparato modulatore operante a bassa tensione di alimentazione e relativo procedimento di modulazione
TWI365601B (en) * 2007-09-27 2012-06-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor
US20100164595A1 (en) * 2008-12-29 2010-07-01 Stmicroelectronics S.R.I. Down-converter mixer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
CA2323023A1 (en) * 1999-10-07 2001-04-07 Nobumitsu Amachi Double balanced mixer
CN101047817A (zh) * 2006-03-30 2007-10-03 中国科学院半导体研究所 应用于手持数字视频广播调频器芯片的宽带混频器
CN101674049A (zh) * 2008-09-09 2010-03-17 联咏科技股份有限公司 用于一混频装置的噪声抑制电路及其相关混频装置
CN102412786A (zh) * 2011-12-20 2012-04-11 东南大学 一种跨导增强无源混频器
WO2016145950A1 (zh) * 2015-03-18 2016-09-22 东南大学 一种单端输入双平衡无源混频器
CN108880477A (zh) * 2018-06-25 2018-11-23 东南大学 一种应用于lte mtc电力物联网的吉尔伯特上混频器
US11533021B1 (en) * 2021-08-16 2022-12-20 National Chi Nan University Down-conversion mixer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A multiband LTE SAW-less CMOS transmitter with source-follower-drived passive mixers, envelope-tracked RF-PGAs, and Marchand baluns Publisher: IEEE;Takao Kihara;《2012 IEEE Radio Frequency Integrated Circuits Symposium》;1-4 *
应用于ISM频段的高线性混频器的设计;孙波;《电子科技》;63-65 *

Also Published As

Publication number Publication date
CN116683872A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN107645300B (zh) 一种电流复用低功耗射频接收机
US5768700A (en) High conversion gain CMOS mixer
US7016664B2 (en) Mixer circuit arrangement and an image-reject mixer circuit arrangement
Perumana et al. A low-power fully monolithic subthreshold CMOS receiver with integrated LO generation for 2.4 GHz wireless PAN applications
CN101188402B (zh) 一种低压混频器
Huang et al. A 5.25-GHz CMOS folded-cascode even-harmonic mixer for low-voltage applications
CN107196607A (zh) 一种下变频混频器
Chang et al. A 24GHz down-conversion mixer with low noise and high gain
CN101409533A (zh) 跨导器
CN116683872B (zh) 一种双平衡混频器电路、集成电路及其实现方法
CN112491371A (zh) 一种高线性度可编程ab-c类混合跨导的低噪声跨导放大器
Neeraja et al. Review of Ultra Low Power Receiver Front-end Designs
US20080113644A1 (en) Low Noise Mixer
Sawigun et al. A low-voltage, low-power, high-linearity CMOS four-quadrant analog multiplier
CN109004905B (zh) 一种带有巴伦的上变频混频器
TWI392222B (zh) 可提高信號品質之混頻器
Abdelghany et al. A low flicker noise direct conversion receiver for IEEE 802.11 g wireless LAN using differential active inductor
Lim et al. Noise-reduced and PVT-robust double-balanced CMOS mixer using common-mode feedback
Naik et al. A 1 V Double-Balanced Mixer for 2.4-2.5 GHz ISM Band Applications
CN101674049A (zh) 用于一混频装置的噪声抑制电路及其相关混频装置
Abbasi et al. A wideband low-noise inductor less CMOS active mixer with improved linearity
GH et al. Design of ultra-low voltage 0.5 V CMOS current bleeding mixer
Rout et al. Design of 2.4 ghz improved current reuse gilbert mixer with source degeneration technique
KHAN et al. A 120 ghz down conversion mixer design for improved linearity, high conversion-gain and low noise-figure in 130 nm cmos technology
Veerendranath et al. Generation of complex impedance for complex filter design using fully balanced current conveyors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant