CN102412786A - 一种跨导增强无源混频器 - Google Patents

Abstract

本发明公开一种跨导增强无源混频器，包括混频级和偏置电路；还包括具有跨导增强功能的跨导级、无源混频开关对和增强的负载输出级。具有跨导增强功能的跨导级将输入射频电压转化为射频电流，射频电流经过双平衡混频开关对实现混频，混频后的电流通过跨导增强的负载输出级，转换为中频电压输出。跨导级采用预放大跨导增强结构，使得跨导大大增强，从而在更低的偏置电流下可实现相同的跨导值，射频电流经过混频级的调制作用生成输出中频电流信号。经跨阻放大器形成电压输出，最终得到中频电压信号。该跨阻放大器使用了跨导增强结构，输入阻抗被降低，提高电流利用效率和端口隔离度。具有功耗低，转换增益高、端口隔离度好等特点。

Description

一种跨导增强无源混频器

技术领域

本发明涉及一种跨导增强无源混频器，属于混频器技术领域。

背景技术

传统吉尔伯特混频器各项指标比较均衡，而且工作可靠，端口隔离度好。但是随着射频接收机的单片化的要求的不断提高和射频技术的不断进步，很多实际应用情况下，传统吉尔伯特混频器的性能有时难以满足当下需求。比如混频级采用有源混频结构时，在零中频接收机结构中，其闪烁噪声会带来一定影响，而若能够采用无源混频结构，由于无源混频器没有静态电流，其闪烁噪声也大大减小了，且无源混频器的线性度通常会高于有源混频器。

经典混频结构中，对于跨导级中将射频电压转换为射频电流时，由于接收机接受的信号一般很小，加之传统的跨导一般只为输入晶体管的跨导值，在低偏置电流下其跨导值有限，转换增益偏低。若能够在跨导级通过一种途径在相同偏置电流下实现较大的跨导值，则对整个混频器性能的提高，有着重要的意义，本设计结构正是基于此出发，成功设计新的跨导电路结构，使得跨导级电路的跨导值得到大大增强。

对于无源混频器的输出级，因端口隔离度、线性度、转换增益等一系列问题的考虑，都需要尽可能降低输出级跨阻放大器的输入电阻。

发明内容

发明目的：针对现有技术中存在的问题与不足，本发明提供一种跨导增强无源混频器。在更低的偏置电流下可实现相同的跨导值，射频电流经过混频级的调制作用生成输出中频电流信号。经跨阻放大器形成电压输出，最终得到中频电压信号。该跨阻放大器使用了跨导增强结构，输入阻抗被进一步降低，提高了电流利用效率和端口隔离度。该混频器结构具有功耗低，转换增益高、端口隔离度好等特点。

技术方案：一种跨导增强无源混频器，包括混频级和偏置电路；还包括具有跨导增强功能的跨导级、无源混频开关对和增强的负载输出级。具有跨导增强功能的跨导级将输入射频电压转化为射频电流，射频电流经过双平衡混频开关对实现混频，混频后的电流通过跨导增强的负载输出级，转换为中频电压输出。

所述跨导级包括第一PMOS管(P型金属氧化物场效应管简称PMOS管)PM0、第二PMOS管PM1、第一NMOS管(N型金属氧化物场效应管简称NMOS管)NM0、第二NMOS管NM1、交叉耦合电容和LC谐振回路；

所述第一PMOS管PM0与第二PMOS管PM1的偏置电压由第一偏置电压通过第一电阻R0、第二电阻R1分别给出；第一电感L0、第三电容C2、第四电容C3、第五电容C4为增强跨导所采用的电路元件；跨导级的输出射频电流从第三电阻R2与第五电阻R4之间、第四电阻R3与第六电阻R5之间分别引出，并经过第六电容C5、第七电容C6分别耦合至混频开关级；所述混频级包括第三PMOS管PM2至第六PMOS管PM5；所述跨导级混频后的结果从PM第三PMOS管PM2、第六PMOS管PM5的漏极输出；其中第三PMOS管PM2、第五PMOS管PM4漏极短接，第四PMOS管PM3、第六PMOS管PM5漏极短接；

负载输出级主要由第七PMOS管PM6至第十六PMOS管PM15、第三NMOS管NM2和第四NMOS管NM3构成；所述第七PMOS管PM6、第八PMOS管PM7、第十一PMOS管PM10、第十二PMOS管PM11、第三NMOS管NM2、第四NMOS管NM3构成负载输出级的第一级差分放大电路；所述第三NMOS管NM2和第四NMOS管NM3由第二偏置电压提供偏置；第一级差分放大电路由第七PMOS管PM6、第八PMOS管PM7的漏端输出，接至由第九PMOS管PM8、第十PMOS管PM9、第十三PMOS管PM12、第十四PMOS管PM13组成的第二级差分源极跟随器；信号由第十三PMOS管PM12、第十四PMOS管PM13的漏极输出，接至由第十五PMOS管PM14、第十六PMOS管PM15、第七电阻R6、第八电阻R7组成第三级的差分共源放大电路，中频信号最终由第十五PMOS管PM14、第十六PMOS管PM15的漏端输出；

所述第一电容C0、第二电容C1的上极板分别接正输入信号端和负输入信号端；第一电容C0的下极板接第一PMOS管PM0的栅极；第二电容C1的下极板接第二PMOS管PM1的栅极；第三电容C2的上极板接第一PMOS管PM0漏端，第四电容C3的上极板接第二PMOS管PM1漏端，第三电容C2的下极板接第五电容C4的下极板，第四电容C3的下极板接第五电容C4的上极板，第五电容C4的上极板接第一电感L0正端，第五电容C4下极板接第一电感L0负端，第一电感L0正端与第五电容C4上极板同时接第二NMOS管NM1栅极，L0第一电感负端与第五电容C4下极板同时接第一NMOS管NM0栅极；第一PMOS管PM0、第二PMOS管PM1的源极接电源电压，第一电阻R0正端接第一PMOS管PM0的栅极，负端接第二电阻R1的正端；第二电阻R1的负端接第二PMOS管PM1的栅极；第三电阻R2的正端接第一PMOS管PM0的漏端，负端第五电阻R4的正端；第五电阻R4的负端接第一NMOS管NM0的漏极；第四电阻R3的正端接第二PMOS管PM1的漏端，负端接第六电阻R5的正端；第六电阻R5的负端接第二NMOS管NM1的漏极；第一NMOS管NM0和第二NMOS管NM1的源极接地；

射频耦合第六电容C5上极板接第三电阻R2的负端与第五电阻R4的正端；射频耦合第七电容C6上极板接第三电阻R3的负端与第六电阻R5的正端；第六电容C5的下极板接第三PMOS管PM2、第四PMOS管PM3的源极；第七电容C6的下极板接第五PMOS管PM4、第六PMOS管PM5的源极；

本振信号的正端接第四PMOS管PM3与第五PMOS管PM4的栅极，本振信号的负端接第三PMOS管PM2与第六PMOS管PM5的栅极；第三PMOS管PM2与第五PMOS管PM4的漏极同时接第八电容C7的上极板；第四PMOS管PM3与第六PMOS管PM5的漏极同时接第八电容C7的下极板；

开关级的正输出即第八电容C7的上极板接负载级第七PMOS管PM6的源极，同时接第十一PMOS管PM10的漏极，开关级的负输出即第八电容C7的下极板接负载级第八PMOS管PM7的源极，同时接第十二PMOS管PM11的漏极；第七PMOS管PM6与第八PMOS管PM7的栅极接第四偏置电压进行偏置；第七PMOS管PM6的漏极接第三NMOS管NM2的漏极，同时接第九PMOS管PM8的栅极；第八PMOS管PM7的漏极接第四NMOS管NM3的漏极，同时接第十PMOS管PM9的栅极；第九PMOS管PM8与第十PMOS管PM9的漏极接地，构成源极跟随器；第三NMOS管NM2与第四NMOS管NM3的源极接地，第三NMOS管NM2与第四NMOS管NM3的栅极接第二偏置电压进行偏置；

第十一PMOS管PM10、第十六PMOS管PM15的源极均接电源电压；第九PMOS管PM8的源极接第十三PMOS管PM12的漏极，同时接第十五PMOS管PM 14的栅极；第十PMOS管PM9的源极接第十四PMOS管PM13的漏极，同时接第十六PMOS管PM15的栅极；第十五PMOS管PM14的漏极作为输出电压的正端，接第七电阻R7的正端；第八电阻R7的负端接地；第十六PMOS管PM15的漏极作为输出电压的负端，接第九电阻R8的正端；第八电阻R8的负端接地。

工作原理：电流经过无源双平衡开关对与本振信号相乘，实现混频功能。开关级采用无源混频的方式，不存在静态功耗且消除了来自开关级的闪烁噪声。输出级采用跨导增强技术，可以在输出频段产生较低的输入阻抗，将混频得到的中频电流全部吸入负载级，最终通过电流镜在输出负载上形成中频输出电压。混频输出端接电容以使对于跨导级的射频信号近似交流接地，将跨导级产生的射频电流尽可能多地吸入混频开关，同时利于下混频产生的中频信号注入负载级并且减少本振信号到负载级的馈通。而跨阻级的低输入阻抗，使得跨阻级输入端中频电压波动很小，这样降低了中频信号往跨导级输出端的电压馈通，稳定了跨导级输出电压，增加了电流利用效率，提高了线性度。以上所述的跨导增强无源混频器具有跨导级跨导高、功耗低、转换增益高、线性度高的特点。

有益效果：与现有技术相比，本发明所提供的跨导增强无源混频器跨导级采用预放大跨导增强结构，使得跨导大大增强，从而在更低的偏置电流下可实现相同的跨导值，射频电流经过混频级的调制作用生成输出中频电流信号。经跨阻放大器形成电压输出，最终得到中频电压信号。该跨阻放大器使用了跨导增强结构，输入阻抗被进一步降低，提高了电流利用效率和端口隔离度。该混频器结构具有线性度高、功耗低，转换增益高、端口隔离度好等特点。

附图说明

图1为现有技术中的跨导级电路图；

图2为本发明实施例的跨导级电路图；

图3为本发明实施例的电路图；

图4为本发明与现有技术的输入射频信号波形比较结果图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

如图3所示，跨导增强无源混频器，包括混频级和偏置电路；还包括具有跨导增强功能的跨导级、无源混频开关对和增强的负载输出级。具有跨导增强功能的跨导级将输入射频电压转化为射频电流，射频电流经过双平衡混频开关对实现混频，混频后的电流通过跨导增强的负载输出级，转换为中频电压输出。

跨导级包括第一PMOS管PM0、第二PMOS管PM1、第一NMOS管NM0、第二NMOS管NM1、交叉耦合电容和LC谐振回路；

第一PMOS管PM0与第二PMOS管PM1的偏置电压由第一偏置电压1通过第一电阻R0、第二电阻R1分别给出；第一电感L0、第三电容C2、第四电容C3、第五电容C4为增强跨导所采用的电路元件；跨导级的输出射频电流从第三电阻R2与第五电阻R4之间、第四电阻R3与第六电阻R5之间分别引出，并经过第六电容C5、第七电容C6分别耦合至混频开关级；混频级包括第三PMOS管PM2至第六PMOS管PM5；跨导级混频后的结果从PM第三PMOS管PM2、第六PMOS管PM5的漏极输出；其中第三PMOS管PM2、第五PMOS管PM4漏极短接，第四PMOS管PM3、第六PMOS管PM5漏极短接；

负载输出级主要由第七PMOS管PM6至第十六PMOS管PM15、第三NMOS管NM2和第四NMOS管NM3构成；第七PMOS管PM6、第八PMOS管PM7、第十一PMOS管PM10、第十二PMOS管PM11、第三NMOS管NM2、第四NMOS管NM3构成负载输出级的第一级差分放大电路；第三NMOS管NM2和第四NMOS管NM3由第二偏置电压2提供偏置；第一级差分放大电路由第七PMOS管PM6、第八PMOS管PM7的漏端输出，接至由第九PMOS管PM8、第十PMOS管PM9、第十三PMOS管PM12、第十四PMOS管PM13组成的第二级差分源极跟随器；信号由第十三PMOS管PM12、第十四PMOS管PM13的漏极输出，接至由第十五PMOS管PM14、第十六PMOS管PM15、第七电阻R6、第八电阻R7组成第三级的差分共源放大电路，中频信号最终由第十五PMOS管PM14、第十六PMOS管PM15的漏端输出；

第一电容C0、第二电容C1的上极板分别接正输入信号端和负输入信号端；第一电容C0的下极板接第一PMOS管PM0的栅极；第二电容C1的下极板接第二PMOS管PM1的栅极；第三电容C2的上极板接第一PMOS管PM0漏端，第四电容C3的上极板接第二PMOS管PM1漏端，第三电容C2的下极板接第五电容C4的下极板，第四电容C3的下极板接第五电容C4的上极板，第五电容C4的上极板接第一电感L0正端，第五电容C4下极板接第一电感L0负端，第一电感L0正端与第五电容C4上极板同时接第二NMOS管NM1栅极，L0第一电感负端与第五电容C4下极板同时接第一NMOS管NM0栅极；第一PMOS管PM0、第二PMOS管PM1的源极接电源电压，第一电阻R0正端接第一PMOS管PM0的栅极，负端接第二电阻R1的正端；第二电阻R1的负端接第二PMOS管PM1的栅极；第三电阻R2的正端接第一PMOS管PM0的漏端，负端第五电阻R4的正端；第五电阻R4的负端接第一NMOS管NM0的漏极；第四电阻R3的正端接第二PMOS管PM1的漏端，负端接第六电阻R5的正端；第六电阻R5的负端接第二NMOS管NM1的漏极；第一NMOS管NM0和第二NMOS管NM1的源极接地；

射频耦合第六电容C5上极板接第三电阻R2的负端与第五电阻R4的正端；射频耦合第七电容C6上极板接第三电阻R3的负端与第六电阻R5的正端；第六电容C5的下极板接第三PMOS管PM2、第四PMOS管PM3的源极；第七电容C6的下极板接第五PMOS管PM4、第六PMOS管PM5的源极；

本振信号的正端接第四PMOS管PM3与第五PMOS管PM4的栅极，本振信号的负端接第三PMOS管PM2与第六PMOS管PM5的栅极；第三PMOS管PM2与第五PMOS管PM4的漏极同时接第八电容C7的上极板；第四PMOS管PM3与第六PMOS管PM5的漏极同时接第八电容C7的下极板；

开关级的正输出即第八电容C7的上极板接负载级第七PMOS管PM6的源极，同时接第十一PMOS管PM10的漏极，开关级的负输出即第八电容C7的下极板接负载级第八PMOS管PM7的源极，同时接第十二PMOS管PM11的漏极；第七PMOS管PM6与第八PMOS管PM7的栅极接第四偏置电压4进行偏置；第七PMOS管PM6的漏极接第三NMOS管NM2的漏极，同时接第九PMOS管PM8的栅极；第八PMOS管PM7的漏极接第四NMOS管NM3的漏极，同时接第十PMOS管PM9的栅极；第九PMOS管PM8与第十PMOS管PM9的漏极接地，构成源极跟随器；第三NMOS管NM2与第四NMOS管NM3的源极接地，第三NMOS管NM2与第四NMOS管NM3的栅极接偏置电压2进行偏置；

第十一PMOS管PM10、第十六PMOS管PM15的源极均接电源电压；第九PMOS管PM8的源极接第十三PMOS管PM12的漏极，同时接第十五PMOS管PM 14的栅极；第十PMOS管PM9的源极接第十四PMOS管PM13的漏极，同时接第十六PMOS管PM15的栅极；第十五PMOS管PM14的漏极作为输出电压的正端，接第七电阻R7的正端；第八电阻R7的负端接地；第十六PMOS管PM15的漏极作为输出电压的负端，接第九电阻R8的正端；第八电阻R8的负端接地。

如图1所示，混频器由跨导级、混频级、负载输出级组成。传统经典混频器的跨导级电路结构单一，跨导增益较小，一般即为输入晶体管的跨导值gmp。射频信号通过跨导级转换成射频电流，射频电流再通过混频级的调制作用在输出端产生位于中频的下变频信号，然后通过负载输出级转换为电压信号。上述过程中，如果在跨导级的输出端能够得到较大的电流信号，则能在很大程度上增加混频结构的转换增益，并且降低电路整体噪声。

如图2所示，在本实施例的跨到增强无源混频器中，设计了一种具有跨导增强功能的跨导级电路，工作原理解释如下：

本实施例的跨导增强无源混频器，跨导级A、B两点输出的射频电流信号耦合至混频级，经混频开关的变频过程后进入跨阻放大器。负载级电路由于采用了跨导增强的共栅输入结构，使得在混频器输出的中频信号向第七PMOS管PM6的源端看进去的电阻很低。当信号频率相对较低时，而第七PMOS管PM6与第八PMOS管PM7的极低等效输入电阻使得跨导级输出A、B两点对输出中频信号而言等效为交流接地，使得中频信号在这个端口处的摆幅尽量低，从而提高了中频-射频端口隔离度。对于输入射频信号，接在混频输出端的第八电容C7使得对于射频信号，跨导级输出点A、B同样等效为交流地，降低了该节点处的射频电压摆幅，提高了电流利用效率和线性度。另外跨导级的第一NMOS管NM0与第二NMOS管NM1的栅极之间接由第一电感L0、第五电容C4组成的谐振网络，该并联谐振网络谐振在输入射频频率附近，对中频及低频等的信号起抑制增益作用，保证了正反馈跨导增强电路的稳定性。而在输入频段上，由于第八电容C7的带来的交流短路效应以及开关对的低导通电阻，使得跨导增强电路在正反馈环路中产生一个低阻抗节点，保证了在该频率上正反馈环路增益小于1，保证了稳定性。跨导增强功能的实现过程如下：对于2.4GHz附近的射频信号，假设射频信号正负端输入分别为+v_RF、-v_RF。第一POMS管PM0、第二POMS管PM1放大管在C、D点的增益绝对值为A₀，则流过第三电阻R2的电流为g_mpv_RF(假设所有PM管的跨导值均为g_mp)，电流从A点被抽取；射频信号负端经过第二POMS管PM1，在D点放大为A₀v_RF，经第四电容C3耦合至NM0的栅极，在NM0的漏端转为电流A₀g_mnv_RF，电流也从A点拉出，则从A点拉出的射频电流和为g_mpv_RF+A₀g_mnv_RF。与此同时，在B点有大小相同的射频电流，方向为向B点灌入。其中，第五电阻R4、第六电阻R5用来平衡第一POMS管PM0、第二POMS管PM1的漏端电流流经第三电阻R2、第四电阻R3所产生的电流相位延迟。至此，A、B两点形成差分射频电流输出，经过第六电容C5、第七电容C6耦合至开关混频级，输出级采用跨导增强技术，可以在输出频段产生较低的输入阻抗，将混频得到的中频电流全部吸入负载级，最终通过电流镜在输出负载上形成中频输出电压。

本实施例的跨导增强无源混频器，在跨导级与混频级之间串联交流耦合第六电容C5和第七电容C6。混频级输出接第八电容C7，使混频后高频信号得以滤掉。对输出中频信号通过负载级进行了放大。图4所示为未采用跨导增益结构的输出端波形(较小幅度低频正弦波)和采用跨导增益结构的输出端波形(较大幅度低频正弦波)，其中本振频率为2.45GHz；从图中可以看出由于跨导结构的改进，转换增益得到了大大的提高。

Claims (2)

1.一种跨导增强无源混频器，包括混频级和偏置电路；其特征在于：还包括具有跨导增强功能的跨导级、无源混频开关对和增强的负载输出级。具有跨导增强功能的跨导级将输入射频电压转化为射频电流，射频电流经过双平衡混频开关对实现混频，混频后的电流通过跨导增强的负载输出级，转换为中频电压输出。

2.根据权利要求1所述的跨导增强型无源混频器，其特征在于：所述跨导级包括第一PMOS管PM0、第二PMOS管PM1、第一NMOS管NM0、第二NMOS管NM1、交叉耦合电容和LC谐振回路；

所述第一PMOS管PM0与第二PMOS管PM1的偏置电压由第一偏置电压(1)通过第一电阻R0、第二电阻R1分别给出；第一电感L0、第三电容C2、第四电容C3、第五电容C4为增强跨导所采用的电路元件；跨导级的输出射频电流从第三电阻R2与第五电阻R4之间、第四电阻R3与第六电阻R5之间分别引出，并经过第六电容C5、第七电容C6分别耦合至混频开关级；所述混频级包括第三PMOS管PM2至第六PMOS管PM5；所述跨导级混频后的结果从PM第三PMOS管PM2、第六PMOS管PM5的漏极输出；其中第三PMOS管PM2、第五PMOS管PM4漏极短接，第四PMOS管PM3、第六PMOS管PM5漏极短接；

负载输出级主要由第七PMOS管PM6至第十六PMOS管PM15、第三NMOS管NM2和第四NMOS管NM3构成；所述第七PMOS管PM6、第八PMOS管PM7、第十一PMOS管PM10、第十二PMOS管PM11、第三NMOS管NM2、第四NMOS管NM3构成负载输出级的第一级差分放大电路；所述第三NMOS管NM2和第四NMOS管NM3由第二偏置电压(2)提供偏置；第一级差分放大电路由第七PMOS管PM6、第八PMOS管PM7的漏端输出，接至由第九PMOS管PM8、第十PMOS管PM9、第十三PMOS管PM12、第十四PMOS管PM13组成的第二级差分源极跟随器；信号由第十三PMOS管PM12、第十四PMOS管PM13的漏极输出，接至由第十五PMOS管PM14、第十六PMOS管PM15、第七电阻R6、第八电阻R7组成第三级的差分共源放大电路，中频信号最终由第十五PMOS管PM14、第十六PMOS管PM15的漏端输出；

所述第一电容C0、第二电容C1的上极板分别接正输入信号端和负输入信号端；第一电容C0的下极板接第一PMOS管PM0的栅极；第二电容C1的下极板接第二PMOS管PM1的栅极；第三电容C2的上极板接第一PMOS管PM0漏端，第四电容C3的上极板接第二PMOS管PM1漏端，第三电容C2的下极板接第五电容C4的下极板，第四电容C3的下极板接第五电容C4的上极板，第五电容C4的上极板接第一电感L0正端，第五电容C4下极板接第一电感L0负端，第一电感L0正端与第五电容C4上极板同时接第二NMOS管NM1栅极，L0第一电感负端与第五电容C4下极板同时接第一NMOS管NM0栅极；第一PMOS管PM0、第二PMOS管PM1的源极接电源电压，第一电阻R0正端接第一PMOS管PM0的栅极，负端接第二电阻R1的正端；第二电阻R1的负端接第二PMOS管PM1的栅极；第三电阻R2的正端接第一PMOS管PM0的漏端，负端第五电阻R4的正端；第五电阻R4的负端接第一NMOS管NM0的漏极；第四电阻R3的正端接第二PMOS管PM1的漏端，负端接第六电阻R5的正端；第六电阻R5的负端接第二NMOS管NM1的漏极；第一NMOS管NM0和第二NMOS管NM1的源极接地；

射频耦合第六电容C5上极板接第三电阻R2的负端与第五电阻R4的正端；射频耦合第七电容C6上极板接第三电阻R3的负端与第六电阻R5的正端；第六电容C5的下极板接第三PMOS管PM2、第四PMOS管PM3的源极；第七电容C6的下极板接第五PMOS管PM4、第六PMOS管PM5的源极；

本振信号的正端接第四PMOS管PM3与第五PMOS管PM4的栅极，本振信号的负端接第三PMOS管PM2与第六PMOS管PM5的栅极；第三PMOS管PM2与第五PMOS管PM4的漏极同时接第八电容C7的上极板；第四PMOS管PM3与第六PMOS管PM5的漏极同时接第八电容C7的下极板；

开关级的正输出即第八电容C7的上极板接负载级第七PMOS管PM6的源极，同时接第十一PMOS管PM10的漏极，开关级的负输出即第八电容C7的下极板接负载级第八PMOS管PM7的源极，同时接第十二PMOS管PM11的漏极；第七PMOS管PM6与第八PMOS管PM7的栅极接第四偏置电压(4)进行偏置；第七PMOS管PM6的漏极接第三NMOS管NM2的漏极，同时接第九PMOS管PM8的栅极；第八PMOS管PM7的漏极接第四NMOS管NM3的漏极，同时接第十PMOS管PM9的栅极；第九PMOS管PM8与第十PMOS管PM9的漏极接地，构成源极跟随器；第三NMOS管NM2与第四NMOS管NM3的源极接地，第三NMOS管NM2与第四NMOS管NM3的栅极接第二偏置电压(2)进行偏置；

第十一PMOS管PM10、第十六PMOS管PM15的源极均接电源电压；第九PMOS管PM8的源极接第十三PMOS管PM12的漏极，同时接第十五PMOS管PM 14的栅极；第十PMOS管PM9的源极接第十四PMOS管PM13的漏极，同时接第十六PMOS管PM15的栅极；第十五PMOS管PM14的漏极作为输出电压的正端，接第七电阻R7的正端；第八电阻R7的负端接地；第十六PMOS管PM15的漏极作为输出电压的负端，接第九电阻R8的正端；第八电阻R8的负端接地。

Images