CN104796089B - 一种使用电压结合的Doherty差分功放 - Google Patents

Abstract

本申请公开了一种Doherty差分功放。功率分配器将单端信号分为四路等幅、相位依次相差90°的信号。至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放。主功放具有第一直流偏置信号。辅助功放的最大直流偏置信号称为第二直流偏置信号，第一直流偏置信号大于第二直流偏置信号。转换器由多个电感组成。每个电感的初级线圈连接一个差分功放对。具有相同直流偏置信号的差分功放对所连接的电感的次级线圈相连。阻抗变换器连接具有不同直流偏置信号的差分功放对所连接的电感的次级线圈。本申请Doherty差分功放具有回退功率点的效率高、尺寸紧凑、适用于差分CMOS功放结构的特点。

Description

一种使用电压结合的Doherty差分功放

技术领域

本申请涉及一种射频功放（功率放大器）。

背景技术

第三代和第四代移动通信标准普遍采用OFDM（正交频分复用）、QAM（正交幅度调制）等调制方式，其具有传输数据量大、抗多径衰落能力强等优点。但是对于射频前端的发射模块，尤其是射频功放的设计提出了更高的设计要求。其较高的峰均比要求射频功放工作在较高的回退功率点。例如，对于LTE系统，其调制信号的峰均比通常在6～10dB，因此要求射频功放的大部分时间工作在比饱和功率点低6～10dB的回退功率点，而一般的射频功放在回退功率点的效率很低。

Doherty功放可以很好地解决回退功率点的效率较低的问题。请参阅图1，这是Doherty功放的基本原理图。Doherty功放在其输入端和输出端之间并联有主功放（也称载波功放）和辅助功放（也称峰值功放）。在主功放和输出端之间还连接有λ/4传输线，用于进行阻抗变换。在输入端和辅助功放之间也连接有λ/4传输线，用于使辅助功放支路与主功放支路的时延和相位保持一致。其中主功放通常工作在A类或AB类，辅助功放则工作在B类或C类，两路功放并联后再连接负载，即两路功放以电流相加的方式实现功率结合。在整个输入信号的功率范围内主功放一直工作，而辅助功放只有在主功放达到饱和后才开始工作。当辅助功放开始工作时，其输出的电流会改变主功放的输出端的等效阻抗匹配，即发生有源负载牵引（active load pull）。这种特性会使主功放在保持饱和的状态下能够给负载输出更多的电流，从而使Doherty功放的整体效率保持较高，线性度不会恶化，直至辅助功放达到饱和。

请参阅图2，其中虚线表示一般AB类功放的效率与输出功率的关系，实线表示Doherty功放的效率与输出功率的关系。0dB处表示一般AB类功放和Doherty功放的最大输出功率即饱和功率点。一般AB类功放的效率与输出功率之间呈现线性关系。而Doherty功放在0dB处达到最大效率值（即峰值效率），此时主功放和辅助功放都是最大输出功率。从0dB回退6dB，Doherty功放在-6dB处（即回退功率点）也达到最大效率值，此时主功放为最大输出功率，辅助功放不工作。因此，Doherty功放特别适用于主要工作于回退功率点的情况。

由于CMOS工艺的低廉价格和良好性能，在实现高度集成的射频收发模块时受到越来越高的重视，目前已经可以取代除功放和开关之外所有的射频器件。对于功放设计来说，由于CMOS晶体管较低的击穿电压和较低的增益，为了取得高功率输出，不能采用单端结构，而必须采用差分结构。请参阅图3，差分结构的功放至少由两个功放单元组成一个差分功放对，这两个功放单元的输入为等幅且相位差为180°的射频信号，输出为等幅且相位差为180°的电压信号。一个或多个差分功放对通过电感耦合并串联，以电压结合的方式实现功率结合，从而降低了每一个功放单元（通常为CMOS晶体管）的电压摆幅的压力；并且差分功放对的虚拟接地点还消除了源级电感造成的增益较低的问题。

为了提高回退功率点的效率，使用Doherty功放是最佳选择。为了采用CMOS工艺制造出高功率输出的功放，又必须采用差分结构。那么将两者相结合所形成的Doherty差分功放就兼具两者优点，然而这种结合存在很大的困难。由于现有的Doherty功放采用电流结合方式，为使输出阻抗匹配更低，主功放支路和辅助功放支路都采用了λ/4传输线。如果改为差分结构，为了实现阻抗匹配，则每一差分支路都要使用λ/4传输线，这会占用很大的芯片面积，并且使得电路结构更加复杂。因此目前常用的Doherty功放很难应用于差分结构的CMOS功放中。

发明内容

本申请所要解决的技术问题是提供一种将Doherty功放的原理应用于差分结构的射频功放，从而实现具有差分结构的CMOS功放设计。

为解决上述技术问题，本申请一种使用电压结合的Doherty差分功放包括一个功率分配器、多个差分功放对、一个转换器、一个或多个阻抗变换器；

所述功率分配器将单端信号分为四路等幅、相位依次相差90°的信号；

每个差分功放对由两个功放单元组成，将一对等幅、相位差为180°的信号经放大后输出；至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放；功率分配器输出的两对差分信号中，一对差分信号作为主功放的输入，另一对差分信号作为辅助功放的输入；构成主功放的所有差分功放对均具有第一直流偏置信号，构成辅助功放的所有差分功放对或者具有相同的一个直流偏置信号，或者具有不同的多个直流偏置信号；将构成辅助功放的所有差分功放对中的最大直流偏置信号称为第二直流偏置信号，则第一直流偏置信号大于第二直流偏置信号，以使得构成主功放的所有差分功放对一起进入饱和区以后，构成辅助功放的差分功放对才一起或先后进入饱和区；

所述转换器实现主功放和辅助功放的功率结合，由多个电感组成；每个电感为一对耦合的线圈，分别称为初级线圈和次级线圈；每个电感的初级线圈连接一个差分功放对中的两个功放单元的输出端；具有相同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈相连；

所述阻抗变换器连接具有不同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈，串联后的次级线圈支路在主功放的一端连接负载，在辅助功放的一端接地。

本申请Doherty差分功放具有回退功率点（乃至一定的回退功率范围内）的效率高、尺寸紧凑、适用于CMOS工功放结构的特点。

附图说明

图1是Doherty功放的原理结构示意图；

图2是一般AB类功放（虚线）与Doherty功放（实线）的效率与输出功率的曲线图；

图3是差分功放的原理结构示意图；

图4是本申请Doherty差分功放的第一实施例的示意图；

图5是本申请的第一实施例的效率与输出功率的曲线（当Z_T＝2R_opt时）；

图6是本申请的第一实施例的效率与输出功率的曲线（当Z_T＝R_opt时）；

图7是本申请Doherty差分功放的第二实施例的示意图；

图8是本申请的第二实施例的效率与输出功率的曲线。

图中附图标记说明：

10为功率分配器；20为主功放；21、22、……为差分功放对；30为辅助功放；40为转换器；41、42、……为电感；51、52、……为阻抗变换器。

具体实施方式

请参阅图4，这是本申请Doherty差分功放的第一实施例。其包括一个功率分配器10、多个差分功放对21、22、……、一个转换器40、一个阻抗变换器51。

所述功率分配器10将输入的单端射频信号分为四路幅值相等、相位依次相差90°的射频信号。这四路信号分别记为0°信号、90°信号、180°信号和270°信号，并分别构成了两对差分信号。

所述差分功放对21、22、……用于将一对幅值相等、相位差为180°的差分信号进行放大后输出。每个差分功放对由两个功放单元组成，典型的功放单元采用CMOS晶体管。CMOS晶体管具有截止区、非饱和区（可变电阻区）、饱和区。如果功放单元处于截止区，则差分功放不输出。如果功放单元处于非饱和区，则将输入的一对差分信号小信号放大后输出。如果功放单元处于饱和区，则对输入的一对差分信号进行功率放大后予以输出（典型的功放工作区域）。至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放。图4中以两个差分功放对21、22作为主功放20，另外两个差分功放对31、32作为辅助功放30。功率分配器输出的两对差分信号中，一对差分信号作为主功放20的输入，例如0°信号和180°信号；另一对差分信号作为辅助功放30的输入，例如90°信号和270°信号。构成主功放20的所有差分功放对21、22均具有第一直流偏置信号，构成辅助功放30的所有差分功放对23、24均具有第二直流偏置信号。所述直流偏置信号包括偏置电压（例如分压偏置方式、栅极二极管偏置方式）、偏置电流（例如镜像电流偏置方式）等。如果没有直流偏置信号，则输入信号必须要大于CMOS晶体管的导通电压才能使该CMOS晶体管导通而进入饱和区。如果具有直流偏置信号，则输入信号与直流偏置信号的总和只要大于CMOS晶体管的导通电压就能使该CMOS晶体管导通而进入饱和区。通常将100%的时间均导通的功放称为A类功放，将50%的时间导通的功放称为B类功放，将＞50%且＜100%的时间导通的功放称为AB类功放，将＜50%的时间导通的功放称为C类功放。显然，A类功放的直流偏置信号最大、AB类次之、B类又次之、C类功放的直流偏置信号最低甚至可为零或为负。本申请要求第一直流偏置信号大于第二直流偏置信号，以使得构成主功放20的所有差分功放对21、22中的功放单元一起进入饱和区以后，构成辅助功放30的所有差分功放对31、32中的功放单元才进入饱和区。当主功放20中的所有功放单元均选用A类功放，则辅助功放30中的所有功放单元可以均选用A类、AB类、B类或C类功放。当主功放20中的所有功放单元均选用AB类功放，则辅助功放30中的所有功放单元可以均选用AB类、B类或C类功放。当主功放20中的所有功放单元均选用B类功放，则辅助功放30中的所有功放单元可以均选用B类或C类功放。当主功放20中的所有功放单元均选用C类功放，则辅助功放30中的所有功放单元可以均选用C类功放。优选地，主功放20中的所有功放单元均选用AB类功放，辅助功放30中的所有功放单元均选用B类或C类功放。

所述转换器40实现主功放20和辅助功放30的功率结合，由多个电感41、42、……组成。每个电感为一对耦合的线圈，分别称为初级线圈和次级线圈。每个电感的初级线圈连接一个差分功放对中的两个功放单元的输出端。例如，电感41的初级线圈连接差分功放对21中的两个功放单元的输出端，电感42的初级线圈连接差分功放对22中的两个功放单元的输出端，……以此类推。具有相同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈相连。图4中，差分功放对21、22具有相同的第一直流偏置信号，差分功放对23、24具有相同的第二直流偏置信号。因此，电感41、42的次级线圈相连，电感43、44的次级线圈相连。

所述阻抗变换器51连接具有不同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈，用于进行阻抗变换。所述阻抗变换器51可以是λ/4传输线、也可以是由电感、电容等组成的具有λ/4阻抗变换功能的电路结构。图4中，差分功放对21、22具有相同的第一直流偏置信号，差分功放对23、24具有相同的第二直流偏置信号。因此，阻抗变换器51连接电感42、43的次级线圈。转换器40的所有电感41、42、……的串联后的次级线圈支路在主功放20的一端连接负载RO，在辅助功放30的另一端接地。

本申请Doherty差分功放的第一实施例中，在射频输入信号的整个功率范围内主功放20一直导通（随着输入信号的功率增大，先在非饱和区，再进入饱和区），而辅助功放30只有在主功放20进入饱和区后才一起导通。当整个Doherty差分功放输出最大功率时（即饱和功率点），主功放20和辅助功放30中的所有功放单元都处于饱和区而输出最大功率。通过合理地选择阻抗变换器51的特征阻抗值Z_T，可以使得每一路功放单元的阻抗匹配为R_opt，从而保证每一路功放单元都工作在最优的功率和效率。随着输入信号减小，辅助功放30中的所有功放单元将一起截止（关闭）。此时由于阻抗变换器51的作用，使得主功放20看到的阻抗匹配逐渐增加，降低了工作电流，因此提高了回退功率点的效率。在该第一实施例中，本申请仅使用了一个阻抗变换器51就将Doherty功放应用于差分结构的CMOS功放中，大大减少了电路的物理尺寸（面积）和设计难度。

下面将对该第一实施例的工作原理详细介绍，以图4为例。主功放20所对应的次级线圈看到的阻抗Z₁₂为

（公式1）

其中，Z_T是指阻抗变换器51的特征阻抗，R_L是指每个功放单元的特征阻抗，V_OUT是指整个Doherty差分功放在负载R_O上的输出电压，V_B是指B点电压。

辅助功放30所对应的次级线圈看到的阻抗Z₃₄为

（公式2）

因此只要令V_B随着输入信号变化，根据公式1，使得主功放20看到的阻抗Z₁₂受到动态的调制，从而实现Doherty差分功放的功能。

为了方便推导，假设主功放20中的所有功放单元均为A类功放，辅助功放30中的所有功放单元均为B类功放。每个功放单元在最大输出功率（即饱和功率点）时的最优阻抗匹配为R_opt，电流为I_max，电压摆幅为V_max（根据功放设计理论，相同总栅宽的功放在A类和B类偏置条件下，在饱和输出时具有相同的输出功率）。

流过A点的工作电流I_A为

流过B点的工作电流I_B为

其中的α在0～1之间随输入信号的变化而变化，α=0时表示辅助功放30中的所有功放单元均截止，α=1时表示辅助功放30中的所有功放单元均输出最大功率。

对于A点和B点的电压电流有如下关系:

阻抗变换关系

功率传输关系

V_AI_A＝V_BI_B

因此有

主功放20看到的阻抗Z₁₂为

辅助功放30所对应的次级线圈看到的阻抗Z₃₄为

主功放20中的每一个差分功放对21、22的电压摆幅为

对于最优输出匹配时，有如下关系

R_L=4R_opt

（A类工作状态）

因此

从上述结果可以看出，通过调整阻抗变换器51的特征阻抗Z_T，只要使得在不同的回退功率处仍保持V₁₂较高的电压摆幅（等效于提高回退功率下差分功放对21、22的输出阻抗匹配），即可实现提高任意回退功率点处的效率。

请参阅图5，其中虚线表示一般功放的效率与输出功率的关系，实线表示本申请Doherty差分功放的第一实施例的效率与输出功率的曲线。当α＝1且Z_T＝2R_opt时，所有差分功放对21、22、……的输出阻抗匹配均为R_opt，此时整个Doherty差分功放输出最大功率；随着α的逐渐减小（输入功率的降低），主功放20中的每个差分功放对21、22看到的阻抗Z₁₂逐渐增加（由公式1得出）；当α＝0时，辅助功放30中的差分功放对23、24由导通刚刚截止（通常在比饱和功率点低6dB的回退功率点），主功放20看到的阻抗Z₁₂为2R_opt，因此回退功率点出现了加强峰值（根据功放的设计理论，当输出端阻抗匹配提高时，效率会相应提高）。

请参阅图6，当Z_T＝R_opt时，＝0时的V₁₂等于＝1时的V₁₂，这表明在辅助功放30中的差分功放对23、24由导通刚刚截止时（通常在比饱和功率点低6dB的回退功率点）主功放20中的差分功放对21、22的电压摆幅与饱和功率点时仍相等，使得回退功率点的效率和饱和功率点的效率相等，即在回退功率点出现了加强峰值。此时在最高输出功率时，主功放20看到的阻抗Z₁₂为0.5R_opt，辅助功放30看到的阻抗Z₃₄为R_opt，因此在饱和功率点的输出功率和效率与图5相比略有降低。

由图5、图6可知，通过调整是指阻抗变换器51的特征阻抗Z_T，即可调整饱和功率点主功放20与辅助功放30所看到的阻抗Z₁₂和Z₃₄，从而调整本申请Doherty差分功放的第一实施例的效率与输出功率的曲线中的饱和功率点的效率与输出功率、回退功率点的效率与输出功率。

请参阅图7，这是本申请Doherty差分功放的第二实施例。其包括一个功率分配器10、多个差分功放对21、22、……、一个转换器40、多个阻抗变换器51、52、……。

所述功率分配器10将输入的单端射频信号分为四路幅值相等、相位依次相差90°的射频信号。这四路信号分别记为0°信号、90°信号、180°信号和270°信号，并分别构成了两对差分信号。

所述差分功放对21、22、……用于将一对幅值相等、相位差为180°的差分信号进行放大后输出。每个差分功放对由两个功放单元组成，典型的功放单元采用CMOS晶体管。至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放。图7中以一个差分功放对21作为主功放20，其余的差分功放对22、23、……作为辅助功放30。功率分配器输出的两对差分信号中，一对差分信号作为主功放20的输入，例如0°信号和180°信号；另一对差分信号作为辅助功放30的输入，例如90°信号和270°信号。构成主功放20的所有差分功放对21、22均具有第一直流偏置信号。构成辅助功放30的所有差分功放对22、23、……具有不同的多个直流偏置信号，将其中的最大直流偏置信号称为第二直流偏置信号，按照由大到小的顺序依次还有第三直流偏置信号、……。本申请要求第一直流偏置信号大于第二直流偏置信号，以使得构成主功放20的所有差分功放对21中的功放单元一起进入饱和区以后，构成辅助功放30的、且具有第二直流偏置信号的所有差分功放对22中的功放单元才进入饱和区。以此类推，当构成辅助功放30的、且具有第二直流偏置信号的所有差分功放对22中的功放单元进入饱和区以后，构成辅助功放30的、且具有第三直流偏置信号的所有差分功放对23中的功放单元才进入饱和区。

所述转换器40实现主功放20和辅助功放30的功率结合，由多个电感41、42、……组成。每个电感为一对耦合的线圈，分别称为初级线圈和次级线圈。每个电感的初级线圈连接一个差分功放对中的两个功放单元的输出端。例如，电感41的初级线圈连接差分功放对21中的两个功放单元的输出端，电感42的初级线圈连接差分功放对22中的两个功放单元的输出端，……以此类推。具有相同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈相连。图7中，差分功放对21具有第一直流偏置信号，差分功放对22具有第二直流偏置信号，……。没有任何两个以上的差分功放对具有相同的直流偏置信号，因此没有任何两个以上的电感的次级线圈直接相连。

所述阻抗变换器51连接具有不同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈，用于进行阻抗变换。图7中，差分功放对21、22、……所具有的直流偏置信号各不相同。因此，阻抗变换器51、52、……依次连接相邻的两个电感的次级线圈。转换器40的所有电感41、42、……的串联后的次级线圈支路在主功放20的一端连接负载RO，在辅助功放30的另一端接地。

与第一实施例中辅助功放30的所有功放单元具有相同的第二直流偏置信号不同，第二实施例中辅助功放30的各个功放单元具有两种以上的不同大小的直流偏置信号，从而形成了具有第一偏置电压的差分功放对21始终导通、当差分功放对21进入饱和区后差分功放对22才导通、当差分功放对22进入饱和区后差分功放对23才导通、……这样一种随着输入功率的增加构成辅助功放30的差分功放对按照直流偏置信号由大到小的顺序依次导通的形态。

请参阅图8，这是本申请Doherty差分功放的第二实施例的效率与输出功率的曲线。为了使得每一路功放单元在饱和功率点的阻抗匹配为特征阻抗值R_opt，需要保证

Z_Ti=2iR_opt，i＝1、2、......、n-1

其中，Z_Ti表示连接第i个电感的次级线圈与第i+1个电感的次级线圈之间的阻抗变换器5i的特征阻抗。并且从负载端到接地端，各个差分功放对的直流偏置信号依次降低（允许相同的情况）。从饱和功率点开始，随着输入信号减小，各个差分功放对中的功放单元将沿着从接地端到负载端的顺序依次关闭，使得始终工作的主功放20的差分功放对21的输出阻抗得到提高，从而提供了更为宽广的回退功率范围内的较高的效率。图8中，左边的斜线区域表示主功放20单独工作的时间段，右边的每一个加强峰值处表示辅助功放30中的某一种直流偏置信号的差分功放对开始导通而形成的一个回退功率点。因此，辅助功放30中共具有多少种不同大小的直流偏置信号，则图8中就可以得到相同数量的回退功率点的加强峰值。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种使用电压结合的Doherty差分功放，其特征是，包括一个功率分配器、多个差分功放对、一个转换器、一个或多个阻抗变换器；

所述功率分配器将单端信号分为四路等幅、相位依次相差90°的信号；

每个差分功放对由两个功放单元组成，将一对等幅、相位差为180°的信号经放大后输出；至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放；功率分配器输出的两对差分信号中，一对差分信号作为主功放的输入，另一对差分信号作为辅助功放的输入；构成主功放的所有差分功放对均具有第一直流偏置信号，构成辅助功放的所有差分功放对或者具有相同的一个直流偏置信号，或者具有不同的多个直流偏置信号；将构成辅助功放的所有差分功放对中的最大直流偏置信号称为第二直流偏置信号，则第一直流偏置信号大于第二直流偏置信号，以使得构成主功放的所有差分功放对一起进入饱和区以后，构成辅助功放的差分功放对才一起或先后进入饱和区；

所述转换器实现主功放和辅助功放的功率结合，由多个电感组成；每个电感为一对耦合的线圈，分别称为初级线圈和次级线圈；每个电感的初级线圈连接一个差分功放对中的两个功放单元的输出端；具有相同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈相连；

所述阻抗变换器连接具有不同直流偏置信号的差分功放对所连接的初级线圈相耦合的次级线圈，串联后的次级线圈支路在主功放的一端连接负载，在辅助功放的一端接地。

2.根据权利要求1所述的使用电压结合的Doherty差分功放，其特征是，当主功放中的所有功放单元均为A类功放，则辅助功放中的所有功放单元为A类、AB类、B类或C类功放；

当主功放中的所有功放单元均为AB类功放，则辅助功放中的所有功放单元为AB类、B类或C类功放；

当主功放中的所有功放单元均为B类功放，则辅助功放中的所有功放单元为B类或C类功放；

当主功放中的所有功放单元均为C类功放，则辅助功放30中的所有功放单元也均为C类功放。

3.根据权利要求2所述的使用电压结合的Doherty差分功放，其特征是，优选地，主功放中的所有功放单元均为AB类功放，辅助功放中的所有功放单元为B类或C类功放。

4.根据权利要求1所述的使用电压结合的Doherty差分功放，其特征是，当构成辅助功放的所有差分功放对具有相同的一个直流偏置信号，则主功放一直导通，而辅助功放只有在主功放进入饱和区后才一起导通。

5.根据权利要求1所述的使用电压结合的Doherty差分功放，其特征是，当构成辅助功放的所有差分功放对具有不同大小的多个直流偏置信号，则主功放一直导通，辅助功放中具有最大直流偏置信号的差分功放对在主功放进入饱和区后才导通，辅助功放中具有次大直流偏置信号的差分功放对在辅助功放中具有最大支流偏置信号的差分功放对进入饱和区后才导通，以此类推形成随着输入功率的增加辅助功放中的差分功放对随着直流偏置信号由大到小的顺序依次导通的形态。

6.根据权利要求1所述的使用电压结合的Doherty差分功放，其特征是，当构成辅助功放的所有差分功放对具有相同的一个直流偏置信号，则所述Doherty差分功放仅在一个回退功率点出现加强峰值；

当构成辅助功放的所有差分功放对具有不同大小的n个直流偏置信号，则所述Doherty差分功放在n个回退功率点出现加强峰值，n为大于1的整数。