KR20040050591A - 가변 이득 증폭기 - Google Patents

가변 이득 증폭기 Download PDF

Info

Publication number
KR20040050591A
KR20040050591A KR1020020078448A KR20020078448A KR20040050591A KR 20040050591 A KR20040050591 A KR 20040050591A KR 1020020078448 A KR1020020078448 A KR 1020020078448A KR 20020078448 A KR20020078448 A KR 20020078448A KR 20040050591 A KR20040050591 A KR 20040050591A
Authority
KR
South Korea
Prior art keywords
current
voltage
nmos transistor
input
variable
Prior art date
Application number
KR1020020078448A
Other languages
English (en)
Other versions
KR100499856B1 (ko
Inventor
권종기
조규형
유현규
김종대
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0078448A priority Critical patent/KR100499856B1/ko
Publication of KR20040050591A publication Critical patent/KR20040050591A/ko
Application granted granted Critical
Publication of KR100499856B1 publication Critical patent/KR100499856B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 가변 이득 증폭기에 관한 것으로, 차동 형태로 이루어진 입력부와, 외부 이득조절전압 신호를 공급받아 MOS 트랜지스터의 트랜스컨덕턴스 크기를 조절하여 다양한 크기의 출력전류를 출력하는 이득 조절부와, 상기 출력전류를 입력받아 출력부하 저항에 의한 가변 전압이득을 갖는 출력부를 포함하는 가변 이득 CMOS(Complementary Metal-Oxide-Semiconductor) 증폭기를 제공함으로써 저전압에서 동작하여 보다 넓은 입력신호의 입력범위에 대한 선형성을 개선 및 증대시킬 수 있는 가변 이득 증폭기를 개시한다.

Description

가변 이득 증폭기{Variable gain amplifier}
본 발명은 가변 이득 증폭기(Variable gain amplifier)에 관한 것으로, 특히 저소비전력 특성을 가지며, 저공급전원에서 동작할 수 있는 가변 이득 CMOS 증폭기에 관한 것이다.
가변 이득 CMOS 증폭기(이하, 'CMOS VGA'라 함) 설계시 고려해야할 사항으로는 원하는 신호크기에 대한 신호대잡음비(Signal to Noise ratio; S/N비)의 극대화, 주파수 대역폭(frequency bandwidth)의 크기, 저왜곡성(low distortion), 저입력잡음(low input noise)특성, 목표치 선형성(linearity)을 보장하는 입력신호의 크기, 잡음특성, 조절전압신호(control voltage) 및 이득조절특성(exponential gain characteristic) 등이 있다.
이에 더해서, CMOS VGA 설계시 고려해야할 사항으로는 CMOS 특성에 의한 온도나 전원전압의 의존성이다. 특히 CMOS 회로는 동작 주파수의 범위가 현재의 소자 기술 특성상 100MHz 이상을 구현하기가 어렵다. 또한, MOS 소자의 문턱전압(threshold)의 크기 감소의 제한성 때문에 입출력신호의 크기가 제한되어 저공급전원에 대한 원활한 회로동작을 구현하기가 어렵다. 따라서, 저소비전력의 특성을 가지며, 저전압에서 동작하는 CMOS VGA를 구현하기가 어렵다는 문제점이 있다.
따라서, 본 발명은 상기에서 설명한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 저소비전력 특성을 가지고 저공급전원에서 동작할 수 있는 가변 이득 증폭기를 제공하는데 그 목적이 있다.
또한, 본 발명은 저왜곡, 고선형성, 광대역 동작특성을 가질 수 있는 가변 이득 증폭기를 제공하는데 다른 목적이 있다.
또한, 본 발명은 집적회로(integrated circuit)로 내장할 수 있는 가변 이득 증폭기를 제공하는데 또 다른 목적이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 가변 이득 증폭기를 설명하기 위하여 도시한 블럭 다이아그램이다.
도 2는 본 발명의 제1 실시예에 따라 도 1에 도시된 가변 이득 증폭기의 상세 회로도이다.
도 3은 본 발명의 제2 실시예에 따라 도 1에 도시된 가변 이득 증폭기의 상세 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 입력부 120 : 이득 조절부
130 : 출력부
본 발명의 일측면에 따르면, 차동 형태로 이루어지며, 제1 바이어스 전압에 따라 제1 및 제2 입력신호의 차를 증폭하여 제1 및 제2 차동신호를 출력하는 입력부와, 상기 제1 및 제2 차동신호를 입력받고, 제1 및 제2 이득조절전압 신호에 따라 상기 제1 및 제2 차동신호의 크기를 가변시켜 제1 및 제2 가변전류를 출력하는 가변 이득 조절부와, 상기 제1 및 제2 가변전류를 입력받고, 제2 및 제3 바이어스 전압에 따라 상기 제1 및 제2 가변전류를 제1 및 제2 출력전압으로 변환하여 출력하는 전류/전압 변환부를 포함하는 가변 이득 증폭기를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 CMOS VGA의 블럭 다이아그램(block diagram)이다. 또한, 도 2는 본 발명의 제1 실시예에 따라 도 1에 도시된 CMOS VGA의 상세 회로도이다. 또한, 도 3은 본 발명의 제2 실시예에 따라 도 1에 도시된 CMOS VGA의 상세 회로도이다. 여기서, 도 1 내지 도 3에 도시된 참조부호들 중 서로 동일한 참조부호는 서로 동일한 기능을 하는 동일한 구성요소(member)를 가리킨다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 CMOS VGA는 입력부(110),가변 이득 조절부(Variable gain controller; 120) 및 전류/전압 변환부(I/V converter; 130)를 포함한다.
[입력부]
입력부(110)는 입력되는 입력신호(Vi+, Vi-)의 보다 넓은 입력범위에 대한 선형성(linearity)을 개선 및 증대시키기 위하여 차동 형태(differential pair)의 구조를 갖는 차동 증폭기(differential amplifier)를 포함한다. 입력부(110)는 입력신호(Vi+, Vi-)를 입력받고, 상기 입력신호(Vi+, Vi-)의 차동신호(Id+, Id-)를 증폭하여 출력한다.
구체적으로, 도 2 및 도 3에 도시된 바와 같이 입력부(110)는 전원전압원(Vdd)과 노드(Q1) 및 전원전압원(Vdd)과 노드(Q2) 사이에 각각 접속되어 외부 바이어스 전압(Vb1)에 따라 전류 소스(current source)로 동작하는 PMOS 트랜지스터(PM1 및 PM2)를 포함한다. 또한, 입력부(110)는 노드(Q1)와 노드(Q3) 및 노드(Q2)와 노드(Q3) 사이에 각각 접속되어 선형영역 범위에서 동작하며 입력신호(Vi+, Vi-)에 따라 가변 이득 조절부(120)로 차동신호(Id+,Id-)를 출력하는 NMOS 트랜지스터(NM1 및 NM2)를 포함한다. 또한, 입력부(110)는 노드(Q3)와 접지전압원(Vss) 사이에 접속되어 입력부(110)의 바이어스 전류(bias current)를 잡아주는 전류원(Is1)을 포함한다.
PMOS 트랜지스터(PM1 및 PM2)는 외부 바이어스 전압(Vb1)에 따라 전류원 부하(load)로 동작한다. 또한, PMOS 트랜지스터(PM1 및 PM2)는 노드(Q1) 및노드(Q2)로 출력되는 차동신호(Id+, Id-)의 스윙(swing) 포인트(point), 즉 직류 동작점(quiescent point)을 잡아주는 직류(direct current) 바이어스로 동작한다. NMOS 트랜지스터(NM1 및 NM2)는 입력되는 입력신호(Vi+, Vi-)를 각각 입력받아 비교한 후 노드(Q1) 및 노드(Q2)로 차동신호(Id+, Id-)를 출력한다. 전류원(Is1)은 입력부(110)의 바이어스 전류를 잡아주는 역할을 한다.
동작 특성을 살펴보면, PMOS 트랜지스터(PM1)는 전원전압원(Vdd)과 노드(Q1) 사이에 접속되며 외부 바이어스 전압(Vb1)에 따라 동작된다. PMOS 트랜지스터(PM2)는 전원전압원(Vdd)과 노드(Q2) 사이에 접속되며 외부 바이어스 전압(Vb1)에 따라 동작된다. 여기서, PMOS 트랜지스터들(PM1 및 PM2)은 서로 동일한 특성을 가지도록 설계되며, 외부 바이어스 전압(Vb1)에 따라 전류 소스로 동작된다. 한편, 여기서는 PMOS 트랜지스터들(PM1 및 PM2) 대신에 저항소자를 사용할 수도 있으나, 이 경우에는 직류 동작점이 고정되기 때문에 다양한 입력신호(Vi+, Vi-)에 대해 능동적으로 대응하기가 어렵다.
NMOS 트랜지스터(NM1)는 노드(Q1)와 전류원(Is1) 사이에 접속되며 입력신호(Vi+)에 따라 동작된다. NMOS 트랜지스터(NM2)는 노드(Q2)와 전류원(Is1) 사이에 접속되며 입력신호(Vi-)에 따라 동작된다. 이로써, 다양한 형태의 입력신호(Vi+, Vi-)가 공급되는 경우 차동 형태로 이루어진 NMOS 트랜지스터들(NM1 및 NM2)은 하기의 수학식 1과 같이 선형영역(triode region or linear region)에서 동작된다.
여기서, 'β'는 NMOS 트랜지스터들(NM1 및 NM2)의 기하학적 크기로 ''를 가리킨다.
[가변 이득 조절부]
가변 이득 조절부(120)는 입력부(110)로부터 출력되는 차동신호(Id+, Id-)를 입력받으며, 외부로부터 입력되는 이득 조절전압(gain control voltage) 신호(Vc+, Vc-)에 의해 좌우되는 트랜지스터의 트랜스컨덕턴스(transconductance)의 크기에 따라 차동신호(Id+, Id-)를 가변시켜 전류/전압 변환부(130)로 가변전류(variable current; Iv+,Iv-)를 출력한다.
이를 위해, 도 2 및 도 3에 도시된 바와 같이 가변 이득 조절부(120)는 이득조절전압 신호(Vc+, Vc-)를 각각 입력받아 서로 상보적(complementary)으로 동작되어 차동신호(Id+, Id-)를 가변시켜 출력하는 PMOS 트랜지스터(PM3 및 PM4) 및 NMOS 트랜지스터들(NM3 및 NM4)를 포함한다. 또한, 입력부(110)의 NMOS 트랜지스터(NM1 및 NM2)가 선형영역에서 동작되도록 NMOS 트랜지스터(NM1 및 NM2)의 직류 바이어스를 잡아주는 저항소자(R1 및 R2)를 더 포함한다.
PMOS 트랜지스터(PM3)는 전원전압원(Vdd)과 노드(Q1) 사이에 접속되며 이득조절전압 신호(Vc-)에 따라 트랜스컨덕턴스가 가변된다. PMOS 트랜지스터(PM4)는 전원전압원(Vdd)과 노드(Q2) 사이에 접속되며 이득조절전압 신호(Vc-)에 따라 트랜스컨덕턴스가 가변된다. NMOS 트랜지스터(NM3)는 접지전압원(Vss)과 노드(Q4) 사이에 접속되며 이득조절전압 신호(Vc+)에 따라 트랜스컨덕턴스가 가변된다. NMOS 트랜지스터(NM4)는 접지전압원(Vss)과 노드(Q5) 사이에 접속되며 이득조절전압 신호(Vc+)에 따라 트랜스컨덕턴스가 가변된다. 한편, PMOS 트랜지스터(PM3 및 PM4)와 NMOS 트랜지스터(NM3 및 NM4)는 이득조절전압 신호(Vc+, Vc-)에 따라 서로 상보적으로 동작됨으로써 입력부(110)로부터 출력되는 차동신호(Id+, Id-)를 가변시켜 가변전류(Iv+, Iv-)를 출력한다.
다시 말하면, 가변 이득 조절부(120)에서는 외부로부터 상보성 조절전압 신호인 이득조절전압 신호(Vc+, Vc-)에 따라 MOS 트랜지스터(PM3 및 PM4, NM3 및 NM4)가 상보적으로 동작되며, 이에 따라 각 MOS 트랜지스터(PM3 및 PM4, NM3 및 NM4)의 트랜스컨덕턴스의 크기가 가변적으로 조절된다. 이로써, PMOS 트랜지스터(PM3 및 PM4)를 통해 수직적으로 전류가 흐르며, 이 전류와 입력부(110)로부터 출력되는 차동신호(Id+, Id-)가 서로 더해져서 가변된 가변전류(Iv+, Iv-)가 최종적으로 출력된다.
따라서, PMOS 트랜지스터(PM3)와 PMOS 트랜지스터(PM4) 사이, 또는 NMOS 트랜지스터(NM3)와 NMOS 트랜지스터(NM4) 사이에는 기하학적 크기에 대한 매칭이 중요하다. 가변전류(Iv+및Iv-)는 NMOS 트랜지스터(NM3 및 NM4)의 드레인단을 통해 전류형태로 출력부(130)로 출력된다.
[전류/전압 변환부]
전류/전압 변환부(130)는 가변 이득 조절부(120)로부터 출력되는 가변전류(Iv+, Iv-)를 출력단 부하를 통해 차동 형태의 출력전압(Vo+, Vo-)으로 변환하여 출력한다.
이를 위해, 도 2에 도시된 바와 같이 전류/전압 변환부(130)는 출력단에 저항소자(R3 및 R4)를 포함하거나, 도 3에 도시된 바와 같이 출력단에 능동부하(132 및 134)를 포함한다. 또한, 전류/전압 변환부(130)는 전류/전압 변환부(130)의 직류 동작점, 즉 직류 바이어스를 잡아주기 위하여 NMOS 트랜지스터(NM5 및 NM6)와, NMOS 트랜지스터(NM7 및 NM8)를 더 포함한다.
NMOS 트랜지스터들(NM5 및 NM6)은 외부로부터 입력되는 바이어스 전압(Vb2)에 따라 구동되며 출력단 노드(Q6 및 Q7)의 직류 레벨을 안정화하는 역할을 한다. NMOS 트랜지스터들(NM7 및 NM8)은 외부로부터 입력되는 바이어스 전압(Vb3)에 따라 전류 소스로 동작되어 출력전압(Vo+, Vo-)이 풀(full) 스윙(swing)할 수 있도록 직류 바이어스를 잡아주는 역할을 한다. 즉, 바이어스 전압(Vb2)과 바이어스 전압(Vb3)에 따라 노드(Q6 및 Q7)로 출력되는 가변전압(Vo+, Vo-)의 동작점이 결정된다.
이를 위해, NMOS 트랜지스터(NM5)는 노드(Q4)와 노드(Q6) 사이에 접속되며 바이어스 전압(Vb2)에 의해 동작된다. NMOS 트랜지스터(NM6)는 노드(Q5)와 노드(Q7) 사이에 접속되며 바이어스 전압(Vb2)에 의해 동작된다. NMOS 트랜지스터(N7)는 노드(Q4)와 접지전압원(Vss) 사이에 접속되며 바이어스 전압(Vb3)에 의해 동작된다. NMOS 트랜지스터(NM8)는 노드(Q5)와 접지전압원(Vss) 사이에 접속되며 바이어스 전압(Vb3)에 의해 동작된다.
한편, 도 2에 도시된 저항소자(R3)는 전원전압원(Vdd)과 노드(Q6) 사이에 접속되며 가변 이득 조절부(120)로부터 출력되는 가변전류(Iv+)를 출력전압(Vo+)으로 변환하여 출력한다. 저항소자(R4)는 전원전압원(Vdd)과 노드(Q7) 사이에 접속되며 가변 이득 조절부(120)로부터 출력되는 가변전류(Iv-)를 출력전압(Vo-)으로 변환하여 출력한다.
또한, 도 3에 도시된 바와 같이 능동부하(132 및 134)는 수동소자에 비해 안정된 바이어스를 갖도록 하고, 주파수 보상 캐패시터들(C1 및 C2)에 의해 주파수 특성을 개선시킬 수 있다. 즉, 능동부하(132 및 134)에서는 안정된 바이어스의 공급이 가능하고, 주파수 특성을 개선시킬 수 있으며, 수동소자보다 광대역(wideband)에서의 동작이 가능하다.
능동부하(132)는 PMOS 트랜지스터(PM5), NMOS 트랜지스터(NM9), 전류원(Is2) 및 주파수 보상 캐패시터(C1)를 포함한다. PMOS 트랜지스터(PM5)는 전원전압원(Vdd)과 노드(Q6) 사이에 접속되며 NMOS 트랜지스터(NM9)와 상호 부궤환(negative feedback)을 구성한다. NMOS 트랜지스터(NM9)는 전원전압원(Vdd)과 전류원(Is2)의 일단과 접속되며 노드(Q6)의 전위에 따라 동작된다. 전류원(Is2)는 NMOS 트랜지스터(NM9)와 접지전압원(Vss) 사이에 접속되며 능동부하(132)의 전류 바이어스를 잡아준다. 주파수 보상 캐패시터(C2)는 전류원(Is2)와 병렬로 접속되며 주파수 특성을 개선시킨다.
능동부하(134)는 대칭적으로 능동부하(132)와 동일한 구성을 갖는다. 즉, PMOS트랜지스터(PM6), NMOS 트랜지스터(NM10), 전류원(Is3) 및 주파수 보상 캐패시터(C2)을 포함한다. PMOS 트랜지스터(PM6)는 전원전압원(Vdd)과 노드(Q7) 사이에 접속되며 NMOS 트랜지스터(NM10)와 상호 부궤환을 구성한다. NMOS 트랜지스터(NM10)는 전원전압원(Vdd)과 전류원(Is3)의 일단과 접속되며 노드(Q7)의 전위에 따라 동작된다. 전류원(Is3)는 NMOS 트랜지스터(NM10)와 접지전압원(Vss) 사이에 접속되며 능동부하(134)의 전류 바이어스를 잡아준다. 주파수 보상 캐패시터(C3)는 전류원(Is3)와 병렬로 접속되며 주파수 특성을 개선시킨다.
구체적으로, 능동부하(132)의 동작특성을 살펴보면, PMOS 트랜지스터(PM5)는 부하로 동작된다. NMOS 트랜지스터(NM10)는 부하로 동작되는 PMOS 트랜지스터(PM5)와 상호 부궤한을 구성한다. 또한, 능동부하(132)에서는 PMOS 트랜지스터(PM5) 및 NMOS 트랜지스터(NM10)의 크기와 전류원(Is3)에 의해 안정된 바이어스 전류가 결정됨으로써 저항 소자를 부하로 사용하는 경우와 비교하여 CMRR(Common Mode Rejection Ratio)이 커지게 된다. 이에 따라, 각 노드(Q6 및 Q7)로 출력되는 출력전압(Vo+, Vo-)이 직류적으로 보다 안정한 전압레벨로 유지된다. 주파수 특성 보상 캐패시터(C1)는 각 노드(Q5 및 Q6)에서 들여다 본 출력 임피던스와 함께 영(zero) 주파수()를 갖게 되어 VGA 전체회로 주파수 특성을 좋게 한다. 따라서, 주파수 특성 보상 캐패시터(C1)의 크기를 조절하면 원하는 동작 주파수에서 원하는 이득을 얻을 수 있다. 이러한 동작은 NMOS 트랜지스터(NM10), PMOS 트랜지스터(PM6), 전류원(Is3) 및 캐패시터(C2)로 이루어진 능동부하(134)에서도 동일하게 이루어진다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 차동 형태로 이루어진 입력부와, 외부 이득조절전압 신호를 공급받아 MOS 트랜지스터의 트랜스컨덕턴스 크기를 조절하여 다양한 크기의 출력전류를 출력하는 이득 조절부와, 상기 출력전류를 입력받아 출력부하 저항에 의한 가변 전압이득을 갖는 출력부를 포함하는 CMOS VGA를 제공함으로써 저전압에서 동작하여 보다 넓은 입력신호의 입력범위에 대한 선형성을 개선 및 증대시킬 수 있다.

Claims (14)

  1. 차동 형태로 이루어지며, 제1 바이어스 전압에 따라 제1 및 제2 입력신호의 차를 증폭하여 제1 및 제2 차동신호를 출력하는 입력부;
    상기 제1 및 제2 차동신호를 입력받고, 제1 및 제2 이득조절전압 신호에 따라 상기 제1 및 제2 차동신호의 크기를 가변시켜 제1 및 제2 가변전류를 출력하는 가변 이득 조절부; 및
    상기 제1 및 제2 가변전류를 입력받고, 제2 및 제3 바이어스 전압에 따라 상기 제1 및 제2 가변전류를 제1 및 제2 출력전압으로 변환하여 출력하는 전류/전압 변환부를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  2. 제 1 항에 있어서,
    상기 입력부는 차동 증폭기로 이루어진 것을 특징으로 하는 가변 이득 증폭기.
  3. 제 2 항에 있어서, 상기 차동 증폭기는,
    전원전압원과 제1 노드 사이에 접속되며 상기 제1 바이어스 전압에 따라 동작되는 제1 PMOS 트랜지스터;
    상기 전원전압원과 제2 노드 사이에 접속되며 상기 제1 바이어스 전압에 따라 동작되는 제2 PMOS 트랜지스터;
    상기 제1 노드와 제3 노드 사이에 접속되며 상기 제1 입력신호에 따라 동작되는 제1 NMOS 트랜지스터;
    상기 제2 노드와 상기 제3 노드 사이에 접속되며 상기 제2 입력신호에 따라 동작되는 제2 NMOS 트랜지스터; 및
    상기 제3 노드와 접지전압원 사이에 접속되며 상기 입력부의 바이어스 전류를 잡아주는 전류원을 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 PMOS 트랜지스터는 전류 소스로 동작되는 것을 특징으로 하는 가변 이득 증폭기.
  5. 제 1 항에 있어서, 상기 가변 이득 조절부는,
    상기 제1 차동신호가 입력되는 입력단과 전원전압원 사이에 접속되며 상기 제2 이득조절전압 신호에 따라 트랜스컨덕턴스의 크기가 가변적으로 조절되는 제1 PMOS 트랜지스터;
    상기 제2 차동신호가 입력되는 입력단과 상기 전원전압원 사이에 접속되며 상기 제2 이득조절전압 신호에 따라 트랜스컨덕턴스의 크기가 가변적으로 조절되는 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 접지전압원 사이에 접속되며 상기 제1 이득조절전압 신호에 따라 트랜스컨덕턴스의 크기가 가변적으로 조절되는 제1 NMOS 트랜지스터; 및
    상기 제2 PMOS 트랜지스터와 상기 접지전압원 사이에 접속되며 상기 제1 이득조절전압 신호에 따라 트랜스컨덕턴스의 크기가 가변적으로 조절되는 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 PMOS 트랜지스터와 상기 제1 및 제2 NMOS 트랜지스터는 각각 상기 제1 및 제2 이득조절전압 신호에 따라 상호 상보적으로 동작하는 것을 특징으로 하는 가변 이득 증폭기.
  7. 제 5 항에 있어서,
    상기 제1 및 제2 PMOS 트랜지스터와 상기 제1 및 제2 NMOS 트랜지스터는 각각 상기 제1 및 제2 이득조절전압 신호에 따라 전류 소스로 동작하는 것을 특징으로 하는 가변 이득 증폭기.
  8. 제 5 항에 있어서, 상기 가변 이득 조절부는,
    상기 제1 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터 사이에 접속되는 제1 저항소자; 및
    상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터 사이에 접속되는 제2 저항소자를 더 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 저항소자는 상기 입력부의 차동 증폭기가 선형영역에서 동작되도록 직류 동작점을 잡아주는 기능을 하는 것을 특징으로 하는 가변 이득 증폭기.
  10. 제 1 항에 있어서, 상기 전류/전압 변환부는,
    전원전압원과 상기 제1 출력전압이 출력되는 제1 출력단 사이에 접속되는 제1 저항소자;
    상기 전원전압원과 상기 제2 출력전압이 출력되는 제2 출력단 사이에 접속되는 제2 저항소자;
    상기 제1 출력단과 상기 가변 이득 조절부로부터 상기 제1 가변전류가 입력되는 제1 입력단 사이에 접속되며 상기 제2 바이어스 전압에 따라 동작되는 제1 NMOS 트랜지스터;
    상기 제2 출력단과 상기 가변 이득 조절부로부터 상기 제2 가변전류가 입력되는 제2 입력단 사이에 접속되며 상기 제2 바이어스 전압에 따라 동작되는 제2 NMOS 트랜지스터;
    상기 제1 입력단과 접지전압원 사이에 접속되며 상기 제3 바이어스 전압에 따라 동작되는 제3 NMOS 트랜지스터; 및
    상기 제2 입력단과 상기 접지전압원 사이에 접속되며 상기 제3 바이어스 전압에 따라 동작되는 제4 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  11. 제 1 항에 있어서, 상기 전류/전압 변환부는,
    전원전압원과 상기 제1 출력전압이 출력되는 제1 출력단 사이에 접속되는 제1 능동부하;
    상기 전원전압원과 상기 제2 출력전압이 출력되는 제2 출력단 사이에 접속되는 제2 능동부하;
    상기 제1 출력단과 상기 가변 이득 조절부로부터 상기 제1 가변전류가 입력되는 제1 입력단 사이에 접속되며 상기 제2 바이어스 전압에 따라 동작되는 제1 NMOS 트랜지스터;
    상기 제2 출력단과 상기 가변 이득 조절부로부터 상기 제2 가변전류가 입력되는 제2 입력단 사이에 접속되며 상기 제2 바이어스 전압에 따라 동작되는 제2 NMOS 트랜지스터;
    상기 제1 입력단과 접지전압원 사이에 접속되며 상기 제3 바이어스 전압에 따라 동작되는 제3 NMOS 트랜지스터; 및
    상기 제2 입력단과 상기 접지전압원 사이에 접속되며 상기 제3 바이어스 전압에 따라 동작되는 제4 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  12. 제 10 항 또는 제 11항에 있어서,
    상기 제1 내지 제4 NMOS 트랜지스터는 상기 전류/전압 변환부의 직류 동작점을 잡아주는 역할을 하는 것을 특징으로 하는 가변 이득 증폭기.
  13. 제 11항에 있어서, 상기 제1 능동부하는,
    상기 전원전압원과 제1 출력단 사이에 접속되며 부하소자로 동작하는 제1 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 상호 부궤환을 구성하며 제1 출력단의 전위에 따라 동작되는 제5 NMOS 트랜지스터;
    상기 제5 NMOS 트랜지스터와 상기 접지전압원 사이에 접속되며 상기 제1 능동부하의 바이어스 전류를 잡아주는 전류원; 및
    상기 전류원과 병렬로 접속되는 주파수 보상 캐패시터를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
  14. 제 11항에 있어서, 상기 제2 능동부하는,
    상기 전원전압원과 제2 출력단 사이에 접속되며 부하소자로 동작하는 제1 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터와 상호 부궤환을 구성하며 제2 출력단의 전위에 따라 동작되는 제5 NMOS 트랜지스터;
    상기 제5 NMOS 트랜지스터와 상기 접지전압원 사이에 접속되며 상기 제1 능동부하의 바이어스 전류를 잡아주는 전류원; 및
    상기 전류원과 병렬로 접속되는 주파수 보상 캐패시터를 포함하는 것을 특징으로 하는 가변 이득 증폭기.
KR10-2002-0078448A 2002-12-10 2002-12-10 가변 이득 증폭기 KR100499856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078448A KR100499856B1 (ko) 2002-12-10 2002-12-10 가변 이득 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078448A KR100499856B1 (ko) 2002-12-10 2002-12-10 가변 이득 증폭기

Publications (2)

Publication Number Publication Date
KR20040050591A true KR20040050591A (ko) 2004-06-16
KR100499856B1 KR100499856B1 (ko) 2005-07-07

Family

ID=37344753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078448A KR100499856B1 (ko) 2002-12-10 2002-12-10 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR100499856B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587566B1 (ko) * 2004-10-04 2006-06-08 삼성전자주식회사 가변 이득 증폭기
KR100657822B1 (ko) * 2005-12-09 2006-12-14 한국전자통신연구원 광대역 가변 이득 증폭기
US7312660B2 (en) 2005-10-31 2007-12-25 Samsung Electronics Co., Ltd. Differential amplifier and active load for the same
KR100856131B1 (ko) * 2006-01-18 2008-09-03 삼성전자주식회사 가변 게인 저잡음 증폭기 회로 및 이를 구비하는 무선 통신수신기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648379B1 (ko) 2005-12-06 2006-11-24 한국전자통신연구원 가변이득 증폭기 및 가변이득 증폭 모듈
KR100648380B1 (ko) 2005-12-12 2006-11-24 한국전자통신연구원 가변 이득 증폭기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2946373B2 (ja) * 1992-07-31 1999-09-06 シャープ株式会社 利得可変増幅器
JPH10107562A (ja) * 1996-10-01 1998-04-24 Yokogawa Electric Corp 可変利得増幅器
JPH1141043A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 可変利得増幅器
US6201443B1 (en) * 1997-11-20 2001-03-13 Applied Micro Circuits Corporation Radio frequency variable gain amplifier fabricated in complementary metal oxide semiconductor technology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587566B1 (ko) * 2004-10-04 2006-06-08 삼성전자주식회사 가변 이득 증폭기
US7312660B2 (en) 2005-10-31 2007-12-25 Samsung Electronics Co., Ltd. Differential amplifier and active load for the same
KR100657822B1 (ko) * 2005-12-09 2006-12-14 한국전자통신연구원 광대역 가변 이득 증폭기
KR100856131B1 (ko) * 2006-01-18 2008-09-03 삼성전자주식회사 가변 게인 저잡음 증폭기 회로 및 이를 구비하는 무선 통신수신기

Also Published As

Publication number Publication date
KR100499856B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US6259321B1 (en) CMOS variable gain amplifier and control method therefor
US7193466B2 (en) Operational transconductance amplifier with DC offset elimination and low mismatch
KR100275177B1 (ko) 저전압차동증폭기
JPH0360209A (ja) 増幅器回路とこの回路を含む半導体集積回路
KR100499855B1 (ko) 가변 이득 증폭기
JPH11220341A (ja) 演算増幅器
KR100664309B1 (ko) 가변 이득 차동 증폭기, 이에 사용되는 가변 축퇴 임피던스조절장치, 및 가변 축퇴 임피던스 조절 방법
US7728669B2 (en) Output stage circuit and operational amplifier thereof
KR100499856B1 (ko) 가변 이득 증폭기
KR20040066006A (ko) 증폭 회로
EP1376860A1 (en) Asymmetrical differential amplifier
US20050162198A1 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
KR100499859B1 (ko) 가변 이득 증폭기
US7449951B2 (en) Low voltage operational amplifier
CN108964617A (zh) 运算放大器电路
KR100499858B1 (ko) 가변 이득 증폭기
US6937100B2 (en) Amplifier circuit with common mode feedback
US7170337B2 (en) Low voltage wide ratio current mirror
US6831501B1 (en) Common-mode controlled differential gain boosting
JP4867066B2 (ja) 増幅回路
KR100645926B1 (ko) 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
US11742803B2 (en) Amplifier circuit
CN114094948B (zh) 轨到轨放大器共模感知控制常数跨导输入方法
JP2812233B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee