JPH1141043A - 可変利得増幅器 - Google Patents

Abstract

(57)【要約】 【課題】可変利得増幅器に於いて、利得を変化させたと
きに出力の直流のずれを小さくすること。 【解決手段】電圧電流変換回路３が入力端子１とフィー
ドバック抵抗２の一端に接続され、入力端子１に加えら
れた入力電圧信号が電流変換され、その電流出力が単相
電流信号入力可変利得電流増幅器４に入力される。単相
電流信号入力可変利得電流増幅器４では利得調整瑞子７
から利得が調整され、その電流出力が負荷６の一端に流
し込まれ電圧信号に変換され出力端子８から出力され
る。上記負荷６と上記フィードバック抵抗２の他端は接
続され、更にこの接続点は一端が接地電位と接続された
コンデンサ５と接続され交流的に接地される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は可変利得増幅器に
関し、より詳細には利得可変による直流出力のずれを小
さくする可変利得増幅器に関するものである。

【０００２】

【従来の技術】図１０は、従来の可変利得増幅器の一例
を示した回路構成図である。図１０に於いて、抵抗ＲＡ
１及びＲＡ４、トランジスタＱＡ１及びＱＡ５から成る
カレントミラー回路と、抵抗ＲＡ３及びＲＡ５、トラン
ジスタＱＡ３及びＱＡ９から成るカレントミラー回路
と、抵抗ＲＡ７及びＲＡ８、トランジスタＱＡ１１及び
ＱＡ１３から成るカレントミラー回路が、並列に接続さ
れている。

【０００３】上記トランジスタＱＡ１とＱＡ３のコレク
タは、抵抗ＲＡ２を介してエミッタ接続されたトランジ
スタＱＡ２及びＱＡ４を介して、電流源ＩＡ１及びＩＡ
２に接続されている。そして、上記トランジスタＱＡ５
及びＱＡ９のコレクタは、エミッタ接続されたトランジ
スタＱＡ６及びＱＡ１０を介して、直列接続されたトラ
ンジスタＱＡ７、ＱＡ８に接続される。同様に、上記ト
ランジスタＱＡ１１とＱＡ１３のコレクタは、エミッタ
接続されたトランジスタＱＡ１２及びＱＡ１４を介し
て、可変の電流源ＩＡ３に接続されている。

【０００４】上記トランジスタＱＡ４のベースとトラン
ジスタＱＡ１３のコレクタ間には抵抗ＲＡ６が接続され
る。また、トランジスタＱＡ１２のベースとトランジス
タＱＡ１４のベースは、それぞれトランジスタＱＡ５の
コレクタと、トランジスタＱＡ９のコレクタに、それぞ
れ接続される。そして、各抵抗ＲＡ１、ＲＡ３、ＲＡ
４、ＲＡ５、ＲＡ７、ＲＡ９の一端は電源端子Ｖｃｃ
に、トランジスタＱＡ２のベースは入力端子ＩＮに、ト
ランジスタＱＡ４のベースはバイアス端子Ｂｉａｓに、
電流源ＩＡ１、ＩＡ２、ＩＡ３及びトランジスタＱＡ８
のエミッタは接地端子ＧＮＤに、トランジスタＱＡ１３
のコレクタが出力端子ＯＵＴに、それぞれ接続されてい
る。

【０００５】

【発明が解決しようとする課題】このような回路構成の
可変利得増幅器では、利得が小さいときは電流源ＩＡ３
を小さくするため、直流出力はバイアス電圧に近くな
る。しかしながら、利得が大きい時は直流入力のバイア
ス電圧との差、及び回路内部のオフセットによって、直
流出力がずれてしまうものであった。

【０００６】図１１は、可変利得回路の他の例を示した
回路構成図である。図１１に於いて、トランジスタＱＡ
４のベースと接地端子ＧＮＤ間には、コンデンサＣＡ１
が接続されている。その他の部分は、バイアス端子Ｂｉ
ａｓを除いたこと以外図１０の回路構成と同じであるの
で説明は省略する。

【０００７】このように、図１１の回路では、抵抗ＲＡ
６により帰還をかける構成となっている。しかしなが
ら、利得が大きいときは直流出力は直流入力に一致しよ
うとするが、利得を下げると帰還が十分にかからなくな
る。したがって、出力の直流がずれてしまうというもの
であった。

【０００８】このように、従来の可変利得増幅器では、
利得を変化させることによって、直流出力がずれるとい
う課題を有しているものであった。したがって、この発
明は上記実状に鑑みてなされたものであり、その目的は
利得を変化させたときに出力の直流のずれを小さくする
ことのできる可変利得増幅器を提供することである。

【０００９】

【課題を解決するための手段】すなわちこの発明は、入
力端子とフィードバック抵抗の一端に接続された電圧電
流変換回路と、この電圧電流変換回路の単相電流出力が
単相電流信号入力端子に接続され利得調整端子と電流出
力端子を有する単相電流信号入力可変利得電流増幅器
と、この電流出力端子に一端が接続され他端が上記フィ
ードバック抵抗の他端に接続された負荷と、このフィー
ドバック抵抗と負荷の接続点と接地電位間に接続された
コンデンサを具備することを特微とする。

【００１０】この構成に於いて、入力端子に与えられた
電圧信号は電圧電流変換回路でフィードバック抵抗の一
端に与えられ、その抵抗は他端がコンデンサにより交流
的に接地されているため信号電流が流れ、その電流信号
が単相電流信号として出力される。単相電流信号入力可
変利得電流増幅器は、その単相電流信号を単相電流信号
入力端から入力し利得調整して電流出力端子から出力す
る。利得は利得調整端子で外部から調整される。電流出
力端子からの電流信号出力は負荷の一端から負荷に流し
込まれ、その負荷は他端がコンデンサにより交流的に接
地されているため電圧出力信号に変換されて出力され
る。

【００１１】またこの構成に於いて、電圧電流変換回路
と単相電流信号入力可変利得電流増幅器は入力端子より
正の信号が入力された時電流出力端子は電流を流し出す
ように設定する必要がある。利得を大きくとった時、入
力端子が直流的に電位が上がると電流出力瑞子は電流を
流し出すように動作し、負荷とフィードバック抵抗に流
れるため出力電圧も上がろうとする。下げると逆にな
る。すなわち、直流的に帰還がかかり、出力端子は入力
直流電位で決まる電位になろうとする。また、利得を小
さくとった時、電流出力端子から流れ出す電流は小さく
なるため負荷とフィードバック抵抗に流れる電流が小さ
くなり、出力端子の直流電位は入力直流電位で決まる電
位になる。したがって、利得可変による出力直流電位の
ズレは小さくなる。

【００１２】更に、上記単相電流信号入力可変利得電流
増幅器は、電源端子と単相電流信号入力端子との間に接
続されたカレントミラー構成の同相電流出力回路と、こ
の同相電流出力回路に接続されて複数の差動増幅回路を
有して所定のバイアスが印加されるトランジスタ回路
と、上記トランジスタ回路の複数の差動増幅回路と接地
電位間にそれぞれ接続された複数の第１の電流源と、上
記電源端子と電流出力端子との間に接続されたカレント
ミラー回路と、上記カレントミラー回路と、上記トラン
ジスタ回路及び電流源の間に接続された差動増幅回路
と、この差動増幅回路と接地電位間に接続されて利得調
整用の制御端子を有する第２の電流源とを具備すること
により実現される。

【００１３】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図１は、この発明の可変利得増
幅器の構成を示したブロック図である。図１に於いて、
入力端子１及びフィードバック抵抗２の一端が接続され
た電圧電流変換回路３には、単相電流信号入力可変利得
電流増幅器４が接続されている。この単相電流信号入力
可変利得電流増幅器４には、コンデンサ５を介して上記
フィードバック抵抗２の他端に接続された負荷６と、制
御用の利得調整端子７及び出力端子８が接続されてい
る。

【００１４】上記負荷６は、単相電流信号入力可変利得
電流増幅器４の電流出力を電圧信号に変換するためのも
ので、直流的に繋がっている必要がある。また、上記コ
ンデンサ５は、フィードバック抵抗２及び負荷６との接
続点と、グラウンド間に接続されいる。そして、上記フ
ィードバック抵抗２、コンデンサ５、負荷６の接続点
は、交流的に接地されている。

【００１５】このような構成に於いて、電圧入力信号が
入力端子１から入力されると、電圧電流変換回路３に供
給される。この電圧電流変換回路３では、入力電圧信号
をフィードバック抵抗２の一端に供給し、該フィードバ
ック抵抗２に流れる電流を単相電流出力信号として単相
電流信号入力可変利得電流増幅器４に出力する。

【００１６】この単相電流信号入力可変利得電流増幅器
４は、電圧電流変換回路３からの単相電流信号を受けて
電流出力するもので、利得の可変できる線形電流増幅器
である。そして、制御用の利得調整端子７から、利得調
整された電流が単相電流信号入力可変利得電流増幅器４
を介して負荷６に出力される。ここで電圧出力に変換さ
れて、出力端子８から得られる。

【００１７】図２は、上述した電流増幅回路の単相電流
信号入力可変利得電流増幅器４の基本構成を示した図で
ある。図２に於いて、同相電流出力回路１０は、抵抗Ｒ
１及びトランジスタＱ１と、抵抗Ｒ２及びトランジスタ
Ｑ２と、抵抗Ｒ３及びトランジスタＱ３から成るカレン
トミラー回路で構成されている。そして、上記トランジ
スタＱ１のコレクタには、単相電流信号入力端子９が接
続されている。また、上記抵抗Ｒ１、Ｒ２、Ｒ３のトラ
ンジスタが接続されない側には、電源端子Ｖｃｃが接続
されている。

【００１８】４トランジスタ回路１１は、それぞれ差動
増幅回路を構成するトランジスタＱ４及びＱ５と、トラ
ンジスタＱ６及びＱ７を有して成る。尚、上記トランジ
スタＱ４のコレクタとトランジスタＱ６は、それぞれ上
記トランジスタＱ２及びＱ３のコレクタに、そしてトラ
ンジスタＱ５及びＱ７のコレクタは電源端子Ｖｃｃに接
続される。また、トランジスタＱ７のベースには、バイ
アス入力端子Ｂｉａｓが接続される。

【００１９】カレントミラー回路１２は、抵抗Ｒ４及び
トランジスタＱ８と、抵抗Ｒ５及びトランジスタＱ９に
より構成される。上記抵抗Ｒ４、Ｒ５の接続点は、上記
電源端子Ｖｃｃに接続される。

【００２０】また、上記トランジスタＱ８及びＱ９のコ
レクタには、差動増幅回路１３を構成する、互いにエミ
ッタ接続されたトランジスタＱ１０及びＱ１１のコレク
タに、それぞれ接続される。更に、これらトランジスタ
Ｑ１０及びＱ１１のベースは、上記４トランジスタ回路
１１のトランジスタＱ４とＱ５の接続点及びトランジス
タＱ６とＱ７の接続点に、それぞれ接続される。

【００２１】上記トランジスタＱ１０及びＱ１１のベー
スは、また、電流源回路１４を構成する電流源ＩＳ１ａ
及びＩＳ１ｂを介して接地端子ＧＮＤに接続される。更
に、トランジスタＱ１０及びＱ１１のエミッタは、利得
調整端子７からの信号により可変する可変電流源１５を
構成する電流源ＩＳ２を介して接地端子ＧＮＤに接続さ
れる。

【００２２】尚、上記トランジスタＱ９のコレクタとト
ランジスタＱ１１のコレクタ間には、電流出力端子１６
が接続されている。このような構成に於いて、単相電流
信号が単相電流信号入力端子９より入力されると、２つ
の同相出力を有する同相電流出力回路１０に入力され
る。この同相電流信号は、４トランジスタ回路１１に入
力される。そして、この４トランジスタ回路１１に接続
された電流源回路１４は、その電流値が無信号時に４個
のトランジスタＱ４〜Ｑ７に流れる電流が等しくなるよ
うにする。

【００２３】ここで、トランジスタＱ５とＱ６の電流は
逆相になり、発生するベース−エミッタ間の電圧は逆相
になる。そして、その２つのエミッタ電庄が、差動増幅
回路１３のトランジスタＱ１０及びＱ１１のベースに入
力される。

【００２４】こうした構成（ギルバートセル）に於い
て、入力電流信号は電流源回路１４と電流源１５との比
で線形に増幅され、差動増幅回路１３のトランジスタＱ
１０及びＱ１１のコレクタより出力される。更に、カレ
ントミラー回路１２を通して電流出力端子１６より出力
される。この場合、利得は利得調整端子７から電流源１
５の電流値を調整することにより調整することができ
る。

【００２５】図３は、この発明の可変利得増幅器を上述
した単相電流信号入力可変利得電流増幅器４を用いて構
成した最も基本的な回路構成を示した図である。図３に
於いて、電圧電流変換回路３は、そのコレクタが単相電
流信号入力可変利得電流増幅器４のトランジスタＱ１の
コレクタに、ベースが入力端子１に、そしてエミッタが
フィードバック抵抗２（Ｒ６）の一端に接続されたトラ
ンジスタＱ１２と、このトランジスタＱ１２のエミッタ
と接地端子ＧＮＤ間に接続された電流源ＩＳ３で構成さ
れる。

【００２６】また、上記フィードバック抵抗Ｒ６の他端
はコンデンサ５（Ｃ１）を介して接地端子ＧＮＤに接続
されると共に、負荷６としての抵抗Ｒ７を介して、トラ
ンジスタＱ９及びＱ１１のコレクタ間に接続された電圧
出力端子８に接続される。

【００２７】その他の単相電流信号入力可変利得電流増
幅器４の構成は、図２に示された通りであるので、ここ
では説明を省略する。入力端子１から入力信号が供給さ
れると、電圧電流変換回路３のトランジスタＱ１２のベ
ースからエミッタに伝達される。これにより、フィード
バック抵抗Ｒ６の一端に入力電圧信号が与えられて信号
電流に変換され、上記トランジスタＱ１２のコレクタか
ら出力される。

【００２８】この電流信号を受ける単相電流信号入力可
変利得電流増幅器４は、上述したように、単純なカレン
トミラーで構成される同相電流出力回路１０（トランジ
スタＱ１、Ｑ２、Ｑ３）と、ギルバートセル構造のトラ
ンジスタＱ４、Ｑ５、Ｑ６、Ｑ７及びＱ１０、Ｑ１１
と、単純なカレントミラー回路１２（トランジスタＱ
８、Ｑ９）で構成されている。そして、上記電流信号
は、同相電流出力回路１０を介してダイオード接続され
たトランジスタＱ４及びＱ６に供給される。

【００２９】ここで、電流源ＩＳ１ａ、ＩＳ１ｂの電流
値は、電圧電流変換回路３の電流源ＩＳ３及び上記トラ
ンジスタＱ４、Ｑ６の電流の２倍に設定されるものとす
る。上記ギルバートセルの電流源は、ＩＳ１ａ、ＩＳ１
ｂ、ＩＳ２である。そして、これらのギルバートセルの
２次側の電流源であるＩＳ２の電流量を利得調整端子７
から調整することによって、利得を調整することができ
る。

【００３０】また、単相電流信号入力可変利得電流増幅
器４の出力信号は、抵抗Ｒ７で構成される負荷Ｒ７によ
って電圧信号に変換される。電圧出力は電圧出力端子８
より出力される。フィードバック抵抗２と負荷６の接続
点は、コンデンサ５によって交流的に接地されている。

【００３１】次に、このように構成された単相電流信号
入力可変利得電流増幅器４について、直流的に見てみ
る。ある程度利得の大きいときは、電圧出力端子８が抵
抗Ｒ６及びＲ７を介して入力トランジスタＱ１２のエミ
ッタに接続される。このため、回路に直流帰還が掛かっ
て、電圧出力端子８に於ける直流電位は、上記トランジ
スタＱ１２のエミッタ電位と同じ値になろうとする。

【００３２】一方、可変電流源ＩＳ２の電流値を小さく
して利得を下げたときには、フィードバック抵抗６及び
負荷抵抗Ｒ７を流れる電流が供給できなくなる。そのた
め、やはり出力電位は入力トランジスタＱ１２のエミッ
タと等しくなる。したがって、利得を変化させたときの
出力電位の変動は少なくなる。

【００３３】図４は、上述した図３の構成の回路を、よ
り実用的に構成した回路構成の一例を示した図である。
したがって、上述した図３の回路と異なる部分の構成に
ついてのみ説明する。

【００３４】電圧電流変換回路３ａの構成は、図３と同
様であるが、信号電流をトランジスタＱ１２のエミッタ
から得るようにして該トランジスタＱ１２のベース電流
で失われる分を少なくしている。また、電流源ＩＳ３
は、トランジスタＱ２２と抵抗Ｒ１３との直列回路によ
り構成される。

【００３５】単相電流信号入力可変利得電流増幅器４ａ
の同相電流出力回路１０ａは、抵抗Ｒ８、Ｒ９、Ｒ１０
及びトランジスタＱ１３、Ｑ１４、Ｑ１５、Ｑ１６、Ｑ
１７により構成された、ベ一ス電流の影響を少なくした
カレントミラー回路が用いられている。また、カレント
ミラー回路１２ａについても、ベ一ス電流の影響を少な
くしたものとして、抵抗Ｒ１１、Ｒ１２及びトランジス
タＱ１８、Ｑ１９、Ｑ２０、Ｑ２１によって構成されて
いる。このように構成することにより、回路内部で発生
する出力直流電圧のズレを小さくすることができる。

【００３６】また、電流源ＩＳ１ａ及びＩＳ１ｂは、そ
れぞれトランジスタＱ２３と抵抗Ｒ１４、及びトランジ
スタＱ２４と抵抗Ｒ１５により構成される。そして、可
変電流源ＩＳ２は、トランジスタＱ２５、抵抗Ｒ１６
と、利得調整端子７がベースに接続されたトランジスタ
Ｑ２６とにより構成される。そして、各電流源のトラン
ジスタＱ２２、Ｑ２３、Ｑ２４及びＱ２５のベースに電
流源バイアス端子（Ｂ）１７が接続されている。この電
流源バイアス端子１７から直流電圧が供給されるように
なっている。

【００３７】利得調整を行う差動増幅回路１３のトラン
ジスタＱ１０、Ｑ１１ヘの電流調整は、利得調整端子７
の電圧をトランジスタＱ２６のベースで受け、該トラン
ジスタＱ２６のエミッタでトランジスタＱ２５のエミッ
タ電位を変化させ、更に該トランジスタＱ２５のコレク
タ電流を変化させることにより行われる。

【００３８】更に、４トランジスタ回路１１のバイアス
は、トランジスタＱ７のベースに接続されたバイアス抵
抗Ｒ１７及びＲ１８によって、Ｖｃｃより抵抗分割で得
るように構成されている。

【００３９】図５は、上述した図３の構成の回路を、よ
り実用的に構成した回路構成の他の例を示した図であ
る。したがって、上述した図３の回路と異なる部分の構
成についてのみ説明する。

【００４０】図５に於いて、電圧電流変換回路３ｂは、
トランジスタＱ２７、Ｑ２８と、抵抗Ｒ１９、Ｒ２０か
ら成るカレントミラー回路と、トランジスタＱ２９及び
Ｑ３０から成る差動増幅回路と、トランジスタＱ３２及
びＱ３３から成るダーリントン構造とを有している。更
に、この電圧電流変換回路３ｂは、電流源を構成するト
ランジスタＱ３１、Ｑ３４及び抵抗Ｒ２１、Ｒ２２を有
している。

【００４１】これにより、電圧入力端子１から抵抗２
（Ｒ６）の一端への歪みを抑えることができると共に、
電圧入力端子１と電圧出力端子８の直流電位を同じにす
ることができる。また、トランジスタＱ３２、Ｑ３３と
ダーリントン構造とすることにより、ベ一ス電流の影響
も抑えることができる。

【００４２】単相電流信号入力可変利得電流増幅器４ｂ
に於いては、同相電流出力回路１０ｂと、カレントミラ
ー回路１２ｂと電流源を構成するトランジスタＱ２５と
抵抗Ｒ１６の回路構成が図４と異なっている。

【００４３】すなわち、同相電流出力回路１０ｂは、抵
抗Ｒ２３、Ｒ２４とトランジスタＱ３５、Ｑ３６とから
成るカレントミラーと、このカレントミラーで折返した
後に電流を二つに分流する抵抗Ｒ２５、Ｒ２６とトラン
ジスタＱ３７、Ｑ３８で構成されており、ベース電流の
影響も少なくなる構成としている。

【００４４】カレントミラー回路１２ｂは、抵抗Ｒ２
７、Ｒ２８と、トランジスタＱ３９、Ｑ４０及びＱ４１
により構成されている。このカレントミラー回路１２ｂ
は、図４のカレントミラー回路１２ａと基本的に同じ構
成であるが、ダイオード接続のトランジスタを省略した
ものである。

【００４５】また、差動増幅回路１３の電流源を構成す
るトランジスタＱ２５と抵抗Ｒ１６は、他の電流源とは
独立として、利得調整瑞子７から直接調節する構成とし
ている。

【００４６】図６は、図５の単相電流信号入力可変利得
電流増幅器４及びその周辺回路の第１の変形例を示した
回路図である。図６に示されるように、単相電流信号入
力可変利得電流増幅器４ｃに於いては、内部の同相電流
出力回路１０ｃを、カレントミラーで折り返さないで分
流する回路としている。すなわち、抵抗Ｒ２５、トラン
ジスタＱ３７から成る直列回路がトランジスタＱ３０の
ベースとトランジスタＱ４のコレクタ間に、そして、抵
抗Ｒ２６、トランジスタＱ３８から成る直列回路が、ト
ランジスタＱ３０のベースとトランジスタＱ６のコレク
タ間に、それぞれ接続される。また、上記トランジスタ
Ｑ３７及びＱ３８のベースは、トランジスタＱ３３のエ
ミッタに接続される。

【００４７】更に、単相電流信号入力可変利得電流増幅
器４ｃは、電源ラインＶｃｃと上記同相電流出力回路１
０ｃ間に、抵抗Ｒ２９とトランジスタＱ４２の直列回路
が接続される。また、上記電源ラインＶｃｃに接続され
た抵抗Ｒ３０を介して、トランジスタＱ４３及びＱ４４
が接続される。

【００４８】上記トランジスタＱ４３は、ベースがトラ
ンジスタＱ４２のベースとトランジスタＱ４４のエミッ
タに接続され、コレクタはトランジスタＱ４４のベース
に接続されると共に電流源バイアス端子１７により制御
されるトランジスタＱ４５及び抵抗Ｒ３１を介して接地
端子ＧＮＤに接続されている。

【００４９】このように単相電流信号入力可変利得電流
増幅器４ｃが構成されているので、電圧電流変換回路２
もそれに適するように変形して構成されている。すなわ
ち、電圧電流変換回路３ｃでは、トランジスタＱ３３の
コレクタは電源ラインＶｃｃに直接接続され、ベースは
トランジスタＱ２８とＱ３０のコレクタに接続されてい
る。

【００５０】その他の構成は、図５と同じであるので説
明は省略する。図７は、図５の単相電流信号入力可変利
得電流増幅器及びその周辺回路の第２の変形例を示した
回路図である。

【００５１】図７に示される回路が上述した図３乃至図
６の回路と異なる点は、４トランジスタ回路と差動トラ
ンジスタ回路を構成しているトランジスタが、ＮＰＮ型
ではなくＰＮＰトランジスタを用いていることである。
そのため、同相電流出力回路はカレントミラー回路で折
り返す必要は無く、カレントミラー回路はＮＰＮトラン
ジスタを用いたものとなる。

【００５２】また、４トランジスタ回路及び差動増幅回
路の電流源もこれらに伴ってＰＮＰ型となり、利得調整
もＰＮＰ型となる。利得調整の回路は図４の回路のもの
をＰＮＰ型としたものにしている。

【００５３】すなわち、単相電流信号入力可変利得電流
増幅器４ｄ内の同相電流出力回路１０ｄは、電圧電流変
換回路３ｄのトランジスタＱ３２のエミッタにそれぞれ
ベースが接続されたトランジスタＱ３３及びＱ４６と、
これらトランジスタＱ３３及びＱ４６のエミッタとトラ
ンジスタＱ３４のコレクタ間に接続された抵抗Ｒ１３及
びＲ３２により構成されている。

【００５４】４トランジスタ回路１１ａは、４つのＰＮ
ＰトランジスタＱ４７、Ｑ４８、Ｑ４９、Ｑ５０により
構成されている。そして、トランジスタＱ４７のベース
とコレクタはトランジスタＱ３３のコレクタに接続さ
れ、トランジスタＱ４９のベースとコレクタはトランジ
スタＱ４６のコレクタに接続され、トランジスタＱ４９
のベースにベースが接続されたトランジスタＱ４８及び
Ｑ５０のコレクタは接地端子ＧＮＤに接続される。

【００５５】また、差動増幅回路１３ａもＰＮＰトラン
ジスタＱ５１、Ｑ５２により構成される。該トランジス
タＱ５１及びＱ５２のベースは、それぞれトランジスタ
Ｑ４９、Ｑ５０のエミッタ接続点と、トランジスタＱ４
７、Ｑ４８のエミッタ接続点に接続される。

【００５６】更に、上述したように、電流源を構成する
回路もＰＮＰトランジスタを用いて構成される。すなわ
ち、４トランジスタ回路１０ｄ及び差動増幅回路１３ａ
の電流源は、それぞれ抵抗Ｒ３３とトランジスタＱ５６
の直列回路、抵抗Ｒ３４とトランジスタＱ５７の直列回
路、抵抗Ｒ３５とトランジスタＱ５８の直列回路により
構成される。

【００５７】上記トランジスタＱ５６、Ｑ５７、Ｑ５８
のベースはトランジスタＱ５９のベース及びトランジス
タＱ６０のエミッタに接続される。そして、トランジス
タＱ５９のエミッタは抵抗Ｒ３６を介して電源端子Ｖｃ
ｃに接続され、コレクタはトランジスタＱ６０ベースに
接続されると共に、抵抗Ｒ３９と直列回路を構成するト
ランジスタＱ６１のコレクタに接続される。

【００５８】利得調整端子７は、トランジスタＱ６２を
介して、抵抗Ｒ３５とトランジスタＱ５８の接続点に接
続される。更に、カレントミラー回路１２ｃは、差動増
幅回路１３ａをＰＮＰトランジスタで構成したので、抵
抗Ｒ３７、Ｒ３８とＮＰＮトランジスタＱ５３及びＱ５
４、Ｑ５５とから構成されている。

【００５９】次に、この発明の可変利得増幅器の適用例
について説明する。図８は、可変利得増幅器をカーチュ
ーナシステムに於けるＦＭ検波器出力に付ける音声ミュ
ート回路に適用した例を示す回路構成図である。

【００６０】ＦＭ検波器１９はトランジスタＱ６５及び
Ｑ６６、抵抗Ｒ４１及びＲ４２、またトランジスタＱ６
７及びＱ６８、抵抗Ｒ４３及びＲ４４を介して、電源端
子Ｖｃｃに接続される。上記トランジスタＱ６７、Ｑ６
８のコレクタは、トランジスタＱ６９、Ｑ７０、Ｑ７
１、抵抗Ｒ４５、Ｒ４６から成るカレントミラーを介し
て接地端子ＧＮＤに接続される。

【００６１】そして、ＦＭ検波器１９の出力が、可変利
得増幅器２０の入力端子１に接続される構成となってい
る。可変利得増幅器２０の構成は、上述した図２乃至図
６の回路の構成と同様のものである。

【００６２】利得調整回路２１は、電源端子Ｖｃｃに接
続された抵抗Ｒ４９、Ｒ５０とトランジスタＱ７３、Ｑ
７４、Ｑ７５から成るカレントミラー回路と、抵抗Ｒ５
２、Ｒ５３とトランジスタＱ７８、Ｑ７９から成るカレ
ントミラー回路を有している。

【００６３】上記トランジスタＱ７５は、トランジスタ
Ｑ２６に接続されたトランジスタＱ５７、Ｑ７２と抵抗
Ｒ４８を介して接地端子Ｖｃｃに接続される。上記トラ
ンジスタＱ７４は、トランジスタＱ７６及び抵抗Ｒ５１
を介して、またトランジスタＱ７８は利得調整端子７が
接続されたトランジスタＱ７７を介して、更にトランジ
スタＱ７９はトランジスタＱ８０、抵抗Ｒ５４を介し
て、それぞれ接地端子Ｖｃｃに接続される。

【００６４】基準電流入力端子２２は、トランジスタＱ
６３及びＱ６４を介して電源端子Ｖｃｃに、また上記ト
ランジスタＱ６３、抵抗Ｒ４０を介して接地端子ＧＮＤ
に接続される。

【００６５】更に、基準電圧源２３には、分圧抵抗Ｒ１
７の一端と、抵抗Ｒ４７を介して入力端子１が接続され
る。このカーチューナシステムは、聴感を良くするため
に受信状況に応じて音声出力の大きさを調整するもので
ある。

【００６６】図８に示されるように、ＦＭ検波器１９の
出力が可変利得増幅器２０に接続されて入力端子１とさ
れている。ＦＭ検波器１９の出力は、通常の受信時には
基準電圧２３に一致しているが、受信周波数がズレた時
や妨害波が入ってきたときには電圧がずれる。このずれ
た状態で急激に利得を可変したとき、従来の可変利得増
幅器では出力直流電圧が基準電圧に戻るか、或いは回路
の直流ズレによって、出力直流電位がずれ、これが異音
となって聞こえるという問題があった。

【００６７】しかしながら、図８に示されるような構成
の可変利得増幅器２０を用いることにより、直流ずれを
解消することができる。図９は、この発明の可変利得増
幅器をＡＭの中間周波増幅回路及び検波回路部に適用し
た例を示した回路構成図である。中間周波増幅回路には
ＡＧＣ（自動利得調整）回路が設けられており、ここに
可変利得増幅器が適用されている。

【００６８】図９に示されるように、可変利得増幅器２
５のトランジスタＱ１２のベースには、コンデンサＣ５
を介して中間周波入力端子２６が接続されていると共
に、入力バイアス抵抗２７（Ｒ６０）を介して基準電圧
源２３が接続される。

【００６９】また、上記トランジスタＱ１２のエミッタ
には、フィードバック抵抗２（Ｒ６）、コンデンサ５
（Ｃ１）を介して負荷６の一端が接続される。この負荷
６は、例えばインダクタンスＬ１とコンデンサＣ２の並
列回路で構成されている。そして、この負荷６の他端
は、出力端子８を介してトランジスタＱ４１とＱ１１の
コレクタに接続されている。

【００７０】上記可変利得増幅器２５の出力側には、Ａ
Ｍ検波回路２８が接続されている。すなわち、上記出力
端子８にベースが接続されたトランジスタＱ８１のコレ
クタは電源端子Ｖｃｃに、エミッタはトランジスタＱ８
２、抵抗Ｒ５５を介して接地端子ＧＮＤに接続されると
共に、ＡＭ検波出力端子２９と他端が接地されたコンデ
ンサＣ３の一端に接続される。

【００７１】このＡＭ検波回路２８には、利得調整回路
３０が接続されている。この利得調整回路３０に於い
て、基準電圧源２３と接地端子ＧＮＤの間には、トラン
ジスタＱ８３、Ｑ８４、Ｑ８５及び抵抗５６の直列回路
が接続される。

【００７２】カレントミラーを構成するトランジスタＱ
７８のコレクタには、トランジスタＱ８８のエミッタ、
及び抵抗Ｒ５８を介してトランジスタＱ８７のエミッタ
が接続される。このトランジスタＱ８７のベースは上記
トランジスタＱ８４とＱ８５の接続点に接続され、コレ
クタはトランジスタＱ２６及びＱ８６のベースと該トラ
ンジスタＱ８６のコレクタに、それぞれ接続される。更
に、トランジスタＱ８６のエミッタは、抵抗Ｒ５７を介
して接地端子ＧＮＤに接続される。

【００７３】また、上記トランジスタＱ８８は、コレク
タが接地端子ＧＮＤに接続され、ベースは出力レベル検
出回路３１に接続される。この出力レベル検出回路３１
は、上記トランジスタＱ８８のベースとＡＭ検波出力端
子２９間に接続される抵抗Ｒ５９と、上記トランジスタ
Ｑ８８のベースと接地端子間に接続されたコンデンサＣ
４により構成される。

【００７４】このような構成に於いて、ＡＭ変調された
中間周波信号は、中間周波入力端子２６より入力され
て、可変利得増幅器２５の電圧の入力端子１に供給され
る。この入力端子１の直流電位は、基準電圧源２３より
入力バイアス抵抗２７（Ｒ６０）を通して供給される。

【００７５】可変利得増幅器２５の電圧の出力端子８
は、負荷６とフィードバック抵抗２による直流帰還によ
って、トランジスタＱ１２のエミッタ電位となる。上記
負荷６は、中間周波に共振した並列共振回路とする。

【００７６】上記電圧出力端子８からの出力はＡＭ検波
回路２８に入り、その検波出力はＡＭ検波出力端子２９
より出力される。ＡＭ検波回路２８は、中間周波のピー
クを検波する回路である。

【００７７】上記出力レベル検出回路３１は、ＡＭ検波
出力端子の出力側に設けられるもので、音声成分を落と
して中問周波信号の出力端子８のレベルが検出される。
この直流出力電位は、利得調整回路３０で基準電圧源２
３より供給される電位と、トランジスタＱ８７、Ｑ８８
により構成された差動回路にて比較される。この比較結
果に従って、可変利得増幅器の利得が調整される。

【００７８】そして、この中間周波電圧の出力端子８か
らＡＭ検波回路２８、出力レベル検出回路３１、利得調
整回路３０、可変利得増幅器２５の利得調整のループに
よって、自動利得調整（ＡＧＣ）が行われる。出力レベ
ル検出回路３１の直流出力電位は、中間周波電圧の出力
端子８の直流電位が変動すると変動してしまい、利得調
整回路３０ではこの電位と基準電位から作られる電位が
比較されるので、ＡＧＣ回路に狂いが出てきてしまう。

【００７９】特に、利得変化範囲を大きくとると、従来
の可変利得増幅器を用いた場合はズレが大きくなり、有
効な調整範囲を大きくとることができない。これに対
し、この発明の可変利得増幅器を用いた場合に於いて
は、利得可変量を大きくとっても電圧出力端子８の直流
電位の変動が小さくなるため、調整範囲を大きくとるこ
とができる。

【００８０】

【発明の効果】以上のようにこの発明によれば、利得を
変化させたときに出力の直流のずれを小さくすることの
できる可変利得増幅器を提供することができる。

【図面の簡単な説明】

【図１】この発明の可変利得増幅器の構成を示したブロ
ック図である。

【図２】図１の単相電流信号入力可変利得電流増幅器４
の基本構成を示した図である。

【図３】この発明の可変利得増幅器を図２の単相電流信
号入力可変利得電流増幅器４を用いて構成した最も基本
的な回路構成を示した図である。

【図４】図３の構成の回路を、より実用的に構成した回
路構成の一例を示した図である。

【図５】図３の構成の回路を、より実用的に構成した回
路構成の他の例を示した図である。

【図６】図５の単相電流信号入力可変利得電流増幅器及
びその周辺回路の第１の変形例を示した回路図である。

【図７】図５の単相電流信号入力可変利得電流増幅器及
びその周辺回路の第２の変形例を示した回路図である。

【図８】この発明による可変利得増幅器をカーチューナ
システムに於けるＦＭ検波器出力に付ける音声ミュート
回路に適用した例を示す回路構成図である。

【図９】この発明の可変利得増幅器をＡＭの中間周波増
幅回路及び検波回路部に適用した例を示した回路構成図
である。

【図１０】従来の可変利得増幅器の一例を示した回路構
成図である。

【図１１】従来の可変利得回路の他の例を示した回路構
成図である。

【符号の説明】

１ 入力端子、 ２ フィードバック抵抗、 ３ 電圧電流変換回路、 ４ 単相電流信号入力可変利得電流増幅器、 ５ コンデンサ、 ６ 負荷、 ７ 利得調整端子、 ８ 出力端子、 ９ 単相電流信号入力端子、 １０ 同軸電流出力回路、 １１ ４トランジスタ回路、 １２ カレントミラー回路、 １３ 差動増幅回路、 １４ 電流源回路、 １５ 可変電流源、 １６ 電流出力端子、 １７ 電流源バイアス端子、 １９ ＦＭ検波器、 ２０、２５ 可変利得増幅器、 ２１、３０ 利得調整回路、 ２２ 基準電流入力端子、 ２３ 基準電圧源、 ２６ 中間周波入力端子、 ２７ 入力バイアス抵抗、 ２８ ＡＭ検波回路、 ２９ ＡＭ検波出力端子、 ３１ 出力レベル検出回路。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力端子とフィードバック抵抗の一端に
   接続された電圧電流変換回路と、 単相電流信号入力端子に上記電圧電流変換回路の出力が
   接続されて利得調整端子と電流出力端子を有する単相電
   流信号入力可変利得電流増幅器と、 一端が上記単相電流信号入力可変利得電流増幅器の電流
   出力端子と他端が上記フィードバック抵抗の他端に接続
   された負荷と、 一端が上記フィードバック抵抗と上記負荷の接続点と他
   端が接地電位に接続されたコンデンサと、 を具備することを特徴とする可変利得増幅器。
2. 【請求項２】 電源端子と単相電流信号入力端子との間
   に接続されたカレントミラー構成の同相電流出力回路
   と、 この同相電流出力回路に接続されて複数の差動増幅回路
   を有して所定のバイアスが印加されるトランジスタ回路
   と、 上記トランジスタ回路の複数の差動増幅回路と接地電位
   間にそれぞれ接続された複数の第１の電流源と、 上記電源端子と電流出力端子との間に接続されたカレン
   トミラー回路と、 上記カレントミラー回路と、上記トランジスタ回路及び
   電流源の間に接続された差動増幅回路と、 この差動増幅回路と接地電位間に接続されて利得調整用
   の制御端子を有する第２の電流源とで構成されることを
   特徴とする可変利得増幅器。
3. 【請求項３】 上記第２の電流源は可変電流源で構成さ
   れることを特徴とする請求項２に記載の可変利得増幅
   器。
4. 【請求項４】 上記トランジスタ回路に所定のバイアス
   を供給するもので、上記電源端子と接地電位間に接続さ
   れた分割抵抗回路を更に具備することを特徴とする請求
   項３に記載の可変利得増幅器。
5. 【請求項５】 上記同相電流出力回路は、カレントミラ
   ーで折り返した後の電流を分流する分流回路を更に有す
   ることを特徴とする請求項３に記載の可変利得増幅器。
6. 【請求項６】 上記第２の電流源は、上記第１の電流源
   と独立して上記制御端子より利得調整が行われることを
   特徴とする請求項２に記載の可変利得増幅器。
7. 【請求項７】 上記トランジスタ回路と差動増幅回路、
   及び第１、第２の電流源はＮＰＮ型トランジスタを用い
   て構成されることを特徴とする請求項２乃至６に記載の
   可変利得増幅器。
8. 【請求項８】 上記トランジスタ回路と差動増幅回路、
   及び第１、第２の電流源はＮＰＮ型トランジスタを用い
   て構成されることを特徴とする請求項２乃至６に記載の
   可変利得増幅器。