JPH05167361A - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH05167361A JPH05167361A JP3331031A JP33103191A JPH05167361A JP H05167361 A JPH05167361 A JP H05167361A JP 3331031 A JP3331031 A JP 3331031A JP 33103191 A JP33103191 A JP 33103191A JP H05167361 A JPH05167361 A JP H05167361A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- circuit
- component
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 カレントミラータイプの電流増幅回路におい
て、入力電流が大きくなっても安定した出力を得る。 【構成】 ＮＰＮトランジスタ３の入力側にコンデンサ
９を設けるとともに、ＮＰＮトランジスタ２の入力側に
コンデンサ１０を設ける。
て、入力電流が大きくなっても安定した出力を得る。 【構成】 ＮＰＮトランジスタ３の入力側にコンデンサ
９を設けるとともに、ＮＰＮトランジスタ２の入力側に
コンデンサ１０を設ける。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路内に設
けられた定電流回路または定電圧回路に用いる電流増幅
回路に関するものである。
けられた定電流回路または定電圧回路に用いる電流増幅
回路に関するものである。
【０００２】
【従来の技術】図２は従来の電流増幅回路の構成図であ
り、図において、１は入力電流を受けるＮＰＮトランジ
スタ（入力側トランジスタ）、２は出力電流をドライブ
するＮＰＮトランジスタ（出力側トランジスタ）、３は
ＮＰＮトランジスタ１及び２のベース電流を供給するＮ
ＰＮトランジスタ（電流補償回路）であり、トランジス
タ１，２のベース電流による不整合を少なくするための
ものである。４はＮＰＮトランジスタ１及び２のアーリ
ー効果（ベース幅変調効果）を低減するための抵抗、１
１は定電流源である。上記構成において、ＮＰＮトラン
ジスタ２のエミッタサイズは、ＮＰＮトランジスタ１の
エミッタサイズのＮ倍となっており、また抵抗５の抵抗
値は抵抗４の１／Ｎとなっている。
り、図において、１は入力電流を受けるＮＰＮトランジ
スタ（入力側トランジスタ）、２は出力電流をドライブ
するＮＰＮトランジスタ（出力側トランジスタ）、３は
ＮＰＮトランジスタ１及び２のベース電流を供給するＮ
ＰＮトランジスタ（電流補償回路）であり、トランジス
タ１，２のベース電流による不整合を少なくするための
ものである。４はＮＰＮトランジスタ１及び２のアーリ
ー効果（ベース幅変調効果）を低減するための抵抗、１
１は定電流源である。上記構成において、ＮＰＮトラン
ジスタ２のエミッタサイズは、ＮＰＮトランジスタ１の
エミッタサイズのＮ倍となっており、また抵抗５の抵抗
値は抵抗４の１／Ｎとなっている。
【０００３】次に動作について説明する。ＮＰＮトラン
ジスタ１のコレクタに定電流源１１から電流Ｉを流す
と、ＮＰＮトランジスタ１のベース電圧Ｖｂは抵抗４の
抵抗値をＲ4 とすると次式によって決まる。 Ｖｂ＝Ｒ4 ×Ｉ＋（ＫＴ／ｑ）１ｎ（Ｉ／Ｉｓ）
ジスタ１のコレクタに定電流源１１から電流Ｉを流す
と、ＮＰＮトランジスタ１のベース電圧Ｖｂは抵抗４の
抵抗値をＲ4 とすると次式によって決まる。 Ｖｂ＝Ｒ4 ×Ｉ＋（ＫＴ／ｑ）１ｎ（Ｉ／Ｉｓ）
【０００４】一方、ＮＰＮトランジスタ２のベース電位
は、上記ＮＰＮトランジスタ１のベース電圧Ｖｂと同じ
であるため、抵抗５の抵抗値をＲ5 とし、ＮＰＮトラン
ジスタ２の出力電流をＩｏとすると次式のようになる。 Ｖｂ＝Ｒ5 ×Ｉｏ＋（ＫＴ／ｑ）１ｎ（Ｉｏ／Ｎ×Ｉｓ） またＲ4 ＝Ｎ×Ｒ5 より、Ｉｏ＝Ｎ×Ｉとなる。つま
り、ＮＰＮトランジスタ２の出力電流Ｉｏは入力電流Ｉ
に対して、常にカレントミラー回路を構成するＮＰＮト
ランジスタのエミッタの面積比に比例し、Ｎ倍となり、
このようにして入力電流を増幅して出力端子ＯＵＴに供
給することができる。
は、上記ＮＰＮトランジスタ１のベース電圧Ｖｂと同じ
であるため、抵抗５の抵抗値をＲ5 とし、ＮＰＮトラン
ジスタ２の出力電流をＩｏとすると次式のようになる。 Ｖｂ＝Ｒ5 ×Ｉｏ＋（ＫＴ／ｑ）１ｎ（Ｉｏ／Ｎ×Ｉｓ） またＲ4 ＝Ｎ×Ｒ5 より、Ｉｏ＝Ｎ×Ｉとなる。つま
り、ＮＰＮトランジスタ２の出力電流Ｉｏは入力電流Ｉ
に対して、常にカレントミラー回路を構成するＮＰＮト
ランジスタのエミッタの面積比に比例し、Ｎ倍となり、
このようにして入力電流を増幅して出力端子ＯＵＴに供
給することができる。
【０００５】
【発明が解決しようとする課題】従来のカレントミラー
タイプの電流増幅回路は以上のように構成されており、
入力電流Ｉを大きくすると周波数特性が必要以上に高く
なり、出力電流が発振するという問題点があった。すな
わち入力電流が大きくなるとＮＰＮトランジスタ１のコ
レクタ電流に変動が生じ、このためＮＰＮトランジスタ
３のエミッタ電流も変動し、これに伴い出力ドライバト
ランジスタ２の出力に変動が生じることとなる。また接
地に接続された抵抗４，５に入力されるノイズが異なる
と、トランジスタ１のエミッタ電流はトランジスタ３に
よるフィードバック作用により補償されるが、トランジ
スタ２のエミッタ電流は、抵抗５へのノイズが抵抗４と
異なるためにトランジスタ３によりフィードバックをか
けても補償されずに変動することとなり、出力電流が不
安定となり発振するという問題点があった。
タイプの電流増幅回路は以上のように構成されており、
入力電流Ｉを大きくすると周波数特性が必要以上に高く
なり、出力電流が発振するという問題点があった。すな
わち入力電流が大きくなるとＮＰＮトランジスタ１のコ
レクタ電流に変動が生じ、このためＮＰＮトランジスタ
３のエミッタ電流も変動し、これに伴い出力ドライバト
ランジスタ２の出力に変動が生じることとなる。また接
地に接続された抵抗４，５に入力されるノイズが異なる
と、トランジスタ１のエミッタ電流はトランジスタ３に
よるフィードバック作用により補償されるが、トランジ
スタ２のエミッタ電流は、抵抗５へのノイズが抵抗４と
異なるためにトランジスタ３によりフィードバックをか
けても補償されずに変動することとなり、出力電流が不
安定となり発振するという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、入力電流が大きくなっても周波
数特性の変化を抑え、安定した出力電流を供給すること
ができる電流増幅回路を得ることを目的とする。
ためになされたもので、入力電流が大きくなっても周波
数特性の変化を抑え、安定した出力電流を供給すること
ができる電流増幅回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る電流増幅
回路は、カレントミラー回路の電流補償回路の入力側に
設けられた第１の交流成分減衰手段と、カレントミラー
回路を構成する出力側トランジスタの入力側に設けられ
た第２の交流成分減衰手段とを備えたものである。
回路は、カレントミラー回路の電流補償回路の入力側に
設けられた第１の交流成分減衰手段と、カレントミラー
回路を構成する出力側トランジスタの入力側に設けられ
た第２の交流成分減衰手段とを備えたものである。
【０００８】
【作用】この発明においては、カレントミラー回路の電
流補償回路の入力側に設けられた第１の交流成分減衰手
段により、電源からの交流成分が減衰され、またカレン
トミラー回路を構成する出力側トランジスタの入力側に
設けられた第２の交流成分減衰手段により、接地に接続
された第１及び第２の抵抗間のノイズによる交流成分が
減衰される。
流補償回路の入力側に設けられた第１の交流成分減衰手
段により、電源からの交流成分が減衰され、またカレン
トミラー回路を構成する出力側トランジスタの入力側に
設けられた第２の交流成分減衰手段により、接地に接続
された第１及び第２の抵抗間のノイズによる交流成分が
減衰される。
【０００９】
【実施例】以下、この発明の一実施例による電流増幅回
路を図について説明する。図１において、図２と同一符
号は同一または相当部分を示し、９は電流補償回路を構
成するＮＰＮトランジスタ３のベース・コレクタ間に接
続されたコンデンサであり、６はＮＰＮトランジスタ３
のコレクタに接続された抵抗で、ＮＰＮトランジスタ３
のインピーダンスを下げてコンデンサ９の容量を小さく
するためのものである。また１０はＮＰＮトランジスタ
２のベース・コレクタ間に設けられたコンデンサであ
り、８はＮＰＮトランジスタ２のベースに接続された抵
抗で、ＮＰＮトランジスタ３のインピーダンスを下げて
コンデンサ１０の容量を小さくするためのものである。
さらに７はＮＰＮトランジスタ２とＮＰＮトランジスタ
１との入力インピーダンスの整合をとるためにＮＰＮト
ランジスタ１のベースに接続された抵抗である。そして
上記構成において、コンデンサ９が第１の交流成分減衰
手段を構成し、またコンデンサ１０が第２の交流成分低
減手段を構成するものとなっている。
路を図について説明する。図１において、図２と同一符
号は同一または相当部分を示し、９は電流補償回路を構
成するＮＰＮトランジスタ３のベース・コレクタ間に接
続されたコンデンサであり、６はＮＰＮトランジスタ３
のコレクタに接続された抵抗で、ＮＰＮトランジスタ３
のインピーダンスを下げてコンデンサ９の容量を小さく
するためのものである。また１０はＮＰＮトランジスタ
２のベース・コレクタ間に設けられたコンデンサであ
り、８はＮＰＮトランジスタ２のベースに接続された抵
抗で、ＮＰＮトランジスタ３のインピーダンスを下げて
コンデンサ１０の容量を小さくするためのものである。
さらに７はＮＰＮトランジスタ２とＮＰＮトランジスタ
１との入力インピーダンスの整合をとるためにＮＰＮト
ランジスタ１のベースに接続された抵抗である。そして
上記構成において、コンデンサ９が第１の交流成分減衰
手段を構成し、またコンデンサ１０が第２の交流成分低
減手段を構成するものとなっている。
【００１０】次に動作について説明する。定電流源１１
の入力電流Ｉが大きくなった場合、コンデンサ９にてＮ
ＰＮトランジスタ３及び１へは高周波数（交流）成分の
位相が補償されて減衰され、ＮＰＮトランジスタ１のコ
レクタ電流の変動が抑えられ、ＮＰＮトランジスタ３の
エミッタ電流の変動も抑えられることとなる。またこの
とき抵抗４と抵抗５に入力されるノイズが異なってＮＰ
Ｎトランジスタ３にて補償されなくともコンデンサ１０
によりＮＰＮトランジスタ２へ入力される交流成分の位
相が補償されて減衰され、従ってＮＰＮトランジスタ２
の出力が変動することはない。
の入力電流Ｉが大きくなった場合、コンデンサ９にてＮ
ＰＮトランジスタ３及び１へは高周波数（交流）成分の
位相が補償されて減衰され、ＮＰＮトランジスタ１のコ
レクタ電流の変動が抑えられ、ＮＰＮトランジスタ３の
エミッタ電流の変動も抑えられることとなる。またこの
とき抵抗４と抵抗５に入力されるノイズが異なってＮＰ
Ｎトランジスタ３にて補償されなくともコンデンサ１０
によりＮＰＮトランジスタ２へ入力される交流成分の位
相が補償されて減衰され、従ってＮＰＮトランジスタ２
の出力が変動することはない。
【００１１】このように本実施例によれば、電流補償回
路を構成するＮＰＮトランジスタ３の入力側にコンデン
サ９を設けたから、定電流源１１の入力電流が大きくな
ってもＮＰＮトランジスタ３及び１に交流成分が入力す
ることがなく、また抵抗４及び５に入力されるノイズが
異なり、ＮＰＮトランジスタ２へ入力される電流が変動
してもＮＰＮトランジスタ２の入力側にコンデンサ１０
が設けられているため交流成分が減衰され、その出力が
不安定になることがない。
路を構成するＮＰＮトランジスタ３の入力側にコンデン
サ９を設けたから、定電流源１１の入力電流が大きくな
ってもＮＰＮトランジスタ３及び１に交流成分が入力す
ることがなく、また抵抗４及び５に入力されるノイズが
異なり、ＮＰＮトランジスタ２へ入力される電流が変動
してもＮＰＮトランジスタ２の入力側にコンデンサ１０
が設けられているため交流成分が減衰され、その出力が
不安定になることがない。
【００１２】また、ＮＰＮトランジスタ３及び２の前段
にそれぞれ抵抗６及び８を設け、これらトランジスタの
入力インピーダンスを増大させるようにしたから、コン
デンサ９及び１０の容量を小さくすることができ、集積
度の向上を図ることができる。
にそれぞれ抵抗６及び８を設け、これらトランジスタの
入力インピーダンスを増大させるようにしたから、コン
デンサ９及び１０の容量を小さくすることができ、集積
度の向上を図ることができる。
【００１３】なお上記実施例では、ＮＰＮトランジスタ
３及び２の前段にそれぞれ抵抗６及び８を設けてトラン
ジスタの入力インピーダンスを増大させるようにした
が、これら抵抗は必ずしも必要なものではなく、高集積
化を目的としないような場合には設けなくてもよい。こ
の場合抵抗７も不要となる。
３及び２の前段にそれぞれ抵抗６及び８を設けてトラン
ジスタの入力インピーダンスを増大させるようにした
が、これら抵抗は必ずしも必要なものではなく、高集積
化を目的としないような場合には設けなくてもよい。こ
の場合抵抗７も不要となる。
【００１４】
【発明の効果】以上のように、この発明に係る電流増幅
回路によれば、カレントミラー回路の電流補償回路の入
力側に第１の交流成分減衰手段を設けたので、電源から
の交流成分が減衰され、またカレントミラー回路を構成
する出力側トランジスタの入力側に第２の交流成分減衰
手段を設けたから、接地に接続された第１及び第２の抵
抗間のノイズによる交流成分が減衰され、その結果安定
した出力電流が得られるという効果がある。
回路によれば、カレントミラー回路の電流補償回路の入
力側に第１の交流成分減衰手段を設けたので、電源から
の交流成分が減衰され、またカレントミラー回路を構成
する出力側トランジスタの入力側に第２の交流成分減衰
手段を設けたから、接地に接続された第１及び第２の抵
抗間のノイズによる交流成分が減衰され、その結果安定
した出力電流が得られるという効果がある。
【図１】この発明の一実施例による電流増幅回路を示す
回路図である。
回路図である。
【図２】従来の電流増幅回路を示す回路図である。
１ ＮＰＮトランジスタ（入力側トランジスタ） ２ ＮＰＮトランジスタ（出力側トランジスタ） ３ ＮＰＮトランジスタ（電流補償回路） ４ 第１の抵抗 ５ 第２の抵抗 ６，７，８ インピーダンス増大用の抵抗 ９ コンデンサ（第１の交流成分減衰手段） １０ コンデンサ（第２の交流成分減衰手段） １１ 定電流源
Claims (1)
- 【請求項１】 電源と、接地に接続された第１の抵抗と
の間に定電流源を介して接続された入力側トランジスタ
と、出力端子と、接地に接続された第２の抵抗との間に
接続され前記トランジスタとともにカレントミラー回路
を構成する出力側トランジスタと、上記電源と上記両ト
ランジスタのベースとの間に接続され前記両トランジス
タのベース電流を補償する電流補償回路とを備え、定電
流を増幅する電流増幅回路において、 上記電流補償回路の入力側に接続され、上記電源からの
交流成分を減衰する第１の交流成分減衰手段と、 上記出力側トランジスタの入力側に接続され、上記接地
に接続された第１及び第２の抵抗間のノイズによる交流
成分を減衰する第２の交流成分減衰手段とを備えたこと
を特徴とする電流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331031A JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331031A JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167361A true JPH05167361A (ja) | 1993-07-02 |
| JP2706194B2 JP2706194B2 (ja) | 1998-01-28 |
Family
ID=18239054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331031A Expired - Lifetime JP2706194B2 (ja) | 1991-12-16 | 1991-12-16 | 電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706194B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152414U (ja) * | 1980-04-15 | 1981-11-14 | ||
| JPS61171310U (ja) * | 1985-04-12 | 1986-10-24 | ||
| JPH0213004A (ja) * | 1988-06-29 | 1990-01-17 | Sony Corp | 定電流回路 |
-
1991
- 1991-12-16 JP JP3331031A patent/JP2706194B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152414U (ja) * | 1980-04-15 | 1981-11-14 | ||
| JPS61171310U (ja) * | 1985-04-12 | 1986-10-24 | ||
| JPH0213004A (ja) * | 1988-06-29 | 1990-01-17 | Sony Corp | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2706194B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3860316B2 (ja) | 安定化発振回路 | |
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| JPH07154158A (ja) | 単一バイアスブロックを有する低電圧ｒｆ増幅器および混合器 | |
| JP2853763B2 (ja) | 増幅回路 | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| JPH05167361A (ja) | 電流増幅回路 | |
| JPS5890807A (ja) | トランジスタ回路 | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| JPH0279606A (ja) | カレント・ミラーによりバイアス回路へフィードバックをかけた広帯域増幅器 | |
| JPH0677739A (ja) | 利得制御回路 | |
| JPH0712128B2 (ja) | 増幅器 | |
| EP0701747B1 (en) | D.c. bias current compensation circuit for a nonlinear amplifier | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| JP3115811B2 (ja) | 電圧制御発振器と電圧制御発振方法 | |
| JP3123822B2 (ja) | 電流増幅率補償回路 | |
| JPH09116347A (ja) | シングルエンド入力型高周波増幅器 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0225286B2 (ja) | ||
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPH0243387B2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6127211Y2 (ja) | ||
| JPS6216572B2 (ja) | ||
| JP2577946B2 (ja) | 増幅回路 |