CN203178841U - 一种bicmos线路结构的带隙基准电路 - Google Patents

一种bicmos线路结构的带隙基准电路 Download PDF

Info

Publication number
CN203178841U
CN203178841U CN 201320080616 CN201320080616U CN203178841U CN 203178841 U CN203178841 U CN 203178841U CN 201320080616 CN201320080616 CN 201320080616 CN 201320080616 U CN201320080616 U CN 201320080616U CN 203178841 U CN203178841 U CN 203178841U
Authority
CN
China
Prior art keywords
resistance
pipe
npn pipe
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201320080616
Other languages
English (en)
Inventor
王文建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Business College
Original Assignee
Zhejiang Business College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Business College filed Critical Zhejiang Business College
Priority to CN 201320080616 priority Critical patent/CN203178841U/zh
Application granted granted Critical
Publication of CN203178841U publication Critical patent/CN203178841U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种BICMOS线路结构的带隙基准电路。BICMOS线路结构的带隙基准电路包括带隙电路、输出反馈补偿电路、电压调整电路和启动电路：所述带隙电路产生随温度变化很小的基准电压；所述输出反馈补偿电路是对所述带隙电路进行频率响应补偿并输出基准电压；所述电压调整电路用以调整输出基准电压的电压值；所述启动电路是对所述带隙电路提供启动电流。利用本实用新型提供的BICMOS线路结构的带隙基准电路能产生高精度的基准电压。

Description

一种BICMOS线路结构的带隙基准电路
技术领域
本实用新型涉及集成电路技术，尤其涉及到带隙基准电路。
背景技术
在集成电路中，带隙基准电路是很重要的单元，其作用越来越明显。
发明内容
本实用新型旨在解决现有技术的不足，提供一种高精度的BICMOS线路结构的带隙基准电路。
BICMOS线路结构的带隙基准电路，包括带隙电路、输出反馈补偿电路、电压调整电路和启动电路：
所述带隙电路产生随温度变化很小的基准电压；
所述输出反馈补偿电路是对所述带隙电路进行频率响应补偿并输出基准电压；
所述电压调整电路用以调整输出基准电压的电压值；
所述启动电路是对所述带隙电路提供启动电流。
所述带隙电路包括第一PMOS管、第二PMOS管、第一NPN管、第二NPN管、第三NPN管、第四NPN管、第一电阻、第二电阻和第三电阻：
所述第一PMOS管的栅极和漏极接所述第二PMOS管的栅极和所述第一NPN管的集电极，源极接基准电压输出端；
所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NPN管的集电极，漏极接所述第四NPN管的集电极和所述输出反馈补偿电路，源极接基准电压输出端；
所述第一NPN管的基极接所述电压调整电路，集电极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，发射极接所述第一电阻的一端和所述第二电阻的一端；
所述第二NPN管的基极和集电极接所述第一电阻的一端和所述第三NPN管的基极，发射极接地；
所述第三NPN管的基极接所述第二NPN管的基极和集电极和所述第一电阻的一端，集电极接所述第二电阻的一端和所述第四NPN管的基极；
所述第四NPN管的基极接所述第二电阻的一端和所述第三NPN管的集电极，集电极接所述第二PMOS管的漏极和所述输出反馈补偿电路，发射极接地；
所述第一电阻的一端接所述第二电阻的一端和所述第一NPN管的发射极，另一端接所述第二NPN管的基极和集电极和所述第三NPN管的基极；
所述第二电阻的一端接所述第一电阻的一端和所述第一NPN管的发射极，另一端接所述第三NPN管的集电极和所述第四NPN管的基极；
所述第三电阻的一端接所述第三NPN管的发射极，另一端接地。
所述输出反馈补偿电路包括第三PMOS管、第四PMOS管、第五NPN管、第四电阻、第五电阻和第一电容：
所述第三PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第一NPN管的集电极，漏极接所述第五NPN管的集电极，源极接基准电压输出端；
所述第四PMOS管的栅极接所述第二PMOS管的漏极和所述第四NPN管的集电极和所述第一电容的一端，漏极接所述第四电阻的一端和所述启动电路，源极接基准电压输出端；
所述第五NPN管的基极接所述第四电阻的一端和所述第五电阻的一端，集电极接所述第三PMOS管的漏极，发射极接地；
所述第四电阻的一端接所述第四PMOS管的漏极和所述启动电路，另一端接所述第五NPN管的基极和所述第五电阻的一端；
所述第五电阻的一端接所述第五NPN管的基极和所述第四电阻的一端，另一端接地；
所述第一电容的一端接所述第二PMOS管的漏极和所述第四NPN管的集电极和所述第四PMOS管的栅极，另一端接所述启动电路。
所述电压调整电路包括第六电阻和第七电阻：
所述第六电阻的一端接基准电压输出端，另一端接所述第七电阻的一端和所述第一NPN管的基极；
所述第七电阻的一端接所述第六电阻的一端和所述第一NPN管的基极，另一端接地。
所述启动电路包括第五PMOS管、第八电阻、第九电阻、第六NPN管、第七NPN管和第八NPN管：
所述第五PMOS管的栅极接所述第九电阻的一端和所述第六NPN管的集电极和所述第一电容的一端，漏极接基准电压输出端，源极接电源；
所述第八电阻的一端接电源，另一端接所述第七NPN管的集电极和基极和所述第六NPN管的基极；
所述第九电阻的一端接电源，另一端接所述第五PMOS管的栅极和所述第六NPN管的集电极；
所述第六NPN管的基极接所述第七NPN管的基极和集电极和所述第八电阻的一端，集电极接所述第五PMOS管的栅极和所述第九电阻的一端和所述第一电容的一端，发射极接所述第四PMOS管的漏极和所述第四电阻的一端；
所述第七NPN管的基极和集电极接所述第六NPN管的基极和所述第八电阻的一端，发射极接所述第八NPN管的基极和集电极；
所述第八NPN管的基极和集电极接所述第七NPN管的发射极，发射极接地。
利用本实用新型提供的BICMOS线路结构的带隙基准电路能产生高精度的基准电压。
附图说明
图1为本实用新型的BICMOS线路结构的带隙基准电路的电路图。
具体实施方式
以下结合附图对本实用新型内容进一步说明。
BICMOS线路结构的带隙基准电路，如图1所示，包括带隙电路、输出反馈补偿电路、电压调整电路和启动电路：
所述带隙电路产生随温度变化很小的基准电压；
所述输出反馈补偿电路是对所述带隙电路进行频率响应补偿并输出基准电压；
所述电压调整电路用以调整输出基准电压的电压值；
所述启动电路是对所述带隙电路提供启动电流。
所述带隙电路包括第一PMOS管104、第二PMOS管105、第一NPN管107、第二NPN管110、第三NPN管111、第四NPN管113、第一电阻108、第二电阻109和第三电阻112：
所述第一PMOS管104的栅极和漏极接所述第二PMOS管105的栅极和所述第一NPN管107的集电极，源极接基准电压输出端；
所述第二PMOS管105的栅极接所述第一PMOS管104的栅极和漏极和所述第一NPN管107的集电极，漏极接所述第四NPN管113的集电极和所述输出反馈补偿电路，源极接基准电压输出端；
所述第一NPN管107的基极接所述电压调整电路，集电极接所述第一PMOS管104的栅极和漏极和所述第二PMOS管105的栅极，发射极接所述第一电阻108的一端和所述第二电阻109的一端；
所述第二NPN管110的基极和集电极接所述第一电阻108的一端和所述第三NPN管111的基极，发射极接地；
所述第三NPN管111的基极接所述第二NPN管110的基极和集电极和所述第一电阻108的一端，集电极接所述第二电阻109的一端和所述第四NPN管113的基极；
所述第四NPN管113的基极接所述第二电阻109的一端和所述第三NPN管111的集电极，集电极接所述第二PMOS管105的漏极和所述输出反馈补偿电路，发射极接地；
所述第一电阻108的一端接所述第二电阻108的一端和所述第一NPN管107的发射极，另一端接所述第二NPN管110的基极和集电极和所述第三NPN管111的基极；
所述第二电阻109的一端接所述第一电阻108的一端和所述第一NPN管107的发射极，另一端接所述第三NPN管111的集电极和所述第四NPN管113的基极；
所述第三电阻112的一端接所述第三NPN管111的发射极，另一端接地。
所述输出反馈补偿电路包括第三PMOS管106、第四PMOS管115、第五NPN管114、第四电阻116、第五电阻117和第一电容118：
所述第三PMOS管106的栅极接所述第一PMOS管104的栅极和漏极和所述第二PMOS管105的栅极和所述第一NPN管107的集电极，漏极接所述第五NPN管114的集电极，源极接基准电压输出端；
所述第四PMOS管115的栅极接所述第二PMOS管105的漏极和所述第四NPN管113的集电极和所述第一电容118的一端，漏极接所述第四电阻116的一端和所述启动电路，源极接基准电压输出端；
所述第五NPN管114的基极接所述第四电阻116的一端和所述第五电阻117的一端，集电极接所述第三PMOS管106的漏极，发射极接地；
所述第四电阻116的一端接所述第四PMOS管115的漏极和所述启动电路，另一端接所述第五NPN管114的基极和所述第五电阻117的一端；
所述第五电阻117的一端接所述第五NPN管114的基极和所述第四电阻116的一端，另一端接地；
所述第一电容118的一端接所述第二PMOS管105的漏极和所述第四NPN管113的集电极和所述第四PMOS管115的栅极，另一端接所述启动电路。
所述电压调整电路包括第六电阻102和第七电阻103：
所述第六电阻102的一端接基准电压输出端，另一端接所述第七电阻103的一端和所述第一NPN管107的基极；
所述第七电阻103的一端接所述第六电阻102的一端和所述第一NPN管107的基极，另一端接地。
所述启动电路包括第五PMOS管101、第八电阻121、第九电阻120、第六NPN管119、第七NPN管122和第八NPN管123：
所述第五PMOS管101的栅极接所述第九电阻120的一端和所述第六NPN管119的集电极和所述第一电容118的一端，漏极接基准电压输出端，源极接电源VCC；
所述第八电阻121的一端接电源VCC，另一端接所述第七NPN管122的集电极和基极和所述第六NPN管119的基极；
所述第九电阻120的一端接电源VCC，另一端接所述第五PMOS管101的栅极和所述第六NPN管119的集电极；
所述第六NPN管119的基极接所述第七NPN管122的基极和集电极和所述第八电阻121的一端，集电极接所述第五PMOS管101的栅极和所述第九电阻120的一端和所述第一电容118的一端，发射极接所述第四PMOS管115的漏极和所述第四电阻116的一端；
所述第七NPN管122的基极和集电极接所述第六NPN管119的基极和所述第八电阻121的一端，发射极接所述第八NPN管123的基极和集电极；
所述第八NPN管123的基极和集电极接所述第七NPN管122的发射极，发射极接地。
本实用新型公开了一种BICMOS线路结构的带隙基准电路，并且参照附图描述了本实用新型的具体实施方式和效果。应该理解到的是：上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型保护范围之内。

Claims (5)

1.BICMOS线路结构的带隙基准电路，其特征在于包括带隙电路、输出反馈补偿电路、电压调整电路和启动电路： 
所述带隙电路产生随温度变化很小的基准电压； 
所述输出反馈补偿电路是对所述带隙电路进行频率响应补偿并输出基准电压； 
所述电压调整电路用以调整输出基准电压的电压值； 
所述启动电路是对所述带隙电路提供启动电流。 
2.如权利要求1所述的BICMOS线路结构的带隙基准电路，其特征在于所述带隙电路包括第一PMOS管、第二PMOS管、第一NPN管、第二NPN管、第三NPN管、第四NPN管、第一电阻、第二电阻和第三电阻： 
所述第一PMOS管的栅极和漏极接所述第二PMOS管的栅极和所述第一NPN管的集电极，源极接基准电压输出端； 
所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NPN管的集电极，漏极接所述第四NPN管的集电极和所述输出反馈补偿电路，源极接基准电压输出端； 
所述第一NPN管的基极接所述电压调整电路，集电极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，发射极接所述第一电阻的一端和所述第二电阻的一端； 
所述第二NPN管的基极和集电极接所述第一电阻的一端和所述第三NPN管的基极，发射极接地； 
所述第三NPN管的基极接所述第二NPN管的基极和集电极和所述第一电阻的一端，集电极接所述第二电阻的一端和所述第四NPN管的基极； 
所述第四NPN管的基极接所述第二电阻的一端和所述第三NPN管的集电极，集电极接所述第二PMOS管的漏极和所述输出反馈补偿电路，发射极接地； 
所述第一电阻的一端接所述第二电阻的一端和所述第一NPN管的发射极，另一端接所述第二NPN管的基极和集电极和所述第三NPN管的基极； 
所述第二电阻的一端接所述第一电阻的一端和所述第一NPN管的发射极，另一端接所述第三NPN管的集电极和所述第四NPN管的基极； 
所述第三电阻的一端接所述第三NPN管的发射极，另一端接地。 
3.如权利要求1所述的BICMOS线路结构的带隙基准电路，其特征在于所述输出反馈补偿电路包括第三PMOS管、第四PMOS管、第五NPN管、第四电阻、第五电阻和第一电容： 
所述第三PMOS管的栅极接第一PMOS管的栅极和漏极和第二PMOS管的栅极和第一NPN管的集电极，漏极接所述第五NPN管的集电极，源极接基准电压输出端； 
所述第四PMOS管的栅极接第二PMOS管的漏极和第四NPN管的集电极和所述第一电容的一 端，漏极接所述第四电阻的一端和所述启动电路，源极接基准电压输出端； 
所述第五NPN管的基极接所述第四电阻的一端和所述第五电阻的一端，集电极接所述第三PMOS管的漏极，发射极接地； 
所述第四电阻的一端接所述第四PMOS管的漏极和所述启动电路，另一端接所述第五NPN管的基极和所述第五电阻的一端； 
所述第五电阻的一端接所述第五NPN管的基极和所述第四电阻的一端，另一端接地； 
所述第一电容的一端接第二PMOS管的漏极和所述第四NPN管的集电极和所述第四PMOS管的栅极，另一端接所述启动电路。 
4.如权利要求1所述的BICMOS线路结构的带隙基准电路，其特征在于所述电压调整电路包括第六电阻和第七电阻： 
所述第六电阻的一端接基准电压输出端，另一端接所述第七电阻的一端和第一NPN管的基极； 
所述第七电阻的一端接所述第六电阻的一端和第一NPN管的基极，另一端接地。 
5.如权利要求1所述的BICMOS线路结构的带隙基准电路，其特征在于所述启动电路包括第五PMOS管、第八电阻、第九电阻、第六NPN管、第七NPN管和第八NPN管： 
所述第五PMOS管的栅极接所述第九电阻的一端和所述第六NPN管的集电极和第一电容的一端，漏极接基准电压输出端，源极接电源； 
所述第八电阻的一端接电源，另一端接所述第七NPN管的集电极和基极和所述第六NPN管的基极； 
所述第九电阻的一端接电源，另一端接所述第五PMOS管的栅极和所述第六NPN管的集电极； 
所述第六NPN管的基极接所述第七NPN管的基极和集电极和所述第八电阻的一端，集电极接所述第五PMOS管的栅极和所述第九电阻的一端和第一电容的一端，发射极接第四PMOS管的漏极和第四电阻的一端； 
所述第七NPN管的基极和集电极接所述第六NPN管的基极和所述第八电阻的一端，发射极接所述第八NPN管的基极和集电极； 
所述第八NPN管的基极和集电极接所述第七NPN管的发射极，发射极接地。 
CN 201320080616 2013-02-21 2013-02-21 一种bicmos线路结构的带隙基准电路 Expired - Fee Related CN203178841U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320080616 CN203178841U (zh) 2013-02-21 2013-02-21 一种bicmos线路结构的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320080616 CN203178841U (zh) 2013-02-21 2013-02-21 一种bicmos线路结构的带隙基准电路

Publications (1)

Publication Number Publication Date
CN203178841U true CN203178841U (zh) 2013-09-04

Family

ID=49075516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320080616 Expired - Fee Related CN203178841U (zh) 2013-02-21 2013-02-21 一种bicmos线路结构的带隙基准电路

Country Status (1)

Country Link
CN (1) CN203178841U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104111688A (zh) * 2014-05-13 2014-10-22 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104111688A (zh) * 2014-05-13 2014-10-22 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源
CN104111688B (zh) * 2014-05-13 2016-04-13 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源

Similar Documents

Publication Publication Date Title
CN206505341U (zh) 一种高电压输入带隙基准电路
CN203178841U (zh) 一种bicmos线路结构的带隙基准电路
CN204719590U (zh) 自启动基准电压源
CN204242016U (zh) 电压基准源
CN202926683U (zh) 电源温度采样及风扇控制电路及电源装置
CN203070146U (zh) 一种带隙基准电路
CN204990054U (zh) 一种基准电压源
CN204496325U (zh) 一种带隙基准电路
CN204631679U (zh) 高电源抑制比高稳定性的电流源
CN104460816A (zh) 一体化电源ups的并机稳压电路
CN204631678U (zh) 高电源抑制比的基准电压源
CN203241850U (zh) 一种欠压锁定电路
CN204719585U (zh) 零温度系数电流源
CN204719581U (zh) 零电源电压系数电流源
CN204808096U (zh) 一种自启动电流源
CN204719588U (zh) 一种与温度无关的电流源
CN202771299U (zh) 带有温度补偿的欠压锁定电路
CN204065895U (zh) 栅极管用基准电源电路
CN204331533U (zh) 一种低压差线性稳压电路
CN205092240U (zh) 温度保护电路
CN103457461B (zh) 一种直流稳压电路
CN202661915U (zh) 欠压锁定电路
CN203490578U (zh) 一体化电源ups的并机稳压电路
CN204721327U (zh) 一种带有启动电路的电流源
CN203027243U (zh) 一种温度保护电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20140221