CN117492507A - 一种二阶补偿低温度系数基准电压集成电路 - Google Patents
一种二阶补偿低温度系数基准电压集成电路 Download PDFInfo
- Publication number
- CN117492507A CN117492507A CN202311367739.1A CN202311367739A CN117492507A CN 117492507 A CN117492507 A CN 117492507A CN 202311367739 A CN202311367739 A CN 202311367739A CN 117492507 A CN117492507 A CN 117492507A
- Authority
- CN
- China
- Prior art keywords
- circuit
- order
- voltage
- mos tube
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000004146 energy storage Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 39
- 230000014509 gene expression Effects 0.000 description 12
- 101100169313 Viola odorata Voc2 gene Proteins 0.000 description 8
- 101100497923 Viola odorata Voc1 gene Proteins 0.000 description 7
- 101100540541 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VOA1 gene Proteins 0.000 description 6
- 101100540540 Schizosaccharomyces pombe (strain 972 / ATCC 24843) big1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- -1 VOB1 Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提出了一种二阶补偿低温度系数基准电压集成电路,其包括一阶补偿电路和二阶补偿电路。本发明通过一阶补偿电路与二阶补偿电路的连接,对基准电压在一阶温度补偿的基础上,进行二阶温度补偿,使系统输出的基准电压具有更低的温度系数,进而满足高精度集成电路的应用需求。本发明通过偏置电路与一阶电压电路的连接,使一阶电压电路正常工作,并输出一路一阶温度补偿电压和两路工作电压到二阶补偿电路中。本发明通过反馈电路与二阶基准电路的连接,使二阶基准电路具备负反馈环路,并在控制信号的作用下,产生二阶温度补偿电压。
Description
技术领域
本发明涉及集成电路技术领域,具体而言,涉及一种二阶补偿低温度系数基准电压集成电路。
背景技术
在集成电路设计中,基准电压集成电路常用于低压差稳压器、数模转换器、锁相环以及振荡器等一系列常见集成电路模块中。目前常见的基准电压集成电路均会对输出的基准电压进行一阶温度补偿,以使其所输出的基准电压基本不受温度变化的影响。但是,一阶温度补偿的基准电压的温度系数依然相对较高,在高精度集成电路应用中无法达到相应标准,进而影响高精度集成电路的性能。
发明内容
本发明解决的问题是提出了一种二阶补偿低温度系数基准电压集成电路,能够对基准电压在一阶温度补偿的基础上,进行二阶温度补偿,使系统输出的基准电压具有更低的温度系数,进而满足高精度集成电路的应用需求。
为解决上述问题,本发明提供一种二阶补偿低温度系数基准电压集成电路包括一阶补偿电路和二阶补偿电路。
一阶补偿电路与二阶补偿电路连接,一阶补偿电路产生多路偏置电压及一路一阶温度补偿电压,并传输到二阶补偿电路中。二阶补偿电路在两路控制信号的作用下,产生两个一阶温度补偿电压,并将两个一阶温度补偿电压合并,以形成一个二阶温度补偿电压。二阶补偿电路将二阶温度补偿电压作为低温度系数基准电压输出。
一阶补偿电路包括端口VOA1、VOB1、VOC1、VOD1、VJS1、VJD1和VYG1。
二阶补偿电路包括端口VOA2、VOB2、VOC2、VOD2、VJS2、VJD2、VYG2、S1、S2和VREF。
端口VOA1与端口VOA2连接,用于传输电压Va。
端口VOB1与端口VOB2连接,用于传输电压Vb。
端口VOC1与端口VOC2连接,用于传输电压Vc。
端口VOD1与端口VOD2连接,用于传输电压Vd。
端口VJS1与端口VJS2连接,用于传输电压Vbe1。
端口VJD1与端口VJD2连接,用于传输电压Vbe2。
端口VYG1与端口VYG2连接,用于传输电压Vr4。
端口S1用于接收控制信号k1。
端口S2用于接收控制信号k2。
端口VREF用于输出电压Vej。
一阶补偿电路包括偏置电路和一阶电压电路。
偏置电路与一阶电压电路连接,偏置电路为一阶电压电路的正常工作提供偏置电压。偏置电路产生4路偏置电压输出到二阶补偿电路中。一阶电压电路输出一路一阶温度补偿电压和两路工作电压到二阶补偿电路中。
二阶补偿电路包括反馈电路和二阶基准电路。
反馈电路与二阶基准电路连接,反馈电路为二阶基准电路提供负反馈环路,并参与二阶温度补偿电压的生成。二阶基准电路在控制信号的作用下,产生二阶温度补偿电压,并将其作为基准电压输出。
偏置电路包括电流生成电路和电压输出电路。
电流生成电路与电压输出电路连接,电流生成电路为电压输出电路提供驱动电流和电压。电压输出电路产生4路偏置电压并输出,供后级电路使用。
一阶电压电路包括补偿电路和转换电路。
补偿电路与转换电路连接,补偿电路产生一阶温度补偿电流,并传输到转换电路中。转换电路将一阶温度补偿电流转换为一阶温度补偿电压并输出。
反馈电路包括负载电路和放大电路。
负载电路与放大电路连接,负载电路为放大电路的输出端提供负载,并抑制电源电压变化对放大电路精度的影响。放大电路具有电压转换电流功能,并对输入电压进行放大后输出。负载电路与放大电路通过相关节点的连接,构成了反馈通路。
二阶基准电路包括储能电路和合并电路。
储能电路与合并电路连接,储能电路与合并电路分别产生两个一阶温度补偿电压,并在合并电路中进行合并,进而生成二阶温度补偿电压。合并电路222将合并生成的二阶温度补偿电压作为基准电压输出。
与现有技术相比,本发明的有益效果是:本发明提出了一种二阶补偿低温度系数基准电压集成电路,包括一阶补偿电路和二阶补偿电路。本发明通过一阶补偿电路与二阶补偿电路的连接,对基准电压在一阶温度补偿的基础上,进行二阶温度补偿,使系统输出的基准电压具有更低的温度系数,进而满足高精度集成电路的应用需求。本发明通过偏置电路与一阶电压电路的连接,使一阶电压电路正常工作,并输出一路一阶温度补偿电压和两路工作电压到二阶补偿电路中。本发明通过反馈电路与二阶基准电路的连接,使二阶基准电路具备负反馈环路,并在控制信号的作用下,产生二阶温度补偿电压。
附图说明
图1为本发明的整体原理结构示意图;
图2为本发明的一阶补偿电路的原理结构示意图;
图3为本发明的二阶补偿电路的原理结构示意图;
附图标记说明:
1-一阶补偿电路;2-二阶补偿电路;11-偏置电路;12-一阶电压电路;21-反馈电路;22-二阶基准电路。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
如图1所示,一种二阶补偿低温度系数基准电压集成电路包括一阶补偿电路1和二阶补偿电路2。
一阶补偿电路1与二阶补偿电路2连接,一阶补偿电路1产生多路偏置电压及一路一阶温度补偿电压,并传输到二阶补偿电路2中。二阶补偿电路2在两路控制信号的作用下,产生两个一阶温度补偿电压,并将两个一阶温度补偿电压合并,以形成一个二阶温度补偿电压。二阶补偿电路2将二阶温度补偿电压作为低温度系数基准电压输出。
一阶补偿电路1包括端口VOA1、VOB1、VOC1、VOD1、VJS1、VJD1和VYG1。
二阶补偿电路2包括端口VOA2、VOB2、VOC2、VOD2、VJS2、VJD2、VYG2、S1、S2和VREF。
端口VOA1与端口VOA2连接,用于传输电压Va。端口VOB1与端口VOB2连接,用于传输电压Vb。端口VOC1与端口VOC2连接,用于传输电压Vc。端口VOD1与端口VOD2连接,用于传输电压Vd。端口VJS1与端口VJS2连接,用于传输电压Vbe1。端口VJD1与端口VJD2连接,用于传输电压Vbe2。端口VYG1与端口VYG2连接,用于传输电压Vr4。端口S1用于接收控制信号k1。端口S2用于接收控制信号k2。端口VREF用于输出电压Vej。
如图1所示,一阶补偿电路1包括偏置电路11和一阶电压电路12。
偏置电路11与一阶电压电路12连接,偏置电路11为一阶电压电路12的正常工作提供偏置电压。偏置电路11产生4路偏置电压输出到二阶补偿电路2中。一阶电压电路12输出一路一阶温度补偿电压和两路工作电压到二阶补偿电路2中。
如图1所示,二阶补偿电路2包括反馈电路21和二阶基准电路22。
反馈电路21与二阶基准电路22连接,反馈电路21为二阶基准电路22提供负反馈环路,并参与二阶温度补偿电压的生成。二阶基准电路22在控制信号的作用下,产生二阶温度补偿电压,并将其作为基准电压输出。
如图2所示,偏置电路11包括电流生成电路111和电压输出电路112。
电流生成电路111与电压输出电路112连接,电流生成电路111为电压输出电路112提供驱动电流和电压。电压输出电路112产生4路偏置电压并输出,供后级电路使用。
电流生成电路111包括MOS管M1至M10。
MOS管M1的源极连接电源VDD,MOS管M1的栅极连接MOS管M6的栅极,MOS管M1的漏极连接MOS管M2的源极。MOS管M2的源极连接MOS管M1的栅极,MOS管M2的栅极连接MOS管M7的栅极,MOS管M2的漏极连接MOS管M3的漏极。MOS管M3的漏极连接MOS管M2的栅极,MOS管M3的栅极连接MOS管M3的漏极,MOS管M3的源极连接MOS管M4的漏极。MOS管M4的漏极连接MOS管M3的源极,MOS管M4的栅极连接MOS管M8的栅极,MOS管M4的源极接地。
MOS管M5的源极连接电源VDD,MOS管M5的栅极连接MOS管M5的漏极,MOS管M5的漏极连接MOS管M6的源极。MOS管M6的源极连接MOS管M5的栅极,MOS管M6的栅极连接MOS管M1的漏极,MOS管M6的漏极连接MOS管M7的源极。MOS管M7的源极连接MOS管M6的漏极,MOS管M7的栅极连接MOS管M2的漏极,MOS管M7的漏极连接MOS管M8的漏极。MOS管M8的漏极连接MOS管M7的漏极,MOS管M8的栅极连接MOS管M8的漏极,MOS管M8的源极接地。MOS管M9的源极连接电源VDD,MOS管M9的栅极连接MOS管M6的栅极,MOS管M9的漏极连接MOS管M9的栅极。MOS管M10的源极连接MOS管M9的漏极,MOS管M10的栅极连接MOS管M7的栅极,MOS管M10的漏极连接MOS管M10的栅极。
MOS管M1、M2、M6、M7、M9和M10的相关连接结构有效抑制了沟道调制效应对电流复制精度的影响。MOS管M3、M4和M8作为支路负载使用。MOS管M5作为支路电阻使用。基于MOS管M1至M10的电路连接结构,M10漏源极所在支路的输出电流Iqd的表达式如公式(1)所示。
其中,W10为MOS管M10的导电沟道宽度,W2为MOS管M2的导电沟道宽度,L10为MOS管M10的导电沟道长度,L2为MOS管M2的导电沟道长度,μ为MOS管电子迁移率,Cox为MOS管栅氧化层电容,Ron为MOS管M5线性工作区电阻,k为玻尔兹曼常数,T为绝对温度,q为电荷量。
基于MOS管M1至M10的电路连接结构,MOS管M9的栅源极电压Vqd的表达式如公式(2)所示。
其中,μ为MOS管电子迁移率,Cox为MOS管栅氧化层电容,W9为MOS管M9的导电沟道宽度,L9为MOS管M9的导电沟道长度,Vth9为MOS管M9的阈值电压。
电压输出电路112包括MOS管M11至M22,端口VOD1,端口VOA1,端口VOB1和端口VOC1。
MOS管M11的漏极连接MOS管M10的漏极,MOS管M11的栅极连接MOS管M14的栅极,MOS管M11的源极接地。MOS管M12的源极连接电源VDD,MOS管M12的栅极连接MOS管M12的漏极,MOS管M12的漏极连接MOS管M13的源极。MOS管M13的源极连接MOS管M12的栅极,MOS管M13的栅极连接MOS管M9的漏极,MOS管M13的漏极连接MOS管M41的漏极。MOS管M14的漏极连接MOS管M15的栅极,MOS管M14的栅极连接MOS管M11的漏极,MOS管M14的源极连接MOS管M15的漏极。MOS管M15的漏极连接MOS管M14的源极,MOS管M15的栅极连接MOS管M19的栅极,MOS管M15的源极接地。
MOS管M16的源极连接电源VDD,MOS管M16的栅极连接MOS管M17的漏极,MOS管M16的漏极连接MOS管M17的源极。MOS管M17的源极连接MOS管M16的漏极,MOS管M17的栅极连接MOS管M20的栅极,MOS管M17的漏极连接MOS管M18的漏极。MOS管M18的漏极连接端口VOA1,MOS管M18的栅极连接MOS管M14的栅极,MOS管M18的源极连接MOS管M19的漏极。MOS管M19的漏极连接MOS管M18的源极,MOS管M19的栅极连接端口VOD1,MOS管M19的源极接地。
MOS管M20的源极连接电源VDD,MOS管M20的栅极连接MOS管M20的漏极,MOS管M20的漏极连接端口VOB1。MOS管M21的漏极连接MOS管M20的漏极,MOS管M21的栅极连接MOS管M18的栅极,MOS管M21的栅极连接端口VOC1,MOS管M21的源极连接MOS管M22的漏极。MOS管M22的漏极连接MOS管M21的源极,MOS管M22的栅极连接MOS管M19的栅极,MOS管M22的源极接地。
基于MOS管M11与M14的镜像连接关系,电流Iqd作为启动电流被复制到电压输出电路112的相关支路中。MOS管M13的栅极与MOS管M9的漏极连接,MOS管M9的栅源极电压Vqd作为启动电压传输到MOS管M13的栅极。MOS管M14、M15、M18、M19、M21和M22的相关电路连接结构起电流传递作用。MOS管M16、M17和M20的相关电路连接结构用于产生各种偏置电压。MOS管M16的栅源极电压作为偏置电压Va通过端口VOA1输出。MOS管M20的栅源极电压作为偏置电压Vb通过端口VOB1输出。MOS管M15的栅源极电压作为偏置电压Vd通过端口VOD1输出。MOS管M21的栅源极电压与MOS管M22的漏源极电压之和作为偏置电压Vc通过端口VOC1输出。
如图2所示,一阶电压电路12包括补偿电路121和转换电路122。
补偿电路121与转换电路122连接,补偿电路产生一阶温度补偿电流,并传输到转换电路122中。转换电路122将一阶温度补偿电流转换为一阶温度补偿电压并输出。
补偿电路121包括MOS管M23至M26,三极晶体管Q1至Q2,电阻R1至R3,端口VJS1,端口VJD1。
MOS管M23的源极连接电源VDD,MOS管M23的栅极连接MOS管M25的栅极,MOS管M23的漏极连接MOS管M24的源极。MOS管M24的源极连接MOS管M23的栅极,MOS管M24的栅极连接MOS管M26的栅极,MOS管M24的漏极连接电阻R1的上端。三极晶体管Q1的发射极连接电阻R1的下端,三极晶体管Q1的发射极连接端口VJS1,三极晶体管Q1的基极接地,三极晶体管Q1的集电极接地。
MOS管M25的源极连接电源VDD,MOS管M25的栅极连接MOS管M23的漏极,MOS管M25的漏极连接MOS管M26的源极。MOS管M26的源极连接MOS管M25的漏极,MOS管M26的栅极连接MOS管M10的栅极,MOS管M26的漏极连接电阻R3的上端。三极晶体管Q2的发射极连接电阻R3的下端,三极晶体管Q2的发射极连接端口VJD1,三极晶体管Q2的基极接地,三极晶体管Q2的集电极接地。电阻R2的上端连接MOS管M26的漏极,电阻R2的下端接地。
MOS管M23、M24、M25和M26用于保持电阻R1上端电压与电阻R3上端电压相等,并具有电流传递作用。电阻R1、电阻R2、电阻R3、三极晶体管Q1、三极晶体管Q2的相关电路连接结构产生一阶温度补偿电流。MOS管M26漏源极所在支路的一阶温度补偿电流Is的表达式如公式(3)和(4)所示。
Vbec = Vbe1 - Vbe2 (4)
其中,r1为电阻R1的阻值,r2为电阻R2的阻值,r3为电阻R3的阻值,Vbe1为三极晶体管Q1的基射极电压,Vbe2为三极晶体管Q2的基射极电压。
转换电路122包括MOS管M27,电阻R4,端口VYG1。
MOS管M27的源极连接电源VDD,MOS管M27的栅极连接MOS管M25的栅极,MOS管M27的漏极连接电阻R4的上端。电阻R4的上端连接端口VYG1,电阻R4的下端接地。
MOS管M27的栅极与MOS管M25的栅极连接,用于将一阶温度补偿电流Is复制到MOS管M27漏源极所在支路。一阶温度补偿电流Is流过电阻R4。电阻R4的上端电压Vr4作为一阶温度补偿电压,通过端口VYG1输出。电压Vr4的表达式如公式(5)所示。
其中,r1为电阻R1的阻值,r2为电阻R2的阻值,r3为电阻R3的阻值,r4为电阻R4的阻值,Vbe1为三极晶体管Q1的基射极电压,Vbec为三极晶体管Q1与Q2的基射极电压差。
如图3所示,反馈电路21包括负载电路211和放大电路212。
负载电路211与放大电路212连接,负载电路211为放大电路212的输出端提供负载,并抑制电源电压变化对放大电路212精度的影响。放大电路212具有电压转换电流功能,并对输入电压进行放大后输出。负载电路211与放大电路212通过相关节点的连接,构成了反馈通路。
负载电路211包括MOS管M29、M30、M34、M35,端口VOB2。
MOS管M29的源极连接电源VDD,MOS管M29的栅极连接MOS管M34的栅极,MOS管M29的漏极连接MOS管M30的源极。MOS管M30的源极连接MOS管M29的漏极,MOS管M30的栅极连接MOS管M35的栅极,MOS管M30的漏极连接MOS管M31的漏极。MOS管M34的源极连接电源VDD,MOS管M34的栅极连接MOS管M30的漏极,MOS管M34的漏极连接MOS管M35的源极。MOS管M35的源极连接MOS管M34的漏极,MOS管M35的栅极连接端口VOB2,MOS管M35的漏极连接MOS管M36的漏极。
MOS管M29与M34的栅极连接,并连接MOS管M30的漏极,该结构有利于减小反馈电路21对电源电压裕度的消耗,增大输出摆幅。MOS管M30与M35的栅极连接,并连接端口VOB2。MOS管M30与M35通过端口VOB2获得偏置电压Vb。MOS管M29、M30、M34、M35连接构成反馈电路21的系统负载,其输出阻抗Rfz的表达式如公式(6)所示。
其中,r30为MOS管M30的导通阻抗,r35为MOS管M35的导通阻抗,r29为MOS管M29的导通阻抗,gm29为MOS管M29的跨导,gm34为MOS管M34的跨导。
放大电路212包括MOS管M28、M31、M32、M33、M36、M37、M38,端口VOA2,端口VOC2,端口VOD2。
MOS管M28的源极连接电源VDD,MOS管M28的栅极连接端口VOA2,MOS管M28的漏极连接MOS管M33的源极。MOS管M31的漏极连接MOS管M29的栅极,MOS管M31的栅极连接MOS管M36的栅极,MOS管M31的源极连接MOS管M32的漏极。MOS管M32的漏极连接MOS管M33的漏极,MOS管M32的栅极连接MOS管M37的栅极,MOS管M32的源极接地。MOS管M33的源极连接MOS管M28的漏极,MOS管M33的栅极连接MOS管M44的源极,MOS管M33的漏极连接MOS管M31的源极。MOS管M36的漏极连接MOS管M38的栅极,MOS管M36的栅极连接端口VOC2,MOS管M36的源极连接MOS管M37的漏极。MOS管M37的漏极连接MOS管M38的漏极,MOS管M37的栅极连接端口VOD2,MOS管M37的源极接地。MOS管M38的源极连接MOS管M33的源极,MOS管M38的栅极连接MOS管M42的源极,MOS管M38的漏极连接MOS管M37的漏极。
MOS管M28、M32和M37的相关电路连接结构为MOS管M31、M33、M36和M38的正常工作提供偏置电压。MOS管M28的栅极与端口VOA2连接,并通过端口VOA2获得偏置电压Va。MOS管M31的栅极与MOS管M36的栅极连接,并连接端口VOC2。MOS管M31与M36通过端口VOC2获得偏置电压Vc。MOS管M32的栅极与MOS管M37的栅极连接,并连接端口VOD2。MOS管M31与M36通过端口VOD2获得偏置电压Vd。MOS管M38的栅极与MOS管M35的漏极连接,形成反馈环路。MOS管M38的栅极连接端口VYG2,并通过端口VYG2获得一阶温度补偿电压Vr4。MOS管M31、M33、M36和M38的相关电路连接结构将输入电压转换为支路电流,并将电流放大。MOS管M36的漏源极所在支路电流Ic36的表达式如公式(7)和(8)所示。
其中,Vr4为一阶补偿电路1输出的一阶温度补偿电压,r38为MOS管M38的导通阻抗,r36为MOS管M36的导通阻抗,gm38为MOS管M38的跨导,gm36为MOS管M36的跨导,gmb36为MOS管M36的背栅跨导。
如图3所示,二阶基准电路22包括储能电路221和合并电路222。
储能电路221与合并电路222连接,储能电路221与合并电路222分别产生两个一阶温度补偿电压,并在合并电路222中进行合并,进而生成二阶温度补偿电压。合并电路222将合并生成的二阶温度补偿电压作为基准电压输出
储能电路221包括MOS管M39至M44,电容C1至C4,端口VJD2,端口S1,端口S2,端口VYG2,端口VJS2。
MOS管M39的漏极连接MOS管M43的漏极,MOS管M39的栅极连接MOS管M41的栅极,MOS管M39的源极连接MOS管M40的漏极。MOS管M40的漏极连接MOS管M39的源极,MOS管M40的栅极连接MOS管M42的栅极,MOS管M40的源极接地。MOS管M41的漏极连接MOS管M44的源极,MOS管M41的栅极连接MOS管M43的栅极,MOS管M41的源极连接MOS管M42的漏极。MOS管M42的漏极连接MOS管M41的源极,MOS管M42的栅极连接MOS管M44的栅极,MOS管M42的源极连接MOS管M46的源极。MOS管M43的漏极连接MOS管M45的漏极,MOS管M43的栅极连接MOS管M45的栅极,MOS管M43的源极连接MOS管M44的漏极。MOS管M44的漏极连接MOS管M43的源极,MOS管M44的栅极连接MOS管M46的栅极,MOS管M44的源极连接MOS管M50的源极。电容C1的左端连接MOS管M39的源极,电容C1的右端连接MOS管M41的源极。电容C2的左端连接MOS管M40的源极,电容C2的右端连接MOS管M42的源极。电容C3的左端连接MOS管M41的源极,电容C3的右端连接MOS管M43的源极。电容C4的左端连接MOS管M42的源极,电容C4的右端连接MOS管M41的漏极。
MOS管M39的栅极、M41的栅极和M43的栅极均与端口S1连接。当端口S1接收到高电平信号时,MOS管M39、M41和M43处于导通状态。当端口S1接收到低电平信号时,MOS管M39、M41和M43处于截止状态。MOS管M40的栅极、M42的栅极和M44的栅极均与端口S2连接。当端口S2接收到高电平信号时,MOS管M40、M42和M44处于导通状态。当端口S2接收到低电平信号时,MOS管M40、M42和M44处于截止状态。输入到端口S1的控制信号k1与输入到端口S2的控制信号k2为互补关系,即当信号k1为高电平时,信号k2为低电平,当信号k1为低电平时,信号k2为高电平。
电容C1、C2、C3和C4用于储能。电容C1的左端通过MOS管M39连接端口VJD2。电容C3的右端通过MOS管M43连接端口VJD2。电容C2的右端连接端口VYG2。电容C4的右端连接端口VJS2。基于储能电路221的电路结构,储能电路221在一个工作周期内,控制信号k1为高电平时,所存储的电量Dn1的表达式如公式(9)所示。
Dn1 = (Vbe1-Vbe2)·(c3+c1)+Vef1·c2+(Vef1-Vbe1)·c4 (9)
其中,Vbe1为三极晶体管Q1的基射极电压,Vbe2为三极晶体管Q2的基射极电压,c1为电容C1的电容值,c2为电容C2的电容值,c3为电容C3的电容值,c4为电容C4的电容值,Vef1为电容C1与电容C3的连接节点电压。
储能电路221在一个工作周期内,控制信号k2为高电平时,所存储的电量Dn2的表达式如公式(10)所示。
Dn2 = (Vef1-Vbe1)·(c3+c4)+Vef1·(c1+c2) (10)
基于电路能量守恒,可知Dn2等于Dn1,进而可根据公式(9)和公式(10)推知公式(11)。
由公式(11)可知,电压Vef1为一阶温度补偿电压。
合并电路222包括MOS管M45至M50,电容C5至C8,端口VREF。
MOS管M45的漏极连接MOS管M49的漏极,MOS管M45的栅极连接MOS管M47的栅极,MOS管M45的源极连接MOS管M46的漏极。MOS管M46的漏极连接MOS管M45的源极,MOS管M46的栅极连接MOS管M48的栅极,MOS管M46的源极连接端口VYG2。MOS管M47的漏极连接MOS管M50的源极,MOS管M47的栅极连接MOS管M49的栅极,MOS管M47的源极连接MOS管M48的漏极。MOS管M48的漏极连接MOS管M47的源极,MOS管M48的栅极连接MOS管M50的栅极,MOS管M48的源极连接端口VREF。MOS管M49的漏极连接端口VJD2,MOS管M49的栅极连接端口S1,MOS管M49的源极连接MOS管M50的漏极。MOS管M50的漏极连接MOS管M49的源极,MOS管M50的栅极连接端口S2,MOS管M50的源极连接端口VJS2。电容C5的左端连接MOS管M45的源极,电容C5的右端连接MOS管M47的源极。电容C6的左端连接MOS管M46的源极,电容C6的右端连接MOS管M48的源极。电容C7的左端连接MOS管M47的源极,电容C7的右端连接MOS管M49的源极。电容C8的左端连接MOS管M48的源极,电容C8的右端连接MOS管M47的漏极。
MOS管M45的栅极、M47的栅极和M49的栅极均与端口S1连接。当端口S1接收到高电平信号时,MOS管M45、M47和M49处于导通状态。当端口S1接收到低电平信号时,MOS管M45、M47和M49处于截止状态。MOS管M46的栅极、M48的栅极和M50的栅极均与端口S2连接。当端口S2接收到高电平信号时,MOS管M46、M48和M50处于导通状态。当端口S2接收到低电平信号时,MOS管M46、M48和M50处于截止状态。输入到端口S1的控制信号k1与输入到端口S2的控制信号k2为互补关系,即当信号k1为高电平时,信号k2为低电平,当信号k1为低电平时,信号k2为高电平。电容C5、C6、C7和C8用于储能。电容C5的左端通过MOS管M45连接端口VJD2。电容C7的右端通过MOS管M49连接端口VJD2。电容C8的右端连接端口VJS2。电容C6的左端连接端口VYG2,电容C6的右端连接端口VREF。基于合并电路222的电路结构,合并电路222产生二阶温度补偿电压Vej,其表达式如公式(12)所示。
其中,c7为电容C7的电容值,c5为电容C5的电容值。
由公式(13)可知,电压Vef2为一阶温度补偿电压。基于温度系数平衡需要,电容C7的电容值远大于电容C5的电容值,因此可进一步得到公式(14)。
Vej≈Vef2+Vef1(14)
由公式(14)可知,电压Vej实现了两个一阶温度补偿电压的叠加。
三极晶体管基射极电压Vbe1的温度表达式如公式(15)所示。
Vbe1 = a0 + a1·T + a2·T2 (15)
其中,a0为零阶温度系数,a1为一阶温度系数,a2为二阶温度系数,T为绝对温度。
其中,ks为玻尔兹曼常数,q为电荷量,N为三极晶体管Q1与Q2的尺寸比例。
由公式(11)、(15)和(16)可得电压Vef1的温度表达式如公式(17)和(18)所示。
对公式(17)进一步整理和变换可得:
同理,电压Vef2的温度表达式如公式(21)和(22)所示。
由公式(14)可知,电压Vej的温度表达式为Vef1与Vef2的温度表达式之和。对电压Vej进行温度求导可得:
对电压Vef1进行温度求导可得:
由公式(23)和(24)比较可知:
由公式(23)可知,Vej为二阶温度补偿电压。由公式(25)可知,电压Vej的温度系数远小于电压Vef1的温度系数,即电压Vej具有更为优良的温度特性。
Claims (7)
1.一种二阶补偿低温度系数基准电压集成电路,其特征在于,包括一阶补偿电路(1)和二阶补偿电路(2);
一阶补偿电路(1)与二阶补偿电路(2)连接,一阶补偿电路(1)产生多路偏置电压及一路一阶温度补偿电压,并传输到二阶补偿电路(2)中;
二阶补偿电路(2)在两路控制信号的作用下,产生两个一阶温度补偿电压,并将两个一阶温度补偿电压合并,以形成一个二阶温度补偿电压;
二阶补偿电路(2)将二阶温度补偿电压作为低温度系数基准电压输出。
2.根据权利要求1所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,一阶补偿电路(1)包括偏置电路(11)和一阶电压电路(12);
偏置电路(11)与一阶电压电路(12)连接,偏置电路(11)为一阶电压电路(12)的正常工作提供偏置电压;
偏置电路(11)产生4路偏置电压输出到二阶补偿电路(2)中;
一阶电压电路(12)输出一路一阶温度补偿电压和两路工作电压到二阶补偿电路(2)中。
3.根据权利要求1所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,其特征在于,二阶补偿电路(2)包括反馈电路(21)和二阶基准电路(22);
反馈电路(21)与二阶基准电路(22)连接,反馈电路(21)为二阶基准电路(22)提供负反馈环路,并参与二阶温度补偿电压的生成;
二阶基准电路(22)在控制信号的作用下,产生二阶温度补偿电压,并将其作为基准电压输出。
4.根据权利要求2所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,偏置电路(11)包括电流生成电路(111)和电压输出电路(112);
电流生成电路(111)与电压输出电路(112)连接,电流生成电路(111)为电压输出电路(112)提供驱动电流和电压;
电压输出电路(112)产生4路偏置电压并输出,供后级电路使用。
5.根据权利要求2所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,一阶电压电路(12)包括补偿电路(121)和转换电路(122);
补偿电路(121)与转换电路(122)连接,补偿电路产生一阶温度补偿电流,并传输到转换电路(122)中;
转换电路(122)将一阶温度补偿电流转换为一阶温度补偿电压并输出。
6.根据权利要求3所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,反馈电路(21)包括负载电路(211)和放大电路(212);
负载电路(211)与放大电路(212)连接,负载电路(211)为放大电路(212)的输出端提供负载,并抑制电源电压变化对放大电路(212)精度的影响;
放大电路(212)具有电压转换电流功能,并对输入电压进行放大后输出;
负载电路(211)与放大电路(212)通过相关节点的连接,构成了反馈通路。
7.根据权利要求3所述的一种二阶补偿低温度系数基准电压集成电路,其特征在于,二阶基准电路(22)包括储能电路(221)和合并电路(222);
储能电路(221)与合并电路(222)连接,储能电路(221)与合并电路(222)分别产生两个一阶温度补偿电压,并在合并电路(222)中进行合并,进而生成二阶温度补偿电压;
合并电路(222)将合并生成的二阶温度补偿电压作为基准电压输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311367739.1A CN117492507A (zh) | 2023-10-19 | 2023-10-19 | 一种二阶补偿低温度系数基准电压集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311367739.1A CN117492507A (zh) | 2023-10-19 | 2023-10-19 | 一种二阶补偿低温度系数基准电压集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117492507A true CN117492507A (zh) | 2024-02-02 |
Family
ID=89679161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311367739.1A Pending CN117492507A (zh) | 2023-10-19 | 2023-10-19 | 一种二阶补偿低温度系数基准电压集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117492507A (zh) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998032490A1 (en) * | 1997-01-29 | 1998-07-30 | Cardiac Pacemakers, Inc. | Current and temperature compensated voltage reference |
US20060255854A1 (en) * | 2005-05-12 | 2006-11-16 | Ahuja Bhupendra K | Precision floating gate reference temperature coefficient compensation circuit and method |
CN102890526A (zh) * | 2011-07-21 | 2013-01-23 | 中国科学院微电子研究所 | 一种cmos带隙基准电压源 |
CN103309392A (zh) * | 2013-06-03 | 2013-09-18 | 电子科技大学 | 一种二阶温度补偿的无运放全cmos基准电压源 |
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
US20140354259A1 (en) * | 2013-06-03 | 2014-12-04 | Advanced Semiconductor Engineering Inc. | Bandgap reference voltage generating circuit and electronic system using the same |
US20170131736A1 (en) * | 2015-11-11 | 2017-05-11 | Dialog Semiconductor (Uk) Limited | Apparatus and Method for High Voltage Bandgap Type Reference Circuit with Flexible Output Setting |
CN106909194A (zh) * | 2017-03-17 | 2017-06-30 | 华南理工大学 | 一种具有高阶温度补偿的带隙基准电压源 |
US10290330B1 (en) * | 2017-12-05 | 2019-05-14 | Xilinx, Inc. | Programmable temperature coefficient analog second-order curvature compensated voltage reference |
US20200073429A1 (en) * | 2018-09-05 | 2020-03-05 | PURESEMI Co., Ltd. | Bandgap reference circuit and high-order temperature compensation method |
CN114967816A (zh) * | 2022-06-25 | 2022-08-30 | 许昌学院 | 一种低温基准电压源集成电路 |
CN115756073A (zh) * | 2022-12-09 | 2023-03-07 | 深圳市中新力电子科技有限公司 | 一种应用于智能移动设备电源系统的小体积带隙基准电压源集成电路 |
US20230074425A1 (en) * | 2021-09-07 | 2023-03-09 | Apple Inc. | Adaptive Current Mirror Circuit for Current Shaping with Temperature |
CN115877903A (zh) * | 2022-12-27 | 2023-03-31 | 上海贝岭股份有限公司 | 带隙基准电压源电路 |
CN116679789A (zh) * | 2023-06-25 | 2023-09-01 | 南京博芯电子技术有限公司 | 一种采用二阶温度补偿的带隙基准电压源及其工作方法 |
-
2023
- 2023-10-19 CN CN202311367739.1A patent/CN117492507A/zh active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998032490A1 (en) * | 1997-01-29 | 1998-07-30 | Cardiac Pacemakers, Inc. | Current and temperature compensated voltage reference |
US20060255854A1 (en) * | 2005-05-12 | 2006-11-16 | Ahuja Bhupendra K | Precision floating gate reference temperature coefficient compensation circuit and method |
CN102890526A (zh) * | 2011-07-21 | 2013-01-23 | 中国科学院微电子研究所 | 一种cmos带隙基准电压源 |
CN103309392A (zh) * | 2013-06-03 | 2013-09-18 | 电子科技大学 | 一种二阶温度补偿的无运放全cmos基准电压源 |
US20140354259A1 (en) * | 2013-06-03 | 2014-12-04 | Advanced Semiconductor Engineering Inc. | Bandgap reference voltage generating circuit and electronic system using the same |
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
US20170131736A1 (en) * | 2015-11-11 | 2017-05-11 | Dialog Semiconductor (Uk) Limited | Apparatus and Method for High Voltage Bandgap Type Reference Circuit with Flexible Output Setting |
CN106909194A (zh) * | 2017-03-17 | 2017-06-30 | 华南理工大学 | 一种具有高阶温度补偿的带隙基准电压源 |
US10290330B1 (en) * | 2017-12-05 | 2019-05-14 | Xilinx, Inc. | Programmable temperature coefficient analog second-order curvature compensated voltage reference |
US20200073429A1 (en) * | 2018-09-05 | 2020-03-05 | PURESEMI Co., Ltd. | Bandgap reference circuit and high-order temperature compensation method |
US20230074425A1 (en) * | 2021-09-07 | 2023-03-09 | Apple Inc. | Adaptive Current Mirror Circuit for Current Shaping with Temperature |
CN114967816A (zh) * | 2022-06-25 | 2022-08-30 | 许昌学院 | 一种低温基准电压源集成电路 |
CN115756073A (zh) * | 2022-12-09 | 2023-03-07 | 深圳市中新力电子科技有限公司 | 一种应用于智能移动设备电源系统的小体积带隙基准电压源集成电路 |
CN115877903A (zh) * | 2022-12-27 | 2023-03-31 | 上海贝岭股份有限公司 | 带隙基准电压源电路 |
CN116679789A (zh) * | 2023-06-25 | 2023-09-01 | 南京博芯电子技术有限公司 | 一种采用二阶温度补偿的带隙基准电压源及其工作方法 |
Non-Patent Citations (1)
Title |
---|
阳云霄;张国俊;: "一种二阶补偿带隙基准设计", 电子技术应用, no. 07, 6 July 2013 (2013-07-06) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102393786B (zh) | 高阶温度补偿cmos带隙基准电压源 | |
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN106708150B (zh) | 一种分段多阶补偿的高精度电压及电流基准电路 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN100373283C (zh) | 负温度补偿电流产生电路及温度补偿电流基准源 | |
CN102279611B (zh) | 一种可变曲率补偿的带隙电压基准源 | |
CN101561689B (zh) | 一种低压cmos电流源 | |
CN114200997B (zh) | 一种无运放型曲率补偿带隙基准电压源 | |
CN106527559A (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
CN107015595A (zh) | 工作在亚阈区高精度低功耗低电压带隙基准源 | |
WO2020233382A1 (zh) | 一种低温漂极低功耗线性稳压器 | |
CN104199504A (zh) | 一种快速瞬态响应低压差线性稳压器 | |
CN111796625B (zh) | 一种超低功耗cmos电压基准电路 | |
CN117492507A (zh) | 一种二阶补偿低温度系数基准电压集成电路 | |
CN204102018U (zh) | 一种快速瞬态响应低压差线性稳压器 | |
CN116679789A (zh) | 一种采用二阶温度补偿的带隙基准电压源及其工作方法 | |
CN115756073B (zh) | 一种应用于智能移动设备电源系统的小体积带隙基准电压源集成电路 | |
CN115357087B (zh) | 带隙基准电路 | |
CN114721459B (zh) | 一种多个mos管组成的高稳定性低功耗线性稳压集成电路 | |
CN114489218B (zh) | 低温漂低压低失调的带隙基准电压源和电子设备 | |
CN115903990A (zh) | 一种利用分段补偿技术减小温度漂移系数的带隙基准电路 | |
CN115421550A (zh) | 一种低温漂系数的带隙基准电压源 | |
Qi et al. | A wide input low quiescent current without operational amplifier bandgap reference circuit | |
CN102023670A (zh) | 一种基准电流产生电路 | |
CN114721458B (zh) | 一种采用指数补偿的带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |