CN103492971A - 电压产生电路 - Google Patents

Abstract

电压产生电路具有：第1双极型晶体管（Q2）；第2双极型晶体管（Q1），发射极在第1电位节点侧与（Q2）的发射极侧同电位，基极配于（Q2）的集电极侧；一端配于（Q2）的集电极侧另一端配于（Q2）的基极侧的第1电阻元件（R2）；一端配于（Q1）的集电极侧另一端连接于（R2）的另一端的第2电阻元件（R1）；设在（Q2）的基极与第1电位节点之间的第3电阻元件（R3）；输出与（Q1）和（Q2）的集电极侧电压的差电压相应的电压的放大器部（A1）；电压电流转换部（MP1、MP2），将放大器部的输出电压转换成电流而供给到（R1）与（R2）的连接节点，输出生成的电流；基于生成的电流输出电压的电压生成部（R4）。

Description

电压产生电路

技术领域

本发明涉及电压产生电路，尤其涉及有效适用于半导体集成电路中的基准电压产生电路的技术。

背景技术

在系统LSI等半导体集成电路中，形成有用于对LSI内部的A/D转换器（ADC）、D/A转换器（DAC）、调整器以及温度传感器等供给基准电压的基准电压产生电路。由于上述功能部的性能在很大程度依赖于基准电压的精度，因此要求基准电压产生电路对半导体制造工艺的依赖性低、温度依赖性低。另外，也要求低电源电压下的动作。根据这样的要求，基于硅的带隙值生成电压的带隙基准（以下称为“BGR（Bandgap reference）”。）电路在基准电压产生电路中被较多地利用。

作为以往的BGR电路的一例，在非专利文献1及专利文献1中有公开。另外，关于与低电源电压化对应的BGR电路，在专利文献2中有公开。

已知作为BGR电路的基本构成要素的双极型晶体管（也称为BJT（Bipolar junction transistor）。）的基极-发射极间电压的温度依赖性为非线性（例如，参照非专利文献2。），在非专利文献3中公开了对输出电压的非线性的温度依赖性进行了改善的BGR电路。另外，在非专利文献4至6中公开了用于对专利文献1的BGR电路等修正非线性的温度依赖性的修正电路的一例。进而，在非专利文献7中公开了通过与绝对温度的2次方成比例的电流（I_PTAT ²）来修正温度特性的方法。

现有技术文献

专利文献

专利文献1：美国专利第3887863号说明书

专利文献2：美国专利第6160391号说明书

非专利文献

非专利文献1：Kuijk，K.E，“A precision reference voltagesource”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.sc-8，No.3，JUNE1973

非专利文献2：Tsividis，Y.P.，“Accurate analysis of temperatureeffects in Ic-VBE characteristics with application to bandgap referencesources”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.sc-15，No.6，DECEMBER1980）

非专利文献3：P.Malcovati，“Curvature-Compensated BiCMOSBandgap with1-V Supply Voltage”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.sc-36，No.7，JULY2001

非专利文献4：Pease，R.A.，“A new Fahrenheit temperaturesensor”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.sc-19，No.6，DECEMBER1984

非专利文献5：Paul，R.Patra，A.，“A temperature-compensatedbandgap voltage Reference circuit for high precision applications”，IndiaAnnual Conference，2004.Proceedings of the IEEE INDICON2004.First Publication Date：20-22Dec.2004

非专利文献6：Paul，R.Patra，A.Baranwal，S.Dash，K.，“Designof second-order sub-bandgap mixed-mode voltage reference circuit forlow voltage applications”，VLSI Design，2005.18th InternationalConference on Issue Date：3-7Jan.2005

非专利文献7：Sundar，Siddharth，“A low power high powersupply rejection ratio bandgap reference for portable applications”，Massachusetts Institute of Technology，2008

发明内容

近年来，BGR电路要求如下：作为BGR电路的构成要素之一的放大器部的偏移、电流镜电路的不匹配的影响小，在1V以下的电源电压下进行动作，且在广泛的温度范围（例如，-55℃～160℃）内电压的变动少。

然而，在以往的BGR电路中，本申请发明人考虑了例如以下所述的问题。

作为BGR电路中典型构成的非专利文献1所记载的BGR电路，具有受到放大器偏移的影响、输出电压的偏差较大的特征。另外，输出电压约为1.2V，还是难以实现BGR电路的低电源电压化的构成。进而由于关于温度依赖性仅进行了与绝对温度成比例的温度修正，因此难以在广泛的温度范围内抑制输出电压的偏差。

同样作为BGR电路中典型构成的专利文献1所记载的BGR电路，虽然与非专利文献1的BGR电路相比不容易受到放大器偏移的影响，但输出电压约为1.2V，是难以实现低电源电压化的构成。由于关于温度依赖性也仅进行了与绝对温度成比例的温度修正，所以难以在广泛的温度范围内抑制输出电压的偏差。

专利文献2所记载的BGR电路，是以非专利文献1的BGR电路为基础、能够进行1V以下的低电源电压动作的电路构成，但与非专利文献1的BGR电路同样，对输出电压的放大器的偏移的依赖性和温度依赖性高。

非专利文献3所记载的BGR电路，是对专利文献2的BGR电路的非线性的温度依赖性进行了改善的构成，能够实现低电源电压化和降低温度依赖性，但对放大器的偏移的依赖性高。

非专利文献7的温度修正方法，是使用了从绝对温度0K变化的电流I_PTAT ²的修正，不容易在想修正的所希望的温度范围内改善温度特性。即使采用了非专利文献7的温度修正方法，在为生成电流I_PTAT ²而使用非专利文献4至6所记载的I_PTAT ²电流生成电路时，不但电路规模及元件数庞大，电路构成也复杂，不适于低电源电压化。

本发明的目的在于，提供一种降低了作为构成要素的放大器的偏移对输出电压的影响的电压产生电路。

本发明的另一目的在于，提供一种能够以更低的电源电压进行动作的电压产生电路。

本发明的又一目的在于，提供一种进一步降低了输出电压的温度依赖性的电压产生电路。

本发明的所述目的及其他目的和新特征，将从本说明书的记述及附图而得以明确。

简单说明本申请所公开的发明中具有代表性的发明的概要如下。

即，本电压产生电路通过电流生成部生成将与2个双极型晶体管的基极-发射极间电压的差电压相应的电流和与PN结的顺向电压相应的电流相加得到的电流，所述电流生成部具有：第1双极型晶体管，其发射极端子配置于第1电位节点侧；第2双极型晶体管，其具有比所述第1双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第1双极型晶体管的发射极端子同电位，并且基极端子配置于所述第1双极型晶体管的集电极侧；第1电阻元件，其一端配置于所述第1双极型晶体管的集电极侧，另一端配置于所述第1双极型晶体管的基极侧；第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侧，另一端配置于所述第1电阻元件的另一端；第3电阻元件，其设置在所述第1双极型晶体管的基极端子和所述第1电位节点之间；放大器部，其输入所述2个双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部，其输入所述放大器部的输出电压并转换成电流而供给到所述第1电阻元件与所述第2电阻元件的连接节点。本电压产生电路将所述生成的电流转换成电压并输出。

发明的效果

简单说明由本申请所公开的发明中具有代表性的发明得到的效果如下。

即，本电压产生电路能够降低作为构成要素的放大器的偏移对输出电压的影响，并且能够以更低的电源电压进行动作。

附图说明

图1是表示实施方式1涉及的基准电压产生电路的一例的框图。

图2是表示实施方式1涉及的基准电压产生电路的具体构成的一例的电路图。

图3是表示基准电压产生电路1中的BGR核心电路10的一例的电路图。

图4是表示基于非专利文献1研究的分析用的BGR核心电路的一例的电路图。

图5是基于专利文献1研究的的分析用的BGR核心电路的一例。

图6是定量地表示输出电压V_BGR的输入偏移电压依赖性的说明图。

图7是图6的放大图。

图8是表示各个BGR核心电路的模拟结果的说明图。

图9是关于基极-发射极间电压VBE对温度的非线性依赖性的说明图。

图10是表示基准电压电路1的非线性温度特性的修正方法的原理的说明图。

图11是表示基于专利文献1研究的对BGR电路的非线性特性的修正原理的说明图。

图12是表示基准电压产生电路的温度依赖性的模拟结果的说明图。

图13是表示BGR核心电路10中的双极型晶体管Q1、Q2的布局的一例的说明图。

图14是表示基准电压产生电路1的放大器A1的一例的电路图。

图15是表示具有启动电路的基准电压产生电路1的一例的电路图。

图16是表示向电源线（Vcc）插入低通滤波器（LPF）的电路构成例的说明图。

图17是表示适用了基准电压产生电路10的系统的一例的说明图。

图18是表示适用了基准电压产生电路10的半导体集成电路装置的一例的框图。

图19是表示实施方式2涉及的基准电压产生电路的一例的电路图。

图20是表示基准电压产生电路2的非线性温度特性的修正方法的原理的说明图。

图21是表示实施方式3涉及的基准电压产生电路的一例的电路图。

图22是表示基准电压产生电路3的非线性温度特性的修正方法的原理的说明图。

图23是表示实施方式4涉及的基准电压产生电路的一例的电路图。

图24是表示基准电压产生电路4的非线性温度特性的修正方法的原理的说明图。

图25是表示实施方式5涉及的基准电压产生电路的一例的电路图。

图26是表示基准电压产生电路5的非线性温度特性的修正方法的原理的说明图。

图27是表示实施方式6涉及的基准电压产生电路的一例的电路图。

图28是表示实施方式7涉及的BGR核心电路的一例的电路图。

图29是表示具有生成与绝对温度成比例的电压（VPTAT）的电压生成部的BGR核心电路的一例的电路图。

图30是表示适用了由BGR核心电路10E和非线性修正电路构成的基准电压产生电路的半导体集成电路装置的一例的框图。

图31是表示实施方式8涉及的BGR核心电路的一例的电路图。

图32是表示实施方式9涉及的BGR核心电路的一例的电路图。

图33是表示具有生成与绝对温度成比例的电压（VPTAT）的电压生成部的BGR核心电路的另一例的电路图。

图34是表示实施方式10涉及的BGR核心电路的一例的电路图。

图35是表示实施方式11涉及的BGR核心电路的一例的电路图。

图36是表示实施方式12涉及的BGR核心电路的一例的电路图。

图37是表示实施方式13涉及的BGR核心电路的一例的电路图。

图38是表示BGR核心电路10L的放大器A3的一例的电路图。

图39是表示实施方式14涉及的BGR核心电路的一例的电路图。

图40是表示实施方式15涉及的BGR核心电路的一例的电路图。

图41是表示实施方式16涉及的BGR核心电路的一例的电路图。

图42是表示实施方式17涉及的BGR核心电路的一例的电路图。

图43是表示实施方式18涉及的BGR核心电路的一例的电路图。

图44是表示实施方式20涉及的基准电压产生电路的一例的电路图。

图45是表示基准电压电路7的非线性温度特性的修正方法的原理的说明图。

图46是表示实施方式21涉及的基准电压产生电路的一例的电路图。

图47是表示实施方式22涉及的基准电压产生电路的一例的电路图。

图48是表示实施方式23涉及的基准电压产生电路的一例的电路图。

具体实施方式

1.实施方式的概要

首先对本申请中公开的发明的代表性实施方式的概要进行说明。在关于代表性实施方式的概要说明中标注括号而参照的附图中的附图标记，只不过是包含在例示标注有该附图标记的构成要素的概念中。

〔1〕（BGR核心电路（图2、图34、图40等））

本发明的代表性的实施方式涉及的电压产生电路（1）具有：电流生成部（Q1、Q2、R1、R2、R3、A1、MP1以及MP2），其生成将与发射极面积不同的2个双极型晶体管（Q1、Q2）的基极-发射极间电压的差电压（ΔVBE）相应的电流和与PN结的顺向电压相应的电流相加得到的电流；和输出部（R4）其将所输入的电流转换成电压并输出。所述电流生成部具有：第1双极型晶体管（Q2），其发射极端子配置于第1电位节点（电源Vcc节点/接地节点）侧；第2双极型晶体管（Q1），其具有比所述第1双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第1双极型晶体管的发射极端子同电位，基极端子配置于所述第1双极型晶体管的集电极侧；第1电阻元件（R2），其一端配置于所述第1双极型晶体管的集电极侧，另一端配置于所述第1双极型晶体管的基极侧；第2电阻元件（R1），其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第1电阻元件的另一端；第3电阻元件（R3），其设置在所述第1双极型晶体管的基极端子与所述第1电位节点之间；放大器部（A1），其输入所述第1双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部（MP1、MP2），其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第1电阻元件与所述第2电阻元件的连接节点（电压V3的节点），并且供给到输出部。

在第1技术方案的电压产生电路中，通过使所述电流生成部为上述的构成，能够减小放大器部的偏移对与所述第1双极型晶体管和所述第2双极型晶体管的基极-发射极间电压的差电压相应的电流产生的影响，因此能够进一步减小放大器部的偏移对由电压生成部生成的输出电压产生的影响。

前述的专利文献1及非专利文献1的BGR电路为如下构成：通过对双极型晶体管的基极-发射极间电压VBE加上与绝对温度成比例（以下，也称为“PTAT”（Propotional To Absolute Temperature）。）的电压VPTAT来消除与温度成比例的系数（一次系数）。由此，若考虑VBE为0.6V左右，则输出电压为1.2V左右，不适于例如电源电压为1V以下那样的低电源电压驱动、低输出电压化。另一方面，第1技术方案的电压产生电路通过将流过所述第3电阻元件的与所述第1双极型晶体管的基极-发射极间电压VBE相应的电流和与所述差电压相应的电流（PTAT电流）相加来消除与温度成比例的系数，将相加后的电流转换成电压并输出，因此能够实现低电源电压驱动、低电压输出。另外，对于电流生成部的上述构成，将所述第3电阻元件设置在所述第1双极型晶体管的基极端子与所述第1电位节点之间，由此能够容易地生成与基极-发射极间电压的差电压相应的电流。

〔2〕（有R5的BGR核心电路（图2、图42、图43等））

在第1技术方案的电压产生电路中，所述电流生成部在所述第1双极型晶体管的发射极端子与所述第1电位节点之间具有电阻元件（R5）。

如此一来，能够通过所述电阻元件提高放大器部的公共输入电压。

〔3〕（有R7的BGR核心电路（图35、图36、图41、图42））

在第1或第2技术方案的电压产生电路中，从所述电压电流转换部向所述第1电阻元件与所述第2电阻元件的连接节点的电流供给经由电阻元件（R7）来进行。

如此一来，能够通过所述电阻元件降低放大器部的公共输入电压。

〔4〕（进行分压而输入到放大器（BGR核心电路10L）（图37））

第1～3的任一技术方案的电压产生电路中，向所述放大器部输入的2个电压是对所述第1双极型晶体管的集电极端子的电压进行分压后的电压和对所述第2双极型晶体管的集电极端子的电压进行分压后的电压。

如此一来，能够降低放大器部的公共输入电压，因此例如能够将放大器部取为PMOS差动输入的放大器，放大器的设计变得容易。

〔5〕（源极负反馈构成的电压电流转换部（图39））

第1～4的任一技术方案的电压产生电路中，所述电压电流转换部具有：第1MOS晶体管（MP1），其源极端子经由电阻元件（R16）连接于电位与所述第1电位节点不同的第2电位节点（接地节点/电源Vcc节点），漏极端子连接于所述第1电阻元件与所述第2电阻元件的连接节点；和第2MOS晶体管（MP2），其源极侧经由电阻元件（R17）连接于所述第2电位节点，漏极侧连接于所述输出部的输入侧，向所述第1MOS晶体管和所述第2MOS晶体管的栅极端子输入所述放大器部的输出电压。

如此一来，通过与所述第1MOS晶体管和所述第2MOS晶体管各自的源极侧连接的负反馈（degeneration）电阻，能够降低所述第1MOS晶体管的电流与所述第2MOS晶体管的电流的不匹配。

〔6〕（能够独立生成IPTAT电流的BGR核心电路（图28、图29、图31～图33））

本发明的代表性的另一实施方式涉及的电压产生电路（10D～10H）具有：电流生成部（MP1、MP2、MP5、R1、R2、Q1、Q2），其生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的第1电流；和输出部，其基于所述第1电流生成与PN结的顺向电压相应的第2电流，并且基于所述第1电流和所述第2电流生成电压并输出。所述电流生成部具有：第1双极型晶体管（Q2），其发射极端子配置于第1电位节点侧；第2双极型晶体管（Q1），其具有比所述第1双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第1双极型晶体管的发射极端子同电位，基极端子配置于所述第1双极型晶体管的集电极侧；第1电阻元件（R2），其一端配置于所述第1双极型晶体管的集电极侧，另一端配置于所述第1双极型晶体管的基极侧；第2电阻元件（R1），其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第1电阻元件的另一端；放大器部（A1），其输入所述第1双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部（MP1、MP2），其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第1电阻元件与所述第2电阻元件的连接节点（电位V3的节点），并且供给到输出部。

如此一来，与第1技术方案同样地，能够进一步减小放大器部的偏移对输出电压产生的影响，且能够实现低电源电压驱动、低电压输出。还具有以下的作用、效果。例如在第1技术方案的电压产生电路中，电流生成部生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的电流（第6技术方案中的所述第1电流）和与PN结的顺向电压相应的电流（第6技术方案中的所述第2电流），输出将2个电流相加得到的电流，而在第6技术方案的电流产生电路中，电流生成部输出所述第1电流。也就是说，根据第6技术方案的电流产生电路，能够单独输出与绝对温度成比例的电流（所述第1电流），因此能够容易地生成PTAT电压。

〔7〕（BGR核心电路10D的输出级构成（图28））

在第6技术方案的电压产生电路中，所述输出部具有：电压生成部（Q4），其一端连接于所述第1电位节点，且基于输入到另一端的电流来生成与PN结的顺向电压相应的电压；第3电阻元件（R9），其一端连接于所述第1电位节点；和第4电阻元件（R8），其设置在所述电压生成部的另一端侧与所述第3电阻元件的另一端侧之间，向所述第4电阻元件的连接节点分别供给所述第1电流。

如此一来，通过使基于顺向电压的电流和所述第1电流流入所述第3电阻元件来生成输出电压，因此低电源电压驱动、低电压输出变得容易。

〔8〕（BGR核心电路10等的输出级构成（图2等））

在第1～5的任一技术方案的电压产生电路中，所述输出部是一端连接于所述第1电位节点、且另一端被输入电流的第4电阻元件（R4）。

如此一来，能够容易地生成输出电压。

〔9〕（利用了NPN型双极型晶体管的BGR核心电路（图2等））

在第1～8的任一技术方案的电压产生电路中，所述第1双极型晶体管及所述第2双极型晶体管是NPN型的双极型晶体管。

〔10〕（利用了PNP型双极型晶体管的BGR核心电路（图40～图43））

第1～8的任一技术方案的电压产生电路中，所述第1双极型晶体管及所述第2双极型晶体管是PNP型的双极型晶体管。

〔11〕（BGR核心电路＋温度修正电路（图2等））

在第1～10的任一技术方案的电压产生电路中，还具有修正电路（20、20A、20B），该修正电路生成与由所述输出部生成的电压（V_BGR）和PN结的顺向电压之差相应的修正电流（I_COMP），并使所述修正电流反馈给所述电流生成部。

第1技术方案等的电压产生电路将流过所述第3电阻元件的与所述第1双极型晶体管的基极-发射极间电压VBE相应的电流和与所述差电压相应的电流（PTAT电流）相加来消除与温度成比例的系数，将相加得到的电流转换成输出电压，由此改善了输出电压的温度特性。然而，因为如前述那样基极-发射极间电压的温度依赖性是非线性的，所以输出电压具有非线性温度依赖性。因此，第11技术方案的电压产生电路根据电压生成部的输出电压和PN结的顺向电压之差来生成具有非线性温度特性的修正电流并反馈给所述电流生成部，由此改善了所述电流生成部的输出电流的非线性温度依赖性。由此，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差。另外，通过生成与具有温度依赖性的2个电压（输出电压和顺向电压）之差相应的电流，能够生成在想修正温度特性的温度范围内变化的修正电流。如此一来，与使用以绝对温度0K为基点的PTAT电流、PTAT2电流（与绝对温度的2次方成比例的电流）来修正温度特性的情况相比，修正变得容易。

〔12〕（修正电路的具体构成（图2、图21、图23、图25））

在第11技术方案的电压产生电路中，所述修正电路具有：第3双极型晶体管（Q3），其发射极端子经由第5电阻元件（R6）连接于所述第1电位节点，基极端子连接于所述电压生成部的输出侧；和电流镜部（MP3、MP4），其输出与流过所述第3双极型晶体管的集电极端子的电流相应的电流。

如此一来，能够容易地生成所述修正电流。

〔13〕（修正电流的反馈目标为R3（图19、图21））

在第11或12技术方案的电压产生电路中，所述修正电流被反馈给所述第3电阻元件。

如此一来，所述修正电流向所述电流生成部的反馈变得容易。

〔14〕（修正电流的反馈目标为R5（图2、图27））

在第11或12技术方案的电压产生电路中，所述第1双极型晶体管的发射极端子经由电阻元件（R5）连接于所述第1电位节点，所述修正电流被反馈给所述第1双极型晶体管的发射极端子。

如此一来，所述修正电流向所述电流生成部的反馈变得容易，并且能够通过所述电阻元件提高放大器部的公共输入电压。

〔15〕（修正电流的反馈目标为电位VB侧（图23））

在第11或12技术方案的电压产生电路中，所述修正电流被反馈给所述第2电阻元件的一端。

如此一来，所述修正电流向所述电流生成部的反馈变得容易。

〔16〕（修正电流的反馈目标为电阻R4（图25））

在第8技术方案的电压产生电路中，还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述第4电阻元件（R4）。

如此一来，所述修正电流向所述电压生成部的反馈变得容易。

〔17〕（电压跟随器A2的添加（图2等））

在第12技术方案的电压产生电路中，所述修正电路还具有缓冲器电路（A2），该缓冲器电路输入所述电压生成部的输出电压，进行缓冲并输出到所述第3双极型晶体管的基极端子。

如此一来，能够防止由所述第3双极型晶体管的基极电流对所述电压生成部的输出电压产生的影响。

〔18〕（电流镜部的其他实施例（图23））

在第12或17技术方案的电压产生电路中，所述电流镜部是低电压型的电流镜电路（MP3、MP4、MN3、MN4）。

如此一来，有助于所述修正电路的低电源电压化。

〔19〕（BGR核心电路（也包含1.2V输出）＋非线性修正电路）（图44、图46、图47、图48、图2等）

本发明的代表性的另一实施方式涉及的电压产生电路（1～9、11）具有：电压生成部（10、10A～10Q、71、75），其生成将以不同的电流密度进行动作的2个双极型晶体管（Q1、Q2）的基极-发射极间电压的差电压和PN结的顺向电压以预定的比例相加得到的电压并输出；和修正电路（20，20A，20B），其生成与由所述电压生成部生成的电压和PN结的顺向电压之差相应的修正电流（I_COMP），使所述修正电流反馈给所述电压生成部。

如此一来，与第11技术方案同样地，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差，且与使用以绝对温度0K为基点的PTAT电流、PTAT2电流（与绝对温度的2次方成比例的电流）来修正温度特性的情况相比，修正变得容易。

〔20〕（与1.2V输出对应的非线性修正电路（图44、图46））

在第19技术方案的电压产生电路中，所述修正电路具有：连接成二极管的第1双极型晶体管（Q5），其发射极端子经由第1电阻元件（R6、R62）连接于第1电位节点（接地节点）；第2双极型晶体管（Q7），其发射极端子连接于所述第1双极型晶体管的集电极侧，连接成二极管的集电极端子和基极端子连接于所述电压生成部的输出侧；和电流输出部（Q6、Q8、MP1、MP2），其输出与流过所述第1电阻元件的电流相应的电流。

如此一来，通过将所述第1双极型晶体管和所述第2双极型晶体管2级串叠，即使在例如所述电压生成部的输出电压为1.2V左右的情况下所述修正电流的生成也变得容易。

〔21〕（与1.2V输出对应的非线性修正电路（图47））

在第19技术方案的电压产生电路中，所述修正电路具有：连接成二极管的第1双极型晶体管（Q9），其发射极端子经由第1电阻元件（R6）连接于第1电位节点；第2双极型晶体管（Q10），其发射极端子连接于所述第1双极型晶体管的集电极侧，基极端子连接于所述电压生成部的输出侧；和电流镜电路（MP11、MP12），其输出与流过所述第2双极型晶体管的集电极侧的电流相应的电流。

如此一来，通过将所述第1双极型晶体管和所述第2双极型晶体管2级串叠，即使在例如所述电压生成部的输出电压为1.2V左右的情况下所述修正电流的生成也变得容易。

〔22〕（1.2V输出的BGR核心电路71（图44、图46、图47））

在第19至21的任一技术方案的电压产生电路中，所述电压生成部具有：第3双极型晶体管（Q2），其集电极端子经由第2电阻元件（R22）连接于所述第1电位节点；第4双极型晶体管（Q1），其具有比所述第3双极型晶体管的发射极面积大的发射极面积，集电极端子经由第3电阻元件（R21）连接于第1电位节点；第4电阻元件（R20），其设置在所述第3双极型晶体管的发射极端子与所述第4双极型晶体管的发射极端子之间；和第5电阻元件（R23），其设置在所述第2双极型晶体管的发射极端子与第2电位节点之间，所述修正电流被反馈给所述第5电阻元件。

如此一来，即使对输出1.2V左右的BGR电路，也能够容易地实现非线性温度特性的修正。

〔23〕（BGR核心电路＋温度修正电路（MOSTr）（图27））

第1至10的任一技术方案的电压产生电路（6）中，还具有修正电路（20C），该修正电路生成与由所述输出部（10）生成的电压和在亚阈值区域进行动作的MOS晶体管（MN5、MN6）的栅极-源极间电压之差相应的修正电流（I_COMP），并使所述修正电流反馈给所述电流生成部。

MOS晶体管的亚阈值区域的特性成为接近双极型晶体管的I_C－V_BE特性的特性，因此根据第23技术方案的电压产生电路，生成与具有温度依赖性的2个电压（输出电压和V_GS电压）之差相应的电流，由此能够生成在想修正温度特性的温度范围内变化的修正电流。由此，与第11技术方案1等同样地，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差，且与使用以绝对温度0K为基点的PTAT电流、PTAT²电流（与绝对温度的2次方成比例的电流）来修正温度特性的情况相比，修正变得容易。另外，因为在所述修正电路中不使用双极型晶体管，所以能够以CMOS工艺来实现修正电路。

〔24〕（温度修正电路（MOSTr）的具体构成）

在第23技术方案的电压产生电路中，所述修正电路具有：第1MOS晶体管（MN6），其栅极端子配置于所述输出部的输出侧；第4电阻元件（R6），其一端连接于所述第1电位节点；1或多个第2MOS晶体管（MN5），其设置在所述第1MOS晶体管的源极端子与所述第4电阻元件的另一端之间，且栅极端子和漏极端子同电位；和电流镜部（MP3、MP4），其输出与流过所述第1MOS晶体管的漏极侧的电流相应的电流。

如此一来，通过调整例如所述第2NMOS晶体管的级数，能够使MOS晶体管在亚阈值区域进行动作，所述修正电流的生成变得容易。

2.实施方式的详细说明

对实施方式进一步详细说明。

《实施方式1》

图1是表示本实施方式涉及的基准电压产生电路的一例的框图。

该图1所示的基准电压生成电路1具有：生成基准电压V_BGR并输出的电压生成电路（以下，也称为BGR核心电路。）10、和根据基准电压V_BGR生成用于修正基准电压V_BGR的温度特性的修正电流并反馈给BGR核心电路的非线性修正电路（以下，也简称为修正电路。）20。

图2是表示基准电压产生电路1的具体电路构成的一例的电路图。该图2所示的基准电压产生电路1并没有特别限制，通过公知的CMOS集成电路的制造技术而形成于1个单晶硅那样的半导体衬底上。

该图2所示的BGR核心电路10通过电流生成部101生成将与发射极面积不同的2个双极型晶体管Q1、Q2的基极-发射极间电压的差电压（ΔVBE）相应的电流和与双极型晶体管Q2的基极-发射极间电压VBE2相应的电流相加而得到的电流，并通过电压输出部102将所生成的电流转换成电压V_BGR并输出。

电流生成部101例如由NPN型的双极型晶体管Q1、Q2、电阻R1、R2、R3及R5、差动放大器A1、P沟道型的MOS晶体管MP1、MP2构成，电压输出部102例如由电阻R4构成。各个元件的连接关系如下。

双极型晶体管Q1、Q2的发射极端子连接在一起。双极型晶体管Q1的发射极面积是双极型晶体管Q2的n（n为2以上的整数）倍大。即设定成，在使相同电流流过双极型晶体管Q1和Q2时，双极型晶体管Q2的发射极电流密度成为晶体管Q1的发射极电流密度的n倍。电阻R1的一端连接于双极型晶体管Q2的基极端子，另一端连接于双极型晶体管Q1的集电极端子。电阻R2的一端连接于电阻R1的一端，另一端连接于双极型晶体管Q2的集电极端子。电阻R5设置在双极型晶体管Q1、Q2的连接在一起的发射极端子与接地节点之间。电阻R3设置在双极型晶体管Q2的基极端子与接地节点之间。差动放大器A1分别输入双极型晶体管Q1、Q2的集电极侧的电位。MOS晶体管MP1、MP2的栅极端子均输入差动放大器A1的输出电压，源极端子均连接于电源节点Vcc。MOS晶体管MP1的漏极端子连接于上述电阻R1与R2的连接节点，由此形成反馈环路。另外，MOS晶体管MP2的漏极端子连接于电阻R4，由此电流I被供给到电阻R4。对BGR核心电路10的详细动作原理，将在后面叙述。

图2所示的修正电路20具有：输入BGR核心电路10的输出电压V_BGR、构成电压跟随器的放大器A2；基极端子与放大器A2的输出端子连接的双极型晶体管Q3；设置在双极型晶体管Q3的发射极端子与接地节点之间的电阻R6；和构成根据流向双极型晶体管Q3的集电极侧的电流来输出修正电流I_COMP的电流镜电路的P沟道型的MOS晶体管MP3、MP4。虽然没有特别限制，但修正电流I_COMP被反馈给电阻R5。通过如此设置反馈方式，修正电路所使用的放大器和/或电流镜这样的要素电路不需要高精度，不用添加大面积和/或电流就能够实现精度的提高。此外，放大器A2是为了供给双极型晶体管Q3的基极电流而设置的，在能够忽略由从MOS晶体管MP2直接供给基极电流对输出电压V_BGR产生的影响的情况下也可以省略。关于修正电路20的详细动作原理，将在后面叙述。

以下对基准电压产生电路1的动作原理，分成BGR核心电路10和修正电路20来详细说明。

（1）BGR核心电路10

为了容易理解BGR核心电路10，使用仅示出了BGR核心电路10的图3来详细说明。

图3是表示基准电压产生电路1中的BGR核心电路10的一例的电路图。在该图3中，作为一例而示出了将放大器的偏移作为输入偏移电压V_OS插入放大器A1的正侧输入来等效表现的情况。

在该图3中，将流过电阻R1的电流设为I₁，将流过电阻R2的电流设为I₂，将流过MP1、MP2的电流设为I，将电阻R1与电阻R2的连接点的电压设为V3，假设R₁＝R₂＝R₁₂。另外，在之后的说明中，以电流镜电路等的镜像比为1：1来进行说明，但没有特别限定，也可以改变镜像比。

此外，在之后的说明中为了容易理解而忽略双极型晶体管的基极电流来进行计算，而在实际设计的模拟等中进行包含基极电流的计算。

若将双极型晶体管的饱和电流密度设为Js、将单位面积设为A、将热电压设为VT＝kT/q、将k设为波尔兹曼常数、将T设为绝对温度、将q设为元电荷，则关于Q1的基极-发射极间电压VBE1和Q2的基极-发射极间电压VBE2，（式1）成立。

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_1}{{\mathrm{nJ}}_{s}A}\right),V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_2}{J_{s}A}\right)...$ (式1)

如果放大器A1的反馈正常动作，则（式2）成立。

R₁₂I₂+V_BE1＝V_BE2...(式2)

将（式1）代入（式2），则（式3）成立。

$I_2=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_{12}}=\frac{V_T\ln \left(\frac{I_2}{J_{s}A}\right)-V_T\ln \left(\frac{I_1}{n{J}_{s}A}\right)}{R_{12}}=\frac{V_T\ln \left(\frac{I_2}{I_1}n\right)}{R_{12}}...$ (式3)

另外，根据从电位V3的节点到放大器A1的输入为止的基尔霍夫电压定律，（式4）成立，进行整理则作为电流I₁与I₂的关系（式5）成立。从（式3）和（式5）消去电流I₂，则能够近似于（式6）那样。但是，假设V_OS/I₁·R₁₂<<1。

V₃-R₁₂I₁+V_OS＝V₃-R₁₂I₂...(式4)

$I_2=I_1-\frac{V_{\mathrm{OS}}}{R_{12}}...$ (式5)

$I_1-\frac{V_{\mathrm{OS}}}{R_{12}}=\frac{V_T\ln \left(\frac{I_2}{I_1}n\right)}{R_{12}}=\frac{V_T\ln \left(\frac{I_1-V_{\mathrm{OS}}/R_{12}}{I_1}n\right)}{R_{12}}=\frac{V_T\ln \left\{(1-V_{\mathrm{OS}}/I_1{R}_{12})n\right\}}{R_{12}}~\frac{V_T}{R_{12}}\{\ln \left(n\right)-\frac{V_{\mathrm{OS}}}{I_1{R}_{12}}\}...$ (式6)

在此，求解关于（式6）的I₁的2次方程式，I₁为（式7A）。其中，D为（式7B）。

$I_1=\frac{\sqrt{D}+V_T\ln \left(n\right)+V_{\mathrm{OS}}}{2R_{12}}...$ (式7A)

D＝(V_Tln(n))²+{2ln(n)-4}V_OSV_T+V_OS ²...(式7B)

因此，输出电压V_BGR能够由（式8）来表示。另外，从该式可以明确，通过设为电阻比R4<R3，输出电压V_BGR能够成为低输出电压化（约1.0V以下）。

$V_{\mathrm{BGR}}=R_{4}I=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+I_1+I_2)=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+{2I}_1-\frac{V_{\mathrm{OS}}}{R_{12}})$

$=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+2I_1-\frac{V_{\mathrm{OS}}}{R_{12}})=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+2\frac{\sqrt{D}+V_T\ln \left(n\right)+V_{\mathrm{OS}}}{2R_{12}}-\frac{V_{\mathrm{OS}}}{R_{12}})...$ (式8)

基于（式8）求出输出电压V_BGR的表示基于V_OS＝0的误差的ΔV_BGR，则成为（式9）。

$\mathrm{\&Delta;}{V}_{\mathrm{BGR}}=R_4\{\frac{\mathrm{\&Delta;}{V}_{\mathrm{BE}2}}{R_3}+R_1(2\mathrm{\&Delta;}{I}_1-\frac{V_{\mathrm{OS}}}{R})\}$

$=R_4\{\frac{V_T}{R_3}\ln \left(\frac{I_2}{I_2(V_{\mathrm{OS}}=0)}\right)+(2\frac{\sqrt{D}-V_T\ln \left(n\right)+V_{\mathrm{OS}}}{2R_{12}}-\frac{V_{\mathrm{OS}}}{R_{12}})\}$

$=R_4\{\frac{V_T}{R_3}\ln \left(\frac{I_2}{I_2(V_{\mathrm{OS}}=0)}\right)+\left(2\frac{\sqrt{D}-V_T\ln \left(n\right)}{R_{12}}\right)\}...$ (式9)

在（式9）中，例如设为R₃＝315kΩ、R₄＝160kΩ、R₁₂＝66kΩ、n＝8、VT＝26mV（温度为27℃时），则V_OS＝10mV时ΔV_BGR约为2.54mV。

在此，为了将本实施方式涉及的BGR核心电路10的作用、效果与以往的BGR电路进行比较，使用图4及图5对以往的BGR电路的动作原理进行说明。

图4是表示基于上述非专利文献1研究的分析用的BGR核心电路的一例的电路图。

在该图4中，作为一例而示出了将偏移电压V_OS插入放大器A的正侧输入的情况。在该图4中，将双极型晶体管Q1、Q2的发射极面积比设为1：n，将电流设为I₁、I₂，将双极型晶体管的饱和电流密度设为Js，将单位面积设为A，假设R₁＝R₂＝R₁₂。

该图中，关于Q1的基极-发射极间电压VBE1和Q2的基极-发射极间电压VBE2，（式10）成立。

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_1}{J_{s}A}\right),V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_2}{{\mathrm{nJ}}_{s}A}\right)...$ (式10)

如果放大器的反馈正常动作，则（式11）成立。

V_BE1+V_OS＝V_BE2+R₀I₂...(式11)

若将（式10）代入（式11），则（式12A）即（式12B）成立。

$V_T\ln \left(\frac{I_1}{J_{s}A}\right)+V_{\mathrm{OS}}=V_T\ln \left(\frac{I_2}{n{J}_{s}A}\right)+R_0{I}_2...$ (式12A)

$I_2=\frac{V_T\ln \left(\frac{I_1}{I_2}n\right)+V_{\mathrm{OS}}}{R_0}...$ (式12B)

另外，根据从电源V_BGR到放大器A的输入为止的基尔霍夫电压定律（式13）成立，根据电流I₁与I₂的关系（式14）成立，因此能够近似成（式15）那样。其中，假设V_OS/I₁·R₁₂<<1。

V_BGR-R₁₂I₁+V_OS＝V_BGR-R₁₂I₂...(式13)

$I_1=I_2+\frac{V_{\mathrm{OS}}}{R_{12}}...$ (式14)

$I_2=\frac{V_T\ln \left(\frac{I_2+\frac{V_{\mathrm{OS}}}{R_{12}}}{I_2}n\right)+V_{\mathrm{OS}}}{R_0}~\frac{V_T\{\ln \left(n\right)+\frac{V_{\mathrm{OS}}}{I_2{R}_{12}}\}+V_{\mathrm{OS}}}{R_0}...$ (式15)

在此，因为（式15）能够变形成简单的2次方程式，所以若对I₂求解2次方程式，则I₂成为（式16A）。其中，D为（式16B）。

$I_2=\frac{\sqrt{D}+V_T\ln \left(n\right)R_{12}+V_{\mathrm{OS}}{R}_{12}}{2R_0{R}_{12}}...$ (式16A)，

D＝(V_Tln(n)R₁₂)²+(4R₁₂R₀+2ln(n)R₁₂ ²)V_OSV_T+R₁₂ ²V_OS ²...(式16B)

因此，输出电压V_BGR能够由（式17）来表示。

$V_{\mathrm{BGR}}=V_{\mathrm{BE}1}+R_{12}{I}_1=V_{\mathrm{BE}1}+R_{12}{I}_1=V_{\mathrm{BE}1}+R_{12}(\frac{\sqrt{D}+V_T\ln \left(n\right)R_{12}+V_{\mathrm{OS}}{R}_{12}}{2R_0{R}_{12}}+\frac{V_{\mathrm{OS}}}{R_{12}})...$ (式17)

如（式17）所示，输出电压V_BGR通过对VBE加上第2部分以后而消除了与温度成比例的一次系数。因此，非专利文献1所记载的BGR电路的输出电压V_BGR约为1.2V，可理解不适于例如电源电压为1V以下的低电源电压动作及低输出电压化。另外，在（式8）和（式17）中，对表示与双极型晶体管Q1、Q2的基极-发射极间电压VBE的差电压相应的电流I₁（I₂）的第2部分进行比较，在图4的BGR核心电路中，是偏移电压V_OS被加上的方向，与此相对，在本实施方式涉及的BGR核心电路10中变为偏移电压V_OS被减去的方向。即，可理解本实施方式涉及的BGR核心电路10的偏移电压V_OS对输出电压V_BGR的影响小。具体而言，求出图4的BGR核心电路的输出电压V_BGR的表示来自V_OS＝0的误差的ΔV_BGR，则成为（式18）。

$\mathrm{\&Delta;}{V}_{\mathrm{BGR}}\&equiv;\mathrm{\&Delta;}{V}_{\mathrm{BE}1}+R_{12}\mathrm{\&Delta;}{I}_1=V_T\ln \left(\frac{I_1}{I_1(V_{\mathrm{OS}}=0)}\right)+R_{12}(\frac{\sqrt{D}-V_T\ln \left(n\right)R_{12}+V_{\mathrm{OS}}{R}_{12}}{2R_0{R}_{12}}+\frac{V_{\mathrm{OS}}}{R_{12}})...$ (式18)

在（式18）中，例如设为R₁₂＝827.45kΩ、R0＝100kΩ、n＝8、VT＝26mV（温度为27℃时），则V_OS＝10mV时ΔV_BGR约为91.8mV。由此也可理解，由偏移电压V_OS导致的输出电压V_BGR的误差比本实施方式涉及的BGR核心电路10中的所述误差大。

图5是作为另一以往例基于上述专利文献1研究的分析用的BGR核心电路的一例。

该图5中，作为一例示出了将偏移电压V_OS插入到放大器A的正侧输入的情况。将流过双极型晶体管Q1的集电极侧的电流设为I₁、将流过双极型晶体管Q2的集电极侧的电流设为I₂、将双极型晶体管的饱和电流密度设为Js、将单位面积设为A、假设R2＝R3＝R，则关于Q1的基极-发射极间电压VBE1和Q2的基极-发射极间电压VBE2，（式19）成立。

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_1}{{\mathrm{nJ}}_{s}A}\right),V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_2}{J_{s}A}\right)...$ (式19)

如果放大器的反馈正常动作，则（式20）成立。

R₀I₁+V_BE1＝V_BE2...(式20)

另外，根据从电源Vcc到放大器A的输入为止的基尔霍夫电压定律，（式21）成立，根据电流I₁与I₂的关系，（式22）成立，因此能够如（式23）所示来近似。其中，假设V_OS/I₁·R<<1。

V_CC-RI₁＝V_CC-RI₂+V_OS...(式21)

$I_2=I_1+\frac{V_{\mathrm{OS}}}{R}...$ (式22)

$I_1=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_0}=\frac{V_T\ln \left(\frac{I_2}{I_1}n\right)}{R_0}=\frac{V_T\ln \left(\frac{I_1+V_{\mathrm{OS}}/R}{I_1}n\right)}{R_0}~\frac{V_T}{R_0}\{\ln \left(n\right)+\frac{V_{\mathrm{OS}}}{I_{1}R}\}...$ (式23)

在此，同样地对于I₁求解2次方程式，则I₁成为（式24A）。其中，D为（式24B）。

$I_1=\frac{\sqrt{D}+V_T\ln \left(n\right)R}{2R_{0}R}...$ (式24A）

D＝（V_Tln(n)R)²+4RR₀V_OSV_T...(式24B)

因此，输出电压V_BGR能够由（式25）来表示。

$V_{\mathrm{BGR}}=V_{\mathrm{BE}2}+R_1(I_1+I_2)=V_{\mathrm{BE}2}+R_1(2I_1+\frac{V_{\mathrm{OS}}}{R})$

$=V_{\mathrm{BE}2}+R_1(2\frac{\sqrt{D}+V_T\ln \left(n\right)R}{2R_{0}R}+\frac{V_{\mathrm{OS}}}{R})...$ (式25)

如（式25）所示，输出电压V_BGR通过对VBE加上第2部分以后而消除了与温度成比例的一次系数。因此，与图4的BGR电路同样，专利文献1所记载的BGR电路的输出电压V_BGR约为1.2V，可以明确不适于例如电源电压为1V以下的低电源电压动作及低输出电压化。

在此，求出输出电压V_BGR的表示基于V_OS＝0的误差的ΔV_BGR，则成为（式26）。

$\mathrm{\&Delta;}{V}_{\mathrm{BGR}}\&equiv;\mathrm{\&Delta;}{V}_{\mathrm{BE}2}+R_1(2\mathrm{\&Delta;}{I}_1+\frac{V_{\mathrm{OS}}}{R})=V_T\ln \left(\frac{I_2}{I_2(V_{\mathrm{OS}}=0)}\right)+\left(\frac{\sqrt{D}-V_T\ln \left(n\right)R}{2R_{0}R}\right)...$ (式26)

在（式26）中，若设为例如R＝540kΩ、R₀＝38kΩ、n＝8、VT＝26mV（温度为27℃时），则V_OS＝10mV时ΔV_BGR＝7.01mV，输出电压V_BGR的误差与图4的BGR核心电路相比变为1/10以下。

图6是定量地表示各BGR核心电路的输出电压V_BGR的输入偏移电压依赖性的说明图。

该图6中的各BGR核心电路的特性线表示使（式9）、（式18）以及（式26）中的偏移电压V_OS变化时各自的ΔV_BGR的特性。此外，对（式9）、（式18）以及（式26）中的电阻值等常数，适用前述的各个BGR核心电路的说明中所示的数值例。

如该图6所示，可理解本实施方式涉及的BGR核心电路10与图4的电路拓扑相比输入偏移电压依赖性低。

图7是图6的放大图。该图7中示出了BGR核心电路10和基于专利文献1的BGR核心电路（图5）的特性线。

如图7所示，可理解本实施方式涉及的BGR核心电路10与图5的电路拓扑相比输入偏移电压依赖性也低。从（式9）可以明确，通过对电阻值、双极型晶体管的发射极面积比n选择适当的值，与图5的BGR核心电路相比能够抑制输出电压V_BGR的偏差。

图8是上述3个BGR核心电路的模拟结果。模拟中的元件条件为CMOS工艺的栅极长90nm，MOS晶体管、电阻及容量是Typ模型。该图8中，示出了在结温Tj为25℃时使电源电压Vcc从0V变化到5.5V时的输出电压V_BGR。

如该图8所示，由于图4的BGR核心电路和图5的BGR核心电路的输出电压V_BGR约为1.2V，因此电源电压Vcc能够从约2.0V起进行动作。这从如（式17）及（式25）所示成为输出电压V_BGR通过对VBE加上PTAT电压而消除了与温度成比例的一次系数的构成也可容易地理解。

另一方面，本实施方式涉及的BGR核心电路10，如该图8所示，可理解输出电压V_BGR变为1.0V、电源电压Vcc能够从约1.0V起进行动作。这从（式8）也可容易地理解。也就是说，本实施方式涉及的BGR核心电路10为如下构成：通过将流过电阻R3的与双极型晶体管Q2的VBE相应的电流与绝对温度成比例的PTAT电流相加而消除了与温度成比例的系数、将相加得到的电流通过电阻R4转换成电压并输出，因此只要调整电阻R3与电阻R4之比就能够实现低电压输出。

如以上所示，根据本实施方式涉及的BGR核心电路10，能够降低放大器A1的偏移对输出电压V_BGR的影响。另外，因为能够通过调整电阻R3与电阻R4之比来生成更低的输出电压V_BGR，所以能够以更低的电源电压Vcc进行动作。进而，如图2及图3所示，通过在双极型晶体管Q1、Q2的发射极端子与接地节点之间插入电阻R5，能够使放大器A1的公共输入电压大幅偏移，设计变得容易。

（2）修正电路20

对由修正电路20进行的温度修正的原理进行说明。

首先对双极型晶体管的基极-发射极间电压VBE的温度依赖性进行说明。如前述的非专利文献2所示，在将集电极电流IC的温度依赖性取为（式27）时，基极-发射极间电压的温度依赖性表示为（式28）。

I_C∝T^m...(式27）

$V_{\mathrm{BE}}\left(T\right)=V_{G0}(1-\frac{T}{T_R})+\frac{T}{T_R}{V}_{\mathrm{BE}}\left(T_R\right)-(\mathrm{\&eta;}-m)\frac{\mathrm{kT}}{q}\ln \left(\frac{T}{T_R}\right)...$ (式28)

在此T_R为参照温度。另外，η为依赖于双极型晶体管的器件构造的常数，值约为3.6～4.0。V_G0为带隙电压的向绝对温度0K外插值。如前所述，m在集电极电流I_C与绝对温度成比例的情况下成为“1”。若将（式28）进行变形，则成为（式29）。

$V_{\mathrm{BE}}\left(T\right)=\{V_{G0}+(\mathrm{\&eta;}-m)\frac{{\mathrm{kT}}_R}{q}\}-\frac{V_{G0}+(\mathrm{\&eta;}-m)\frac{{\mathrm{kT}}_R}{q}-V_{\mathrm{BE}}\left(T_R\right)}{T_R}T+(\mathrm{\&eta;}-m)\frac{k}{q}\{T-T_R-T\ln \left(\frac{T}{T_R}\right)\}$

(式29)

在（式29）中，第1部分是不依赖温度的常数，第2部分是与绝对温度成比例的部分。另外，第3部分是不与绝对温度成比例而呈现非线性依赖性的部分。也就是说，基极-发射极间电压VBE相对于温度呈现非线性依赖性。

图9是关于基极-发射极间电压VBE对温度的非线性依赖性的说明图。

如该图9所示，（式29）的第3部分的特性为非线性的特性。此外，附图标记300的直线是为了比较而示出的，是与温度成比例的特性的一例。

当将根据电阻比而确定的常数设为K、L时，上述（1）BGR核心电路10中所示的BGR电路的一般式（例如（式8）、（式17）、（式25））能够表示为（式30A）或（式30B）。在此，ΔV_BE是2个双极型晶体管Q1、Q2的基极-发射极间电压VBE的差电压。

$V_{\mathrm{BGR}}=V_{\mathrm{BE}}+\mathrm{K\&Delta;}{V}_{\mathrm{BE}}=V_{\mathrm{BE}}+K^{\&prime;}{V}_T=V_{\mathrm{BE}}+K^{\&prime;}\frac{\mathrm{kT}}{q}...$ (式30A)

$V_{\mathrm{BGR}}={\mathrm{LV}}_{\mathrm{BE}}+\mathrm{K\&Delta;}{V}_{\mathrm{BE}}={\mathrm{LV}}_{\mathrm{BE}}+K^{\&prime;}{V}_T={\mathrm{LV}}_{\mathrm{BE}}+K^{\&prime;}\frac{\mathrm{kT}}{q}<1.2V...$ (式30B)

从（式30A）及（式30B）也可知：因为第1部分的基极-发射极间电压VBE的温度依赖性具有非线性，所以仅通过与绝对温度成比例的第2部分，理论上不可能修正非线性温度依赖。因此，在本实施方式涉及的基准电压电路1中，通过以下的方法进行输出电压V_BGR的非线性温度依赖的修正。

在图2中，将电阻R5与双极型晶体管Q1、Q2的发射极端子的连接点的电位设为V2，将修正电流设为I_COMP。另外，为了容易理解，假设R₁＝R₂＝R₁₂、I₁＝I₂＝I_PTAT。此时，I_PTAT能够通过V_BE2＝V_BE1＋R₁₂·I_PTAT而由（式31）来表示。

$I_{\mathrm{PTAT}}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_{12}}=\frac{\mathrm{\&Delta;}{V}_{\mathrm{BE}}}{R_{12}}=V_T\frac{\ln \left(n\right)}{R_{12}}\&Proportional;T...$ (式31)

接着电流I根据基尔霍夫电流定律而成为（式32），因为流过电阻R3的电流I_R3表示为（式33），所以电流I成为（式34）。

I=2I_PTAT+I_R3...(式32)

$I_{R3}=\frac{V_{\mathrm{BE}2}+V_2}{R_3}=\frac{V_{\mathrm{BE}2}+(2_{\mathrm{PTAT}}+I_{\mathrm{COMP}})R_5}{R_3}...$ (式33)

$I={2I}_{\mathrm{PTAT}}+\frac{V_{\mathrm{BE}2}+(2_{\mathrm{PTAT}}+I_{\mathrm{COMP}})R_5}{R_3}...$ (式34)

因此，输出电压V_BGR成为（式35）。

$V_{\mathrm{BGR}}=R_{4}I=R_4\{{2I}_{\mathrm{PTAT}}+\frac{V_{\mathrm{BE}2}+({2I}_{\mathrm{PTAT}}+I_{\mathrm{COMP}})R_5}{R_3}\}$

$=R_4\{{2I}_{\mathrm{PTAT}}+\frac{V_{\mathrm{BE}2}+({2I}_{\mathrm{PTAT}}+I_{\mathrm{COMP}})R_5}{R_3}\}$

$=R_4\{\frac{V_{\mathrm{BE}2}}{R_3}+(2+\frac{{2R}_5}{R_3})I_{\mathrm{PTAT}}+\frac{I_{\mathrm{COMP}}{R}_5}{R_3}\}...$ (式35)

通过调整电阻R3和电阻R4能够使输出电压V_BGR低电压化，与前述的图3的BGR核心电路10是同样的。

另外，如果将MP3和MP4的镜像比设为1：1，则修正电流I_COMP能够由（式36）来表示。

$I_{\mathrm{COMP}}=\frac{V_{\mathrm{BGR}}-V_{\mathrm{BE}3}}{R_6}...$ (式36)

如（式36）所示，修正电流I_COMP基于输出电压V_BGR和双极型晶体管Q3的基极-发射极间电压VBE3的差电压而生成。在低温侧，因为V_BGR≤V_BE3所以不流动修正电流I_COMP，在高温侧，因为变为V_BGR＝V_BE3的温度所以修正电流I_COMP被加上。由此，修正电流I_COMP表示为（式37）。

$I_{\mathrm{COMP}}=\left\{\begin{array}{c}0(V_{\mathrm{BGR}}\&le;V_{\mathrm{BE}3})\\ \frac{V_{\mathrm{BGR}}-V_{\mathrm{BE}3}}{R_6}(V_{\mathrm{BGR}}\&GreaterEqual;V_{\mathrm{BE}3})...\end{array}\right.$ (式37)

因此，在基准电压产生电路1中，对（式35）的第1部分基极·发射极端子VBE的非线性，通过第2部分的IPTAT进行线性修正，并且通过第3部分的修正电流I_COMP进行非线性修正。另外，通过根据与有温度依赖性的2个电压（输出电压V_BGR和基极-发射极间电压V_BE3）之差来生成修正电流I_COMP，能够构成为从为V_BGR＝V_BE3的温度起加上修正电流I_COMP。另外，修正电流I_COMP的斜率能够通过电阻R6的值来控制。由此，只要在想修正温度特性的所希望的温度范围内调整V_BGR的特性而变为V_BGR＝V_BE3，就能够修正非线性温度特性。

此外，上述的计算是近似计算，实际上因为在BGR核心电路10和修正电路20之间形成环路而施加有反馈，所以电阻、修正电流I_COMP等值会由于上述计算而产生些许偏离。正确的值可通过模拟来求出。另外，在该例中设想电源电压Vcc为1.0V左右、将输出电压V_BGR设定为约0.63V的情况，因此将修正电路20的双极型晶体管Q3设为单级构成，但如后所述，在输出电压为1.2V左右的情况下，优选将修正电路20的双极型晶体管Q3取为两级构成。

图10是表示基于基准电压电路1的非线性温度特性的修正方法的原理的说明图。

该图10中，VBGR_PTAT示出了对忽略修正电流I_COMP时的基极-发射极间电压VBE仅进行了基于与绝对温度成比例的电压VPTAT的修正的情况下的波形的一例。另外，电压VBGR_PTAT为碗型的形状，示出了调整电阻值等电路常数而使得在低温侧达到温度系数变为零的温度的情况。进而，Vth是与（式35）的第3部分对应的电压的波形的一例。如该图10所示，在基准电压电路1中，通过从变为V_BGR＝V_BE3的温度T1起加上在高温侧增大的电压Vth，能够实现输出电压V_BGR的温度依赖性的降低。

在此，为了将本实施方式涉及的非线性修正电路20的作用、效果与以往的BGR电路进行比较，对以往的温度修正方法进行说明。

图11是表示对基于专利文献1研究的BGR电路进行的非线性特性的修正的原理的说明图。

该图11中，将电阻R1分成2个电阻R11和电阻R12，将它们之间的节点的电位设为V2，将R11、R12各自的电流设为I_R11、I_R12。

没有加上修正电流I_COMP时的输出电压V_BGR由（式38）来表示。

$V_{\mathrm{BGR}}=V_{\mathrm{BE}1}+2\frac{\mathrm{\&Delta;}{V}_{\mathrm{BE}}}{R_0}(R_{11}+R_{12})...$ (式38)

在该电路中，为了进行非线性特性的修正，将不与绝对温度成比例的修正电流I_COMP供给到电位V2的节点。在此，作为修正电流I_COMP，假设为与绝对温度的2次方成比例的电流I_PTAT ²。该情况下，根据戴维南定理，（式39）成立，因此如该图11所示，电位V1的节点与接地节点之间的电路能够改成电阻Rth与电压源Vth的串联连接。

R_th=R₁₁+R₁₂，V_th＝R₁₂I_PTAT ²...(式39)

也就是说，戴维南等效电压VTH成为在高温侧增大的特性（非线性特性）。因此，加上修正电流I_COMP（I_PTAT ²）时的输出电压V_BGR成为（式40）。

$V_{\mathrm{BGR}}=V_{\mathrm{BE}1}+2\frac{\mathrm{\&Delta;}{V}_{\mathrm{BE}}}{R_0}(R_{11}+R_{12})+I_{\mathrm{comp}}{R}_{12}...$ (式40)

如（式40）所示，可理解若加上基于与绝对温度的2次方成比例的电流I_PTAT ²的非线性修正的部分（第3部分），则V_BGR的温度特性成为3次曲线，温度漂移降低。如前所述，基准电压源通常在预定的温度范围（例如－55℃～160℃）内谋求平坦的温度特性。因此，在进行温度修正的情况下，希望在所要求的温度范围内进行修正。然而，例如在由非专利文献3至5所记载的I_PTAT ²电流生成电路生成了电流I_PTAT ²的情况下，该电流为从绝对温度0K变化的电流。因此如（式40）所示，输出电压V_BGR成为从绝对温度0K起加上非线性修正的部分（I_COMP·R₁₂）。这在要使预定的温度范围内的温度特性改善情况中并不是优选的方法。实际上本申请发明人等事先进行了研究，通过使用上述的I_PTAT ²电流生成电路加上I_PTAT ²的修正方法，难以实现适当的温度修正。另外，在上述的I_PTAT ²电流生成电路中，电路规模及元件数都增大，而且电路构成复杂而不适于低电压化。另一方面，根据本实施方式涉及的非线性修正电路20，能够通过元件数少的简单的电路构成来生成修正电流I_COMP，且能够以在预定的温度以上变化的方式生成修正电流I_COMP，因此能够在目的温度范围内容易地进行输出电压V_BGR的非线性修正。

图12是表示模拟的基准电压产生电路的温度依赖性的一例的图。该图12中示出了基准电压产生电路1、基于非专利文献1的BGR电路（图4）、基于专利文献1的BGR电路（图5）各自的输出电压V_BGR的模拟结果。

该图12的（A）中示出了上述3个电路的特性波形，该图12的（B）中示出了温度系数TC（ppm/℃）和作为由温度变化导致的电压变动的温度漂移ΔV_BGR（mV）的值。温度系数TC通过BOX法由（式41A）来定义，温度漂移ΔV_BGR由（式41B）来定义。

$\mathrm{TC}=\frac{1}{V_{\mathrm{ave}}}\frac{V_{\mathrm{BGR}\max }-V_{\mathrm{BGR}\min }}{T_{\max }-T_{\min }}(\mathrm{ppm}/C)...$ (式41A)

ΔV_BGR＝(V_BGRmax-V_BGRmin)(mV)...(式41B)

在模拟中，使用了设想为通过特定的栅极长90nmCMOS工艺而标准化制造的MOS晶体管、电阻及容量等元件的器件模型。由于对于基于非专利文献1的BGR电路（图4）及基于专利文献1的BGR电路（图5）而言难以低电源电压化，所以电源电压Vcc取为3.0V，对于基准电压产生电路1而言，电源电压Vcc取为1.0V。温度的可变范围为－40℃～125℃。此外，因为基准电压产生电路1的输出电压V_BGR为1.0V以下（约0.63V），所以为了在图12的（A）中进行比较，使基准电压产生电路1的输出电压V_BGR的特性线向纵轴的上方平行移动。

如该图所示可知：基于非专利文献1的BGR电路（图4）及基于专利文献1的BGR电路（图5）仅是线性修正，因此温度漂移ΔV_BGR大，为2.6mV～3.2mV左右，而在基准电压产生电路1中，温度漂移ΔV_BGR被抑制成1/10左右而为0.25mV左右。

接着对基准电压产生电路1中的构成要素等进行详细说明。

图13是表示BGR核心电路10中的双极型晶体管Q1、Q2的布局的一例的说明图。虽然没有特别限制，但在该图13中作为一例示出了如下情况：使用n型深阱dwel沿纵向形成集电极、形成为由n型深阱dwel包围双极型晶体管Q1、Q2的周围。另外，虽然没有特别限制，但作为一例示出了除了该图的（C）以外都将双极型晶体管Q1与Q2的发射极面积比设为8：1的情况。

在该图13的（A）中，示出了在2个双极型晶体管Q1和Q2中将构成集电极的n型深阱dwel的尺寸形成为相同的情况。通过如此来形成，使因电容耦合而从半导体衬底传播的噪声的影响在Q1和Q2中相等，能够作为同相噪声而消除。

在该图13的（B）中，示出了如下情况：除形成有该图13的（A）所示的n型深阱dwel以外，还在形成有发射极面积较小的双极型晶体管Q2的深阱dwel与Q1同样地配置了包含虚拟晶体管在内的8个双极型晶体管。该情况下，通过对Q2的形成区域的8个晶体管之一进行布线，能够使Q1与Q2的尺寸比为8：1。由此，除了图13的（A）的效果以外，还能够降低晶体管形成时的尺寸偏差的影响。

在该图13的（C）中，示出了如下情况：除形成该图13的（A）所示的n型深阱dwel以外，还在形成有双极型晶体管Q1、Q2的深阱dwel分别配置了包含虚拟晶体管在内的9个双极型晶体管。例如在一方成为2的n次方以使Q1与Q2的尺寸比成为9：1的情况下，若将与Q1同一个配置的晶体管组的中心部的晶体管设为Q2，则能够进一步降低尺寸偏差。

在该图13的（D）中，示出了如下情况：除了形成该图13的（A）所示的n型深阱dwel以外，还在1个深阱dwel配置有包含虚拟晶体管在内的9个双极型晶体管。该情况下，如果将位于形成于深阱dwel区域的晶体管组的中心的晶体管（B）设为Q2，将其他8个晶体管（A）设为Q1，则能够降低尺寸偏差，且能够以比该图13的（C）小的面积来形成。

图14是表示基准电压产生电路1中的放大器A1的一例的电路图。

该图14的（A）是取N沟道型MOS晶体管为输入级的放大器A1的一例。该图的放大器由初级部和输出级部构成。初级部由如下部分构成：构成差动输入级的2个N沟道型MOS晶体管M1、M2；设置在其源极端子与接地节点之间的电流源i1；和设置在上述M1、M2的漏极端子与电源电压Vcc之间并由电流镜电路构成有源负载的2个P沟道型MOS晶体管M3、M4。另外，输出级部由如下部分构成：在栅极端子输入初级的输出信号、且源极连接于电源电压Vcc的节点的P沟道型MOS晶体管M3；和将设置在M3的漏极端子与接地节点之间的电流源i3作为负载的反转放大电路。在M3的栅极端子与漏极端子之间，设有作为相位补偿电路的电容器Cf和电阻Rf。

该图14的（B）是将N沟道型MOS晶体管作为输入级的放大器A1的另一例。该图的放大器由初级部、输出级部以及电流源部构成。在构成基准电压产生电路1的情况下，需要降低功耗，而作为其弊端，放大器的增益有可能会高至必要程度以上，相位补偿变得困难。该图所示的放大器是以降低功耗为目的的电路构成，通过由N沟道MOS晶体管实现的差动输入的初级放大部、包含由P沟道MOS晶体管构成的源极接地的反转放大电路的输出级、以及驱动它们的电流源而构成。电流源部为了稳定地供给微小电流而通过电阻Rref对n沟道MOS晶体管M12和M13的栅极源极间电压的差电压进行电流转换，产生转换后的电流Iref。电流Iref在MOS晶体管M14、M15中作为电流镜形态而决定初级部和输出级部的偏置电流i1、i3。在将电流i1的电流值设定得较小的情况下，为了防止初级的放大器的增益变高而难以进行相位补偿，分别对成为决定增益的原因的构成电流镜的MOS晶体管M4、M5并联连接流过一定电流i2的电流源M6和M7来构成。上述一定电流Iref流过MOS晶体管M13、M11以及连接成二极管的M9，使MOS晶体管M6～M9为电流镜形态，由此，能够形成恒定电流i3。因此，相位补偿变得容易。即，除了以往使用的电流镜补偿之外，还能够进行容易设计的零极点补偿（将Rf和Cf串联连接于输出级）。

上述图2的说明中，为了容易理解基准电压产生电路1的动作原理而示出了除起动电路（启动电路）外的电路构成，但基准电压产生电路1还具有启动电路。

图15是表示具有启动电路的基准电压产生电路1的一例的电路图。

基准电压产生电路1的输出电压V_BGR在投入电源电压等起动时有时会稳定在0V。作为其对策，在基准电压电路1设置启动电路30，通过强制性地流入电流来起动。

以下对启动电路30的动作进行说明。例如，在MOS晶体管MP1的栅极电位V1为Vcc时，MP1截止而不流过电流。此时，因为MOS晶体管MP2也截止，所以输出电压V_BGR成为接地电位，MOS晶体管MN1截止。当将MOS晶体管MP7的阈值电压设为VTHP时，与MOS晶体管MN1的漏极端子连接的节点的电位V4成为Vcc－|VTHP|，MOS晶体管MN2导通。由此，MP1的栅极电位V1从Vcc下降，BGR核心电路10能够以正常的偏压进行动作。

通过上述启动电路30能够在投入电源时或解除休眠时等无误地产生输出电压V_BGR。另外，在通常动作时存在外部扰乱等的情况下也能立即恢复而稳定地生成输出电压V_BGR。进而，根据启动电路30的电路构成，通过适当地选择MOS晶体管MP7、MN1以及MN2的晶体管尺寸，能够使MOS晶体管MN2的栅极电位V4为MOS晶体管MN2的阈值电压VTHN以下，因此能够忽略MOS晶体管MN2的电流，能够不对BGR核心电路10的动作产生影响。此外，上述启动电路30是一例，也可以在基准电压产生电路1中设置其他电路构成的启动电路。

图16是表示在电源Vcc线上插入了低通滤波器（LPF）的电路构成例的说明图。

由于本实施方式涉及的BGR核心电路10以及修正电路20的电路规模及功耗小，所以如该图16所示能够采用如下构成：在电源Vcc线上插入低通滤波器60、并将低通滤波器60的输出电压Vcc_LPF供给到BGR核心电路10、修正电路20、调整器电路（基准电流源）70等中。由此，能够使PSRR（power supply rejection ratio：电源抑制比）降低，能够提高耐电源电压变动性。低通滤波器60例如由电阻元件和电容元件来实现，但只要能够得到低通特性也可以是其他的电路构成。

接着，对适用了基准电压产生电路10的系统进行说明。

图17是表示适用了基准电压产生电路10的系统的一例的说明图。

在该图17的（A）中，示出了向AD转换器的适用例。AD转换器基于由基准电压产生电路1生成的V_BGR电压或以V_BGR电压为基准而生成的电压，将模拟输入信号转换成数字信号而输出。

在该图17的（B）中，示出了向DA转换器的适用例。DA转换器基于由基准电压产生电路1生成的V_BGR电压或以V_BGR电压为基准而生成的电压，将数字输入信号转换成模拟信号而输出。

在该图17的（C）中，示出了向基准电流源的适用例。基准电流源基于由基准电压产生电路1生成的V_BGR电压或以V_BGR电压为基准而生成的电压，生成基准电流IREF而输出。

在该图17的（D）中，示出了向温度传感器的适用例。温度传感器基于与温度成比例的VPTAT电压和温度依赖性低的V_BGR电压来测定温度，输出测定结果。VPTAT电压的生成方法将在后面叙述。

图18是表示适用了基准电压产生电路10的半导体集成电路装置的一例的框图。

虽然没有特别限制，但半导体集成电路装置100例如是内置有电源电路的系统LSI。

半导体集成电路装置100例如由电源电路50、CPU（中央处理装置）45、寄存器46、非易失性存储元件47、其他的周边电路48以及输入输出电路49构成。电源电路50例如由基准电压产生电路10、参照电压用缓冲器电路42、作为主电源的主调整器43、作为备用电源的副调整器44、以及电源控制单元41构成。这些电路接收从外部端子供给的电源电压VCC来动作，生成将其降压后的内部电压Vint，作为构成系统LSI的CPU45、寄存器46、非易失性存储元件47以及其他周边电路48的动作电压来供给。

例如在上述系统LSI100被电池驱动的情况下，谋求低电源电压、低功耗。然而，因低电源电压化而各电路无法确保充分的富余（margin），所以可以预想到要求更高精度的特性。因此，如果将本实施方式涉及的基准电压产生电路1适用于上述系统LSI，则能够进行低电源电压动作、低输出电压，是有效的。另外，为了更高精度化，基准电压产生电路1优选通过CMOS工艺来构成。特别是，若差动放大器A1的偏移的影响小（与电流的不匹配等效），则在搭载于SOC（System on a chip：片上系统）用存储器、微处理器时方便。进而，也可以为了使放大器A1的元件不匹配降低而采用断路器，或者为了改善MOS晶体管的匹配而采用DEM（Dynamic ElementMatching：动态元件匹配）。

根据以上实施方式1涉及的基准电压产生电路1，通过使BGR核心电路1为上述的电路构成，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响减小。另外，通过由非线性修正电路20生成修正电流I_COMP并反馈给BGR核心电路10，能够使输出电压V_BGR的温度依赖性进一步降低。

《实施方式2》

图19是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图19中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图19所示的基准电压产生电路2具有BGR核心电路10A和非线性修正电路20。BGR核心电路10A为从实施方式1涉及的BGR核心电路10中除去电阻R5后的构成。

在基准电压产生电路2中，修正电流I_COMP的反馈目标为电阻R3。虽然没有特别限制，但在本实施方式中，为将电阻R3分成电阻R31和电阻R32、并使电流I_COMP反馈给两个电阻的连接节点的构成。

基准电压产生电路2的输出电压V_BGR如下。

与实施方式1同样地设为R₁＝R₂＝R₁₂，则根据电位V3的节点的基尔霍夫电流定律，（式42）成立。

I＝2I_PTAT+I_VBE2...(式42)

另外，根据戴维南定理，（式43）成立。

V_BE2＝I_VBE2(R₃₁+R₃₂)+I_COMPR₃₂...(式43)

进而，修正电流I_COMP成为（式44）。在此，对于修正电流I_COMP的流向，如图19所示将从MOS晶体管MP4流入电阻R3的方向设为正。

$I_{\mathrm{COMP}}=\frac{V_{\mathrm{BGR}}-V_{\mathrm{BE}3}}{R_6}...$ (式44)

另外，根据从地（接地节点）到电压V3的节点的基尔霍夫电压定律，（式45A）成立，因此IPAT电流成为（式45B）。V_BE1+I_PTATR₁₂＝V_BE2...(式45A)

$I_{\mathrm{PTAT}}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_{12}}=\frac{V_T\ln \left(n\right)}{R_{12}}...$ (式45B)

若将（式43）和（式45B）代入（式42）而求出输出电压V_BGR，则成为（式46）。在此，请注意（式46）的第3部分（VCOMP）为负值。

$V_{\mathrm{BGR}}=R_{1}I=R_4\{2\frac{V_T\ln \left(n\right)}{R_{12}}+\frac{V_{\mathrm{BE}2}-I_{\mathrm{COMP}}{R}_{32}}{R_{31}+R_{32}}\}$

(式46)

图20是表示基于基准电压产生电路2的非线性温度特性的修正方法的原理的说明图。

基准电压产生电路2通过与绝对温度成比例的电压（第2部分：VPTAT）和非线性修正电压（第3部分：VCOMP）对双极型晶体管Q2的基极-发射极间电压VBE的负的温度依赖性（第1部分：VCTAT）进行修正。修正电流I_COMP与基准电压产生电路1同样地成为以预定温度T1为界在高温侧增加的特性，而非线性修正电压（第3部分：VCOMP）是在高温侧为负的特性。因此，在基准电压产生电路2中，如图20所示，第1部分和第2部分之和（VBGR_PTAT）以在高温侧温度系数变为零的方式进行最佳化。由此，能够降低输出电压V_BGR的温度漂移。

此外，上述计算与实施方式1同样是近似计算，电阻值、修正电流值等的正确的值可通过模拟来求出。其他的启动电路、低通滤波器的添加、向系统LSI等的应用，能够与实施方式1同样地适用。

根据以上实施方式2涉及的基准电压产生电路2，与基准电压产生电路1同样，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响减小。另外，能够使输出电压V_BGR的温度依赖性进一步降低。

《实施方式3》

图21是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图21中，对与实施方式1及2同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图21所示的基准电压产生电路3具有BGR核心电路10A和非线性修正电路20A。非线性修正电路20A为将所生成的修正电流I_COMP折返并输出的构成。

在基准电压产生电路3中，修正电流的反馈目标为电阻R3。虽然没有特别限制，但在本实施方式中，为将电阻R3分成电阻R31和电阻R32、并反馈给两个电阻的连接节点的构成。

基准电压产生电路3的输出电压V_BGR如下。

对于修正电流I_COMP的流向，如图21所示将从电阻R3流入MOS晶体管MP4的方向设为正，通过与实施方式2涉及的基准电压产生电路2同样的方法进行计算，则输出电压V_BGR表示为（式47）。在此，请注意（式47）的第3部分（VCOMP）在高温侧为正值。

$V_{\mathrm{BGR}}=R_{1}I=R_4\{2\frac{V_T\ln \left(n\right)}{R_{12}}+\frac{V_{\mathrm{BE}2}+I_{\mathrm{COMP}}{R}_{32}}{R_{31}+R_{32}}\}$

(式47)

图22是表示基于基准电压产生电路3的非线性温度特性的修正方法的原理的说明图。

基准电压产生电路3通过与绝对温度成比例的电压（第2部分：VPTAT）和非线性修正电压（第3部分：VCOMP）对双极型晶体管Q2的基极-发射极间电压VBE的负的温度依赖性（第1部分：VCTAT）进行修正。修正电流I_COMP与基准电压产生电路1同样地为以预定温度T1为界在高温侧增加的特性，但因为通过由MOS晶体管MN3及MN4构成的电流镜电路将修正电流I_COMP折返，所以修正电流I_COMP会从电阻R31与R32的连接节点抽出。因此，非线性修正电压（第3部分：VCOMP）在高温侧为正。因此，在基准电压产生电路2中，如图22所示，第1部分与第2部分之和（VBGR_PTAT）以在低温侧使温度系数变为零的方式进行最佳化。由此，能够降低输出电压V_BGR的温度漂移。此外，上述计算与实施方式1同样地是近似计算，电阻值、修正电流值等的正确的值可通过模拟来求出。

其他的启动电路、低通滤波器的添加、向系统LSI等的应用，能够与实施方式1同样地适用。

根据以上实施方式3涉及的基准电压产生电路3，与基准电压产生电路1同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响减小。另外，能够使输出电压V_BGR的温度依赖性进一步降低。

《实施方式4》

图23是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图23中，对与实施方式1至3同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图23所示的基准电压产生电路4具有BGR核心电路10B和非线性修正电路20B。BGR核心电路10B为从BGR核心电路10中除去电阻R5后的构成。非线性修正电路20B是使非线性修正电路20的电流镜电路为折叠型的电流镜电路的构成。对构成折叠型的电流镜电路的MOS晶体管MP3、MP4的栅极端子供给偏置电压Vbias，例如从未图示的自偏压电路等供给。

在基准电压产生电路4中，修正电流I_COMP的反馈目标为电阻R2与双极型晶体管Q2的集电极端子的连接节点。

基准电压产生电路4的输出电压V_BGR如下。此外，虽然没有特别限制，但为了简单而将修正电流I_COMP的镜像比设为1：1。

若与实施方式1同样地设为R₁＝R₂＝R₁₂，则根据双极型晶体管的近似式，（式48A）及（式48B）成立。

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_1}{n{I}_S}\right)...$ (式48A)

$V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_1+I_{\mathrm{comp}}}{I_S}\right)...$ (式48B)

根据从地（接地节点）到电位V3的节点的基尔霍夫电压定律，（式49）成立，因此电流I₁能够近似为（式50）。其中，假设I_COMP/I₁<<1。

V_BE2＝V_BE1+R₁₂I₁...(式49)

$I_1=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_{12}}=\frac{V_T}{R_{12}}\{\ln \left(\frac{I_1+I_{\mathrm{comp}}}{I_S}\right)-\ln \left(\frac{I_1}{n{I}_S}\right)\}=\frac{V_T}{R_{12}}\left\{\ln \left(\frac{I_1+I_{\mathrm{comp}}}{I_1}n\right)\right\}$

$=\frac{V_T}{R_{12}}\{\ln \left(n\right)+\ln (1+\frac{I_{\mathrm{comp}}}{I_1})\}~\frac{V_T}{R_{12}}\{\ln \left(n\right)+\frac{I_{\mathrm{comp}}}{I_1}\}...$ (式50)

因为（式50）为简单的二次式，所以对其求解而成为（式51），输出电压V_BGR成为（式52）。其中，假设（式53）。

$I_1=\frac{\sqrt{\ln {\left(n\right)}^2{V_T}^2+4I_{\mathrm{comp}}{R}_1{V}_T}+\ln \left(n\right)V_T}{2R_{12}}...$ (式51)

$V_{\mathrm{BGR}}=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+2I_1)=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+2\frac{\sqrt{\ln {\left(n\right)}^2{V_T}^2+4I_{\mathrm{comp}}{R}_1{V}_T+\ln \left(n\right)V_T}}{2R_{12}})$ $=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+\frac{\sqrt{\ln {\left(n\right)}^2{V_T}^2+4I_{\mathrm{comp}}{R}_1{V}_T}+\ln \left(n\right)V_T}{R_{12}})$

$=R_4(\frac{V_{\mathrm{BE}2}}{R_3}+\frac{\ln \left(n\right)V_T}{R_{12}}[\sqrt{1+\frac{4I_{\mathrm{comp}}{R}_{12}{V}_T}{\ln {\left(n\right)}^2{V_T}^2}}+1\left]\right)$

$~R_4(\frac{V_{\mathrm{BE}2}}{R_3}+\frac{\ln \left(n\right)V_T}{R_{12}}[2+\frac{4I_{\mathrm{comp}}{R}_{12}{V}_T}{2\ln {\left(n\right)}^2{V_T}^2}\left]\right)...$ (式52)

$1>>\frac{4I_{\mathrm{comp}}{R}_{12}{V}_T}{\ln {\left(n\right)}^2{V_T}^2}...$ (式53)

因此，输出电压V_BGR能够表示为（式54）。

$V_{\mathrm{BGR}}~R_4(\frac{V_{\mathrm{BE}2}}{R_3}+\frac{\ln \left(n\right)V_T}{R_{12}}[2+\frac{2I_{\mathrm{comp}}{R}_{12}V}{\ln {\left(n\right)}^2{V}_T}\left]\right)$

(式54)

图24是表示基于基准电压产生电路4的非线性温度特性的修正方法的原理的说明图。

基准电压产生电路4通过与绝对温度成比例的电压（第2部分：VPTAT）和非线性修正电压（第3部分：VCOMP）对双极型晶体管Q2的基极-发射极间电压VBE的负的温度依赖性（第1部分：VCTAT）进行修正。修正电流I_COMP与基准电压产生电路1同样地为以预定温度T1为界在高温侧增加的特性，非线性修正电压（第3部分：VCOMP）在高温侧为正。因此，在基准电压产生电路4中，如图24所示，第1部分与第2部分之和（VBGR_PTAT）以在低温侧使温度系数变为零的方式进行最佳化。由此，能够使输出电压V_BGR的温度漂移减小。此外，上述计算与实施方式1同样地是近似计算，电阻值、修正电流值等的正确的值可通过模拟来求出。

其他的启动电路、低通滤波器的添加、向系统LSI等的应用，能够与实施方式1同样地适用。

根据以上实施方式4涉及的基准电压产生电路4，与基准电压产生电路1同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响减小。另外，能够使输出电压V_BGR的温度依赖性进一步降低。另外，修正电路20B不是如修正电路20等那样在双极型晶体管Q3串叠电流镜电路的电路构成，所以能够以更低的电源电压来动作。修正电路20B在其他的实施方式涉及的基准电压产生电路中也能够适用。

《实施方式5》

图25是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图25中，对与实施方式1至4同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图25所示的基准电压产生电路5具有BGR核心电路10C和非线性修正电路20。BGR核心电路10C是从BGR核心电路10中将电阻R4分成电阻R41和电阻R52的构成。基准电压产生电路1在使修正电流I_COMP的反馈目标为电阻R41与电阻R42的连接节点这一方面与基准电压产生电路1不同。

基准电压产生电路5的输出电压V_BGR如下。

若与实施方式1同样地设为R₁＝R₂＝R₁₂，则根据电位V3的节点的基尔霍夫电流定律，（式55）成立。

I＝2I_PTAT+I_VBE2...(式55)

另外，（式56）成立。

_VBE2＝I_VBE2R₃...(式56)

进而，修正电流I_COMP成为（式57）。在此，对于修正电流I_COMP的流向，如图25所示将从MOS晶体管MP4流入电阻R4的方向设为正。

$I_{\mathrm{COMP}}=\frac{V_{\mathrm{BGR}}-V_{\mathrm{BE}3}}{R_6}...$ (式57)

另外，根据从地（接地节点）到电压V3的节点的基尔霍夫电压定律，（式58A）成立，因此IPAT电流成为（式58B）。

V_BE1+I_PTATR₁₂＝V_BE2...(式58A)

$I_{\mathrm{PTAT}}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_{12}}=\frac{V_T\ln \left(n\right)}{R_{12}}...$ (式58B)

若将（式56）和（式58B）代入（式55），并根据戴维南定理求出输出电压V_BGR，则成为（式59）。

$V_{\mathrm{BGR}}=(R_{41}+R_{42})I+R_{42}{I}_{\mathrm{COMP}}=(R_{41}+R_{42})\{2\frac{V_T\ln \left(n\right)}{R_{12}}+\frac{V_{\mathrm{BE}2}}{R_3}\}+R_{42}{I}_{\mathrm{COMP}}$

(式59)

图26是基于基准电压产生电路5的非线性温度特性的修正方法的原理的说明图。

基准电压产生电路5通过与绝对温度成比例的电压（第2部分：VPTAT）和非线性修正电压（第3部分：VCOMP）对双极型晶体管Q2的基极-发射极间电压VBE的负的温度依赖性（第1部分：VCTAT）进行修正。修正电流I_COMP与基准电压产生电路1同样地成为以预定温度T1为界在高温侧增加的特性，因此非线性修正电压（第3部分：VCOMP）在高温侧为正，作为戴维南电压部分而被加上。因此，在基准电压产生电路5中，如图26所示，第1部分与第2部分之和（VBGR_PTAT）以在低温侧使温度系数变为零的方式进行最佳化。由此，能够降低输出电压V_BGR的温度漂移。

此外，上述计算与实施方式1同样地是近似计算，电阻值、修正电流值等的正确的值可通过模拟来求出。

其他的启动电路、低通滤波器的添加、向系统LSI等的应用，能够与实施方式1同样地适用。

根据以上实施方式5涉及的基准电压产生电路5，与基准电压产生电路1同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响减小。另外，能够使输出电压V_BGR的温度依赖性进一步降低。另外，本实施方式所示的对生成输出电压V_BGR的电阻R4中加上修正电流的方法，例如也能够适用于如专利文献2那样将电流转换成电压并输出的构成的BGR电路，同样地能够使输出电压V_BGR的温度依赖性降低。

《实施方式6》

图27是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图27中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图27所示的基准电压产生电路6具有BGR核心电路10和非线性修正电路20C。非线性修正电路20C与实施方式1涉及的非线性修正电路20不同，使用MOS晶体管的亚阈值（subthreshold）区域的特性来生成修正电流I_COMP。修正电路20C由如下部分构成：输入BGR核心电路10的输出电压V_BGR且缓冲后输出的放大器A2、在栅极端子输入放大器A2的输出电压的N型的MOS晶体管MN6、与栅极端子为相同电位的漏极端子与MN6的源极端子连接的N型的MOS晶体管MN5、设置在MN5的源极端子与接地节点之间的电阻R6、和构成用于基于流向MN6的电流来输出修正电流的电流镜电路的P型的MOS晶体管MP3、MP4。

若将MN5和MN6的栅极-源极间电压设为V_GS5、V_GS6，则修正电流I_COMP由（式60）来表示。

$I_{\mathrm{COMP}}=\frac{V_{\mathrm{BGR}}-(V_{\mathrm{GS}5}+V_{\mathrm{GS}6})}{R_6}...$ (式60)

MOS晶体管的亚阈值区域的特性成为与双极型晶体管的IC－V_BE特性接近的特性，因此通过MOS晶体管MN5、MN6在亚阈值区域进行动作，能够与修正电路20等同样地生成以预定温度为界在高温侧增加的修正电流I_COMP。由此，与实施方式1等同样地，能够改善输出电压的非线性温度依赖性。

MOS晶体管的级数能够根据MOS晶体管的亚阈值区域的特性而变更。图27中，作为一例示出了插入1个MOS晶体管MN5，并由2级MOS晶体管生成修正电流的情况。另外，图27中将放大器A2作为缓冲器来插入，但也可以将BGR核心电路10的输出电压V_BGR直接输入到MN6的栅极侧。

由本实施方式涉及的方法所生成的修正电流I_COMP的反馈目标并不限于电阻R5，也可以如其他实施方式所示那样为电阻R3、电位VB的节点等。

其他的启动电路、低通滤波器的添加、向系统LSI等的应用，能够与其他实施方式同样地适用。

根据以上实施方式6涉及的基准电压产生电路6，与基准电压产生电路1同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。另外，能够使输出电压V_BGR的温度依赖性进一步降低。

《实施方式7》

图28是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图28所示的BGR核心电路10D是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图28中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10D为从BGR核心电路10中除去电阻R5及电阻R3，并且对生成输出电压V_BGR的输出级的电路进行了变更后的构成。具体而言，输出级的电路由发射极端子接地且连接成二极管的双极型晶体管Q4、一端接地的电阻R9、设置在双极型晶体管Q4的集电极侧与电阻R9的另一端之间的电阻R8、漏极侧与电阻R8的两端所连接的节点连接且栅极端子为与MOS晶体管MP1的栅极端子相同电位的MOS晶体管MP2、MP5构成。

BGR核心电路10D的输出电压V_BGR如下。

若与实施方式1同样地设为R₁＝R₂＝R₁₂，则该图中，（式61）、（式62A）以及（式62B）成立。

V_BE1+R₂I_PTAT=V_BE2...(式61)

$V_{\mathrm{BE}1}=V_T\ln \left(\frac{I_{\mathrm{PTAT}}}{n{I}_S}\right)...$ (式62A)

$V_{\mathrm{BE}2}=V_T\ln \left(\frac{I_{\mathrm{PTAT}}}{I_S}\right)...$ (式62B)

根据（式61）、（式62A）以及（式62B），电流I_PTAT表示为（式63）。另外，电流I根据基尔霍夫电流定律而成为（式64）。

$I_{\mathrm{PTAT}}=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_2}=\frac{V_T\ln \left(n\right)}{R_2}...$ (式63)

I＝2I_PTAT...(式64)

若将基尔霍夫电流定律适用于图28的输出级，则电流I_R8成为（式65）。另外，根据电流I_R8与MP5的漏极电流I之和的电流流向电阻R9，V_BGR成为（式66）。

$I_{R8}=\frac{V_{\mathrm{VBE}4}-V_{\mathrm{BGR}}}{R_8}...$ (式65)

V_BGR＝R₉(I+I_R8)...(式66)

因此，根据（式63）～（式66），成为（式67），对其进行整理，则输出电压V_BGR成为（式68）。

$V_{\mathrm{BGR}}=R_9(2\frac{V_T\ln \left(n\right)}{R_2}+\frac{V_{\mathrm{VBE}4}-V_{\mathrm{BGR}}}{R_8})...$ (式67)

$V_{\mathrm{BGR}}=\frac{R_9}{R_8+R_9}\{V_{\mathrm{BE}3}+\frac{2R_8}{R_{12}}{V}_T\ln \left(n\right)\}...$ (式68)

在（式68）中，若设为R₄/（R₃＋R₄）<1，则能够使输出电压V_BGR为1.0V以下。因此，根据BGR核心电路10D，与BGR核心电路10同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

另外，从上述（式64）可理解，从MOS晶体管MP1输出的电流I不包含具有基于基极-发射极间电压VBE的非线性温度特性的电流。也就是说，根据BGR核心电路10D，能够生成与温度成比例的IPAT电流并输出。

图29是表示具有生成与绝对温度成比例的电压（VPTAT）的电压生成部的BGR核心电路的一例的电路图。

该图29所示的BGR核心电路10E，在BGR核心电路10D的基础上，还具有PTAT电压生成部，该PTAT电压生成部由源极电位和栅极电位与MP1相同的P沟道MOS晶体管MP6、和设置在MP6的漏极端子与接地节点之间的电阻R10构成。如此一来，能够容易地生成PTAT电压。

图30是表示适用了由BGR核心电路10E和非线性修正电路构成的基准电压产生电路的半导体集成电路装置的一例的框图。

虽然没有特别限制，但半导体集成电路装置101是内置有例如电源电路的系统LSI。

半导体集成电路装置101为在前述的图18的半导体集成电路装置（系统LSI）100中添加了温度传感器52的构成。温度传感器52由基准电压产生电路54和AD转换器53构成。基准电压产生电路54例如由BGR核心电路10E和前述的非线性修正电路20构成。

根据以上实施方式7涉及的BGR核心电路10D、10E，与实施方式1涉及的BGR电路10同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。另外，能够容易地生成PTAT电压。

《实施方式8》

图31是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图31所示的BGR核心电路10F是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图31中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10F为相对于BGR核心电路10D在双极型晶体管Q4的集电极侧添加了电阻R81的构成。

如此一来，与BGR电路10D同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。另外，能够容易地生成VPTAT电压。

《实施方式9》

图32是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图32所示的BGR核心电路10G是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图32中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10G为从BGR核心电路10中除去电阻R5及电阻R3，并且对生成输出电压V_BGR的输出级的电路进行了变更的构成。具体而言，输出级的电路由如下部分构成：发射极端子接地且连接成二极管的双极型晶体管Q4、一端接地的电阻R9、设置在双极型晶体管Q4的集电极侧与电阻R9的另一端之间的电阻R11、漏极侧连接于电阻R11与电阻R9的连接节点且栅极端子为与MOS晶体管MP1的栅极端子相同电位的MOS晶体管MP5。

BGR核心电路10G的输出电压V_BGR成为（式69）。

$V_{\mathrm{BGR}}=\frac{R_9}{R_{11}+R_9}\{V_{\mathrm{BE}3}+\frac{2R_{11}}{R_{12}}{V}_T\ln \left(n\right)\}...$ (式69)

图33中示出了在图32的BGR核心电路10G中具有生成与绝对温度成比例的电压（VPTAT）的电压生成部的电路的一例。

该图33所示的BGR核心电路10H，在BGR核心电路10G的基础上，还具有PTAT电压生成部，该PTAT电压生成部由源极电位和栅极电位与MP1相同的P沟道MOS晶体管MP6、和设置在MP6的漏极端子与接地节点之间的电阻R10构成。如此一来，能够容易地生成PTAT电压。

根据以上实施方式9涉及的BGR核心电路10H，与BGR核心电路10D同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。另外，能够容易地生成PTAT电压。

《实施方式10》

图34是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图34所示的BGR核心电路10I是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图34中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10I为从BGR核心电路10中除去电阻R5的构成。由此，放大器A1的公共输入电压变得比BGR核心电路10低。BGR核心电路10I的输出电压V_BGR与BGR核心电路10同样，根据BGR核心电路10I，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式11》

图35是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图35所示的BGR核心电路10J是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图35中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10J为从BGR核心电路10中除去电阻R5，并且在MOS晶体管MP1的漏极端子与电阻R1、R2的连接节点之间设置有电阻R7的构成。由此，能够调整放大器A1的公共输入电压。BGR核心电路10J的输出电压V_BGR与BGR核心电路10同样，根据BGR核心电路10J，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式12》

图36是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图36所示的BGR核心电路10K是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图36中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10K为相对于BGR核心电路10在MOS晶体管MP1的漏极端子与电阻R1、R2的连接节点之间还设置有电阻R7的构成。由此，能够调整放大器A1的公共输入电压。BGR核心电路10K的输出电压V_BGR与BGR核心电路10同样，根据BGR核心电路10K，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式13》

图37是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图37所示的BGR核心电路10L是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图37中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10L为从BGR核心电路10中除去电阻R5，并且对双极型晶体管Q1、Q2的集电极侧的电压进行分压并输入到放大器A3的构成。该图37中，作为一例示出了通过电阻R12及R13和电阻R14及R15进行分压的方法。由此，能够使放大器A3的公共输入电压降低，放大器A3的设计变得容易。

图38是表示放大器A3的一例的电路图。

如该图38所示，通过使放大器的公共输入电压降低，作为放大器A3能够使用以P沟道MOS晶体管为输入级的差动放大器。此外，该图38中的电压Vbp为偏置电压。

BGR核心电路10L的输出电压V_BGR与BGR核心电路10同样，根据BGR核心电路10L，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

进行分压并调整放大器A3（A1）的公共输入电压的方法也能够适用于其他实施方式涉及的BGR核心电路。另外，本实施方式中示出了除去电阻R5的构成例，但电阻R5也可以维持连接。

《实施方式14》

图39是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图39所示的BGR核心电路10M是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图39中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10M为从BGR核心电路10中除去电阻R5、在MOS晶体管MP1的源极端子与电源Vcc之间设置电阻R16，并且在MOS晶体管MP2的源极端子与电源Vcc之间设置电阻R17的构成。如此一来，通过源极负反馈（source degeneration），能够降低MOS晶体管MP1的电流和MOS晶体管MP2的电流的不匹配。

BGR核心电路10L的输出电压V_BGR与BGR核心电路10同样，根据BGR核心电路10L，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

插入上述的负反馈电阻R16、R17的方法，也能够适用于其他实施方式涉及的BGR核心电路。另外，本实施方式中示出了除去电阻R5的构成例，但电阻R5也可以维持连接。

《实施方式15》

图40是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图40所示的BGR核心电路10N是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10N与BGR核心电路10不同，是使用PNP双极型晶体管而构成的电路。具体的电路构成如下。如图40所示，BGR核心电路10N具有：发射极端子连接在一起的一对PNP型的双极型晶体管Q1P、Q2P；一端被连接在一起且连接于双极型晶体管Q2P的基极端子、另一端连接于双极型晶体管Q1P、Q2P的集电极端子的电阻R1、R2；和设置在双极型晶体管Q2P的基极端子与电源Vcc之间的电阻R3。BGR核心电路10还具有：将双极型晶体管Q1、Q2的集电极侧的电位分别输入的差动放大器A1；在栅极端子输入差动放大器A1的输出电压，且源极端子连接于接地节点的N沟道型的MOS晶体管MN7、MN8；和设置在MOS晶体管MN8的漏极端子与电源Vcc之间的电阻R4。通过MOS晶体管MN7的漏极端子连接于上述电阻R1和R2的连接节点而形成反馈环路。上述双极型晶体管Q1P和Q2P的双极型晶体管Q1P的发射极面积是双极型晶体管Q2P的n（n为2以上的整数）倍大。即设定成在使相同电流流过双极型晶体管Q1P和Q2P时，双极型晶体管Q2P的发射极电流密度成为晶体管Q1P的发射极电流密度的n倍。

在此，若设为R₁＝R₂＝R₁₂，则I_PTAT成为（式70），因此BGR核心电路10N的输出电压V_BGR成为（式71）。

$I_{\mathrm{PTAT}}=\frac{V_T\ln \left(n\right)}{R_{12}}...$ (式70)

$V_{\mathrm{BGR}}=V_{\mathrm{CC}}-2R_4{I}_{\mathrm{PTAT}}=V_{\mathrm{CC}}-2R_4\frac{V_T\ln \left(n\right)}{R_{12}}...$ (式71)

根据作为将BGR核心电路10反转的构成的BGR核心电路10N，与BGR核心电路10同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式16》

图41是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图41所示的BGR核心电路10O是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图41中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10O为相对于实施方式15涉及的BGR核心电路10N在电阻R1与电阻R2的连接节点和MN7的漏极端子之间插入电阻R5的构成。如此一来，能够进行提高放大器A1的公共输入电压的调整。BGR核心电路10O的输出电压V_BGR与BGR核心电路10N同样，根据BGR核心电路10O，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式17》

图42是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图42所示的BGR核心电路10P是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图42中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10P为相对于实施方式15涉及的BGR核心电路10N在电阻R1与电阻R2的连接节点和MN7的漏极端子之间插入电阻R5、并在双极型晶体管Q1P与Q2P的连接节点和电源Vcc之间插入电阻R7的构成。如此一来，能够调整放大器A1的公共输入电压。BGR核心电路10P的输出电压V_BGR与BGR核心电路10N同样，根据BGR核心电路10P，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

《实施方式18》

图43是表示本发明的另一实施方式涉及的BGR核心电路的一例的电路图。

该图43所示的BGR核心电路10Q是前述的基准电压产生电路1中的BGR核心电路的另一电路形态的一例。在该图42中，对与实施方式1涉及的基准电压产生电路1同样的构成要素等，标注相同的附图标记而省略其详细说明。

BGR核心电路10Q与实施方式15涉及的BGR核心电路10N不同，是基于将流向MN8的电流折返的电流来生成输出电压V_BGR的构成。具体而言，BGR核心电路10Q还具有基于MN8的电流生成电流I并供给到电阻R4的电流镜电路（MP8、MP9）。

实施方式15至17的BGR核心电路是获得电源VCC基准的输出电压V_BGR的方式，与此相对，根据本实施方式涉及的BGR核心电路10Q，能够获得接地基准的输出电压。另外，与BGR核心电路10N等同样地，能够进行低电压输出及低电源电压动作，且能够使放大器的偏移对输出电压V_BGR的影响降低。

本实施方式中示出了插入电阻R5及R6的构成例，但也可以为除去电阻R5和R6的某一方或双方的构成。

《实施方式19》

图44是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

该图44所示的基准电压产生电路72为对约1.2V输出的BGR核心电路实施非线性修正的构成。虽然没有特别限制，但该图44中作为约1.2V输出的BGR核心电路的一例而示出了上述图5所示的BGR核心电路。

该图44所示的基准电压产生电路7具有BGR核心电路71和非线性修正电路72。

BGR核心电路71是如前述那样以图5的BGR核心电路为基础的电路构成。具体的构成如下。图44所示的BGR核心电路71具有：基极端子连接在一起的一对NPN型的双极型晶体管Q1、Q2；设置在双极型晶体管Q2的集电极端子与电源Vcc之间的电阻R22；设置在双极型晶体管Q1的集电极端子与电源Vcc之间的电阻R21；设置在双极型晶体管Q1的发射极端子与双极型晶体管Q2的发射极端子之间的电阻R20；和设置在双极型晶体管Q2的发射极端子与地（接地节点）之间的电阻R23。该BGR核心电路71还具有：分别输入双极型晶体管Q1、Q2的集电极侧的电位、且输出连接于双极型晶体管Q1、Q2的基极侧的差动放大器A1。对于上述双极型晶体管Q1和Q2，双极型晶体管Q1的发射极面积是双极型晶体管Q2的n（n为2以上的整数）倍大。即设定成在使相同电流流过双极型晶体管Q1和Q2时，双极型晶体管Q2的发射极电流密度成为晶体管Q1的发射极电流密度的n倍。另外，电阻R23被分成电阻R23A和电阻R23B，向两个电阻的连接节点供给修正电流I_COMP。

修正电路72为基于输出电压V_BGR通过双极型晶体管Q5～Q8及电阻R6生成修正电流I_COMP，通过由MP11、MP12构成的电流镜电路将修正电流I_COMP反馈给BGR核心电路的构成。由修正电路72得到的修正电流I_COMP成为（式72）。

$I_{\mathrm{COMP}}=\left\{\begin{array}{c}0(V_{\mathrm{BGR}}\&le;2V_{\mathrm{BE}\mathrm{5,7}})\\ \frac{V_{\mathrm{BGR}}-2V_{\mathrm{BE}\mathrm{5,7}}}{2R_6}(V_{\mathrm{BGR}}\&GreaterEqual;2V_{\mathrm{BE}\mathrm{5,7}})...\end{array}\right.$ (式72)

修正电流I_COMP生成的原理与实施方式1涉及的修正电路20同样，但在BGR核心电路71的情况下，由于输出电压V_BGR约为1.2V，所以通过将双极型晶体管Q5和Q7（Q6、Q8）设为2级串叠来使基极-发射极间电压VBE成为2倍，生成合适的修正电流I_COMP。此外，使VBE成为2倍是假设双极型晶体管的VBE在低温是0.7V左右而在高温是0.35V左右的情况，双极型晶体管Q5和Q7（Q6、Q8）的级数根据输出电压V_BGR的值和VBE的值来调整。

此外，上述的计算是近似计算，实际上因为在BGR核心电路71与修正电路72之间形成环路而施加有反馈，所以电阻、修正电流I_COMP等值会与上述计算产生些许偏离。正确的值能够通过模拟来求出。

图45是基准电压电路7的非线性温度特性的修正方法的原理的说明图。

该图45的（A）所示的VBGR_PTAT示出了对忽略修正电流I_COMP时的基极-发射极间电压VBE仅考虑与绝对温度成比例的电压VPTAT的修正的情况下的波形的一例。另外，电压VBGR_PTAT为碗型的形状，示出了以在低温侧达到温度系数变为零的温度的方式调整了各元件的常数的情况。该图45的（B）中示出了修正电流I_COMP。该图45的（C）中示出了对输出电压VBGR_PTAT加上修正电压VCOMP的情况下的波形的一例。

如前所述，为了使具有非线性的温度依赖性的电压VBGR_PTAT的温度漂移降低，考虑加上与绝对温度的2次方成比例的电流I_PTAT ²等的修正方法。然而，在加上以绝对温度0K为基点的电流I_PTAT ²的非线性修正方法中，在想修正的温度范围（例如，规格书中所要求的温度范围等）内难以获得急剧变化的电流、电压。因此，在本实施方式涉及的基准电压产生电路7中，与基准电压产生电路1同样地，生成以预定温度T1为界而特性发生变化的修正电流I_COMP，将与修正电流I_COMP相应的修正电压VCOMP加到电压VBGR_PTAT上，由此进行非线性修正。如此一来，如图45的（D）所示，能够在预定的温度范围内使温度漂移降低。另外，如图45所示，修正电流I_COMP的斜率能够通过电阻R6的值来控制。

此外，图45的（C）的波形例是为了强调非线性修正后的输出电压V_BGR的波形而描绘的，实际上由于更换“V_BGR”和“2V_BE5，7”的大小关系的温度T1不是不连续而是连续的，所以输出电压V_BGR成为如图45的（D）所示那样顺畅的曲线。

另外，（式72）的“V_BGR－2V_BE5，7”部分在近似地表现时，是从线形（PTAT）修正后的电压V_BGR减去非线性的温度特性的基极-发射极间电压VBE的特性，还描绘包含更高次的部分的曲线。此外，为了在预定的温度范围内使温度漂移降低，只要如图45的（B）中的由实线或虚线所示的特性那样单调增加即可，不必特别是直线。

根据以上实施方式19涉及的基准电压产生电路7，通过非线性修正电路72生成修正电流I_COMP并反馈给BGR核心电路71，由此能够使输出电压V_BGR的温度依赖性进一步降低。另外，与后述的实施方式21相比能够减小电阻R6的值。

上述非线性修正电路72的温度修正方法也能够适用于其他拓扑的BGR电路。另外，关于非线性修正电路72的电流镜电路（MP11，MP12），若动作电压有富余则进行共源共栅（cascode）化，或者如前述的图39那样在源极侧插入负反馈电阻，由此能够防止电流的不匹配。

《实施方式20》

图46是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图46中，对与实施方式19涉及的基准电压产生电路7同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图46所示的基准电压产生电路8具有BGR核心电路71和非线性修正电路73。非线性修正电路73为如下构成：将实施方式20涉及的非线性修正电路72的电阻R6分割，在双极型晶体管Q5的发射极端子与接地节点之间设置电阻R62并且在双极型晶体管Q6的发射极端子与接地节点之间设置电阻R61。若设为R₆₁＝R₆₂，则由修正电路73得到的修正电流I_COMP成为（式73）。

$I_{\mathrm{COMP}}=\left\{\begin{array}{c}0(V_{\mathrm{BGR}}\&le;2V_{\mathrm{BE}\mathrm{5,7}})\\ \frac{V_{\mathrm{BGR}}-2V_{\mathrm{BE}\mathrm{5,7}}}{R_{62}}(V_{\mathrm{BGR}}\&GreaterEqual;2V_{\mathrm{BE}\mathrm{5,7}})...\end{array}\right.$ (式73)

根据实施方式21涉及的基准电压产生电路8，与基准电压产生电路7同样地，能够使输出电压V_BGR的温度依赖性进一步降低。

上述非线性修正电路73的温度修正方法也能够适用于其他拓扑的BGR电路。另外，关于非线性修正电路73的电流镜电路（MP11、MP12），若动作电压有富余则进行共源共栅化，或者如前述的图39那样在源极侧插入负反馈电阻，由此能够防止电流的不匹配。

《实施方式21》

图47是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

在该图47中，对与实施方式20涉及的基准电压产生电路7同样的构成要素等，标注相同的附图标记而省略其详细说明。

该图47所示的基准电压产生电路9具有BGR核心电路71和非线性修正电路74。非线性修正电路74由如下部分构成：基极侧输入BGR核心电路的输出的双极型晶体管Q10、连接成二极管且集电极侧与双极型晶体管Q10的发射极侧连接的双极型晶体管Q9、设置在双极型晶体管Q9的发射极端子与接地节点之间的电阻R6、和生成修正电流I_COMP的电流镜电路（MP11、MP12）。使双极型晶体管Q9、Q10为2级串叠是因为与实施方式20涉及的非线性修正电路72同样的理由。

根据实施方式21涉及的基准电压产生电路9，与基准电压产生电路7同样地，能够使输出电压V_BGR的温度依赖性进一步降低。另外，非线性修正电路74与非线性修正电路72、73不同，因为不是使电流镜电路共源共栅化的构成且元件数少，所以能够使芯片面积进一步降低。

上述非线性修正电路74的温度修正方法也能够适用于其他拓扑的BGR电路。另外，关于非线性修正电路73的电流镜电路（MP11、MP12），若动作电压有富余则进行共源共栅化，或如前述的图39所示在源极侧插入负反馈电阻，由此能够防止电流的不匹配。

《实施方式22》

图48是表示本发明的另一实施方式涉及的基准电压产生电路的一例的电路图。

该图48所示的基准电压产生电路11具有BGR核心电路75和非线性修正电路76。BGR核心电路75具有：基极端子连接在一起的一对NPN型的双极型晶体管Q1、Q2；一端连接在一起且连接于双极型晶体管Q2的基极端子，设置在双极型晶体管Q1的发射极侧与双极型晶体管Q2的发射极侧之间的电阻R20；分割成电阻R23A和电阻R23B并设置在双极型晶体管Q1、Q2的发射极端子与接地节点之间的电阻R23；构成电流镜电路的MOS晶体管MP13～MP15；连接成二极管且发射极侧连接于接地节点的NPN型的双极型晶体管Q11；设置在双极型晶体管Q1、Q2的基极端子与双极型晶体管Q11的集电极端子之间的电阻R33。另外，所述双极型晶体管Q11与电阻R34、PNP型双极型晶体管Q11P一起构成非线性修正电路76。在非线性修正电路76中，电阻R34的一端连接于MOS晶体管MP3的漏极端子和双极型晶体管Q1、Q2的基极端子的连接节点。另外，双极型晶体管Q11P中，基极端子与双极型晶体管Q11的基极端子连接，发射极端子连接于电阻R4的另一端，集电极端子连接于电阻R11与R12的连接节点。

由修正电路75得到的修正电流I_COMP成为（式74）。

$I_{\mathrm{COMP}}=\left\{\begin{array}{cc}0& (V_{\mathrm{BGR}}\&le;(V_{\mathrm{BE}11}+V_{\mathrm{BE}11P}))\\ \frac{V_{\mathrm{BGR}}-(V_{\mathrm{BE}11}+V_{\mathrm{BE}11P})}{R_{34}}& (V_{\mathrm{BGR}}\&GreaterEqual;(V_{\mathrm{BE}11}+V_{\mathrm{BE}11P}))...\end{array}\right.$ (式74)

在BGR核心电路75的情况下，由于输出电压V_BGR约为1.2V，所以通过将双极型晶体管Q11和Q11P2级串叠而使基极-发射极间电压VBE成为2倍，生成合适的修正电流I_COMP。此外，使VBE成为2倍是假设双极型晶体管的VBE在低温为0.7V左右而在高温为0.35V左右的情况。

根据实施方式22涉及的基准电压产生电路11，与基准电压产生电路7同样地，能够使输出电压V_BGR的温度依赖性进一步降低。另外，通过使BGR核心电路75和非线性修正电路76的构成元件共有化来构成，所以元件数减少，能够使芯片面积进一步降低。

上述非线性修正电路75的温度修正方法也能够适用于其他类似拓扑的BGR电路。另外，关于非线性修正电路75的电流镜电路（MP1、MP2、MP3），若动作电压有富裕则进行共源共栅化，或者如前述的图39所示在源极侧插入负反馈电阻，由此能够防止电流的不匹配。

以上基于实施方式具体说明了由本发明人作出的发明，但本发明并不限定于此，当然能够在不脱离其主旨的范围内进行各种变更。

例如，上述实施方式1至22中所示的BGR核心电路和非线性修正电路的组合的种类并不限于上述的例子，只要能够将修正电流I_COMP适当地反馈给BGR核心电路，通过其他的组合也能够进行非线性修正。例如，在实施方式2涉及的基准电压产生电路2中，也可以取代BGR核心电路10A而适用BGR核心电路10I～10Q的任一方。

另外，在实施方式1中示出了在基准电压产生电路1中添加启动电路30和低通滤波器60的例子，但并不限于此，也可以添加到其他实施方式涉及的基准电压产生电路中。

工业实用性

本发明涉及电压产生电路，尤其能够广泛适用于半导体集成电路中的基准电压产生电路。

符号的说明

1～9、11  基准电压产生电路

10、10A～10Q、71、75BGR  核心电路

20、20A～20C、72～74  非线性修正电路

A、A1～A3  放大器

300   用于比较的直线

30    启动电路

41    电源控制部

42    参照缓冲器

43    主调整器

44    副调整器

45    CPU

46    寄存器

47    非易失性存储元件

48    其他周边电路

49    输入输出电路

50    电源电路

51    AD转换器

52    DA转换器

60    低通滤波器（LPF）

70    调整器电路（基准电流源）

100、101  半导体集成电路装置（系统LSI）

51    电源电路

52    温度传感器

53    AD转换器

54    基准电压产生电路

Claims (24)

1.一种电压产生电路，具有：

电流生成部，其生成将与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的电流和与PN结的顺向电压相应的电流相加得到的电流；和

输出部，其将所输入的电流转换成电压并输出，

其中，所述电流生成部具有：

第1双极型晶体管，其发射极端子配置于第1电位节点侧；

第2双极型晶体管，其具有比所述第1双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第1双极型晶体管的发射极端子同电位，基极端子配置于所述第1双极型晶体管的集电极侧；

第1电阻元件，其一端配置于所述第1双极型晶体管的集电极侧，另一端配置于所述第1双极型晶体管的基极侧；

第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第1电阻元件的另一端；

第3电阻元件，其设置在所述第1双极型晶体管的基极端子与所述第1电位节点之间；

放大器部，其输入所述第1双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和

电压电流转换部，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第1电阻元件与所述第2电阻元件的连接节点并且供给到输出部。

2.根据权利要求1所述的电压产生电路，其中，

所述电流生成部在所述第1双极型晶体管的发射极端子与所述第1电位节点之间具有电阻元件。

3.根据权利要求1所述的电压产生电路，其中，

从所述电压电流转换部向所述第1电阻元件与所述第2电阻元件的连接节点的电流供给经由电阻元件来进行。

4.根据权利要求1所述的电压产生电路，其中，

向所述放大器部输入的2个电压是对所述第1双极型晶体管的集电极端子的电压进行分压后的电压和对所述第2双极型晶体管的集电极端子的电压进行分压后的电压。

5.根据权利要求1所述的电压产生电路，其中，

所述电压电流转换部具有：

第1MOS晶体管，其源极端子经由电阻元件连接于电位与所述第1电位节点不同的第2电位节点，漏极端子连接于所述第1电阻元件与所述第2电阻元件的连接节点；和

第2MOS晶体管，其源极侧经由电阻元件连接于所述第2电位节点，漏极侧连接于所述输出部的输入侧，

向所述第1MOS晶体管和所述第2MOS晶体管的栅极端子输入所述放大器部的输出电压。

6.一种电压产生电路，具有：

电流生成部，其生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的第1电流；和

输出部，其基于所述第1电流生成与PN结的顺向电压相应的第2电流，并且基于所述第1电流和所述第2电流生成电压并输出，

其中，所述电流生成部具有：

第1双极型晶体管，其发射极端子配置于第1电位节点侧；

第2双极型晶体管，其具有比所述第1双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第1双极型晶体管的发射极端子同电位，基极端子配置于所述第1双极型晶体管的集电极侧；

第1电阻元件，其一端配置于所述第1双极型晶体管的集电极侧，另一端配置于所述第1双极型晶体管的基极侧；

第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第1电阻元件的另一端；

放大器部，其输入所述第1双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和

电压电流转换部，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第1电阻元件与所述第2电阻元件的连接节点并且供给到输出部。

7.根据权利要求6所述的电压产生电路，其中，

所述输出部具有：

电压生成部，其一端连接于所述第1电位节点，基于输入到另一端的电流生成与PN结的顺向电压相应的电压；

第3电阻元件，其一端连接于所述第1电位节点；和

第4电阻元件，其设置在所述电压生成部的另一端侧与所述第3电阻元件的另一端侧之间，

向所述第4电阻元件的连接节点分别供给所述第1电流。

8.根据权利要求1所述的电压产生电路，其中，

所述输出部是一端连接于所述第1电位节点且另一端被输入电流的第4电阻元件。

9.根据权利要求1所述的电压产生电路，其中，

所述第1双极型晶体管及所述第2双极型晶体管是NPN型的双极型晶体管。

10.根据权利要求1所述的电压产生电路，其中，

所述第1双极型晶体管及所述第2双极型晶体管是PNP型的双极型晶体管。

11.根据权利要求1所述的电压产生电路，其中，

还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述电流生成部。

12.根据权利要求11所述的电压产生电路，其中，

所述修正电路具有：

第3双极型晶体管，其发射极端子经由第5电阻元件连接于所述第1电位节点，基极端子连接于所述电压生成部的输出侧；和

电流镜部，其输出与流过所述第3双极型晶体管的集电极端子的电流相应的电流。

13.根据权利要求12所述的电压产生电路，其中，

所述修正电流被反馈给所述第3电阻元件。

14.根据权利要求12所述的电压产生电路，其中，

所述第1双极型晶体管的发射极端子经由电阻元件连接于所述第1电位节点，

所述修正电流被反馈给所述第1双极型晶体管的发射极端子。

15.根据权利要求12所述的电压产生电路，其中，

所述修正电流被反馈给所述第2电阻元件的一端。

16.根据权利要求8所述的电压产生电路，其中，

还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述第4电阻元件。

17.根据权利要求12所述的电压产生电路，其中，

所述修正电路还具有缓冲器电路，该缓冲器电路输入所述输出部的输出电压，进行缓冲并输出到所述第3双极型晶体管的基极端子。

18.根据权利要求12所述的电压产生电路，其中，

所述电流镜部是低电压型的电流镜电路。

19.一种电压产生电路，具有：

电压生成部，其生成将以不同的电流密度进行动作的2个双极型晶体管的基极-发射极间电压的差电压和PN结的顺向电压以预定的比例相加得到的电压并输出；和

修正电路，其生成与由所述电压生成部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述电压生成部。

20.根据权利要求19所述的电压产生电路，其中，

所述修正电路具有：

连接成二极管的第1双极型晶体管，其发射极端子经由第1电阻元件连接于第1电位节点；

第2双极型晶体管，其发射极端子连接于所述第1双极型晶体管的集电极侧，且连接成二极管的集电极端子和基极端子连接于所述电压生成部的输出侧；和

电流输出部，其输出与流过所述第1电阻元件的电流相应的电流。

21.根据权利要求19所述的电压产生电路，其中，

所述修正电路具有：

连接成二极管的第1双极型晶体管，其发射极端子经由第1电阻元件连接于第1电位节点；

第2双极型晶体管，其发射极端子连接于所述第1双极型晶体管的集电极侧，基极端子连接于所述电压生成部的输出侧；和

电流镜电路，其输出与流过所述第2双极型晶体管的集电极侧的电流相应的电流。

22.根据权利要求19所述的电压产生电路，其中，

所述电压生成部具有：

第3双极型晶体管，其集电极端子经由第2电阻元件连接于所述第1电位节点；

第4双极型晶体管，其具有比所述第3双极型晶体管的发射极面积大的发射极面积，集电极端子经由第3电阻元件连接于第1电位节点；

第4电阻元件，其设置在所述第3双极型晶体管的发射极端子与所述第4双极型晶体管的发射极端子之间；和

第5电阻元件，其设置在所述第2双极型晶体管的发射极端子与第2电位节点之间，

所述修正电流被反馈给所述第5电阻元件。

23.根据权利要求1所述的电压产生电路，其中，

还具有修正电路，该修正电路生成与由所述输出部生成的电压和在亚阈值区域进行动作的MOS晶体管的栅极-源极间电压之差相应的修正电流，并使所述修正电流反馈给所述电流生成部。

24.根据权利要求23所述的电压产生电路，其中，

所述修正电路具有：

第1MOS晶体管，其栅极端子配置于所述输出部的输出侧；

第4电阻元件，其一端连接于所述第1电位节点；

1或多个第2MOS晶体管，其设置在所述第1MOS晶体管的源极端子和所述第4电阻元件的另一端之间，栅极端子和漏极端子同电位；和

电流镜部，其输出与流过所述第1MOS晶体管的漏极侧的电流相应的电流。

Images