JP2006059001A - 基準電圧発生回路 - Google Patents

Abstract

【課題】 出力電圧の温度特性を改善して，保証温度範囲を特に高温側に広げた基準電圧発生回路を提供すること。
【解決手段】 トランジスタＱ１のベース−エミッタ間電圧に差動増幅器Ｔの出力電圧を加えた電圧ＶＢＧを出力するバンドギャップ回路１に対し，補償電流印加回路２を付加した。補償電流印加回路２は，高温域で，逆方向電圧の掛かったＰＮ接合のリーク電流を増幅した電流をバンドギャップ回路１に印加する。これにより，バンドギャップ回路１の出力電圧ＶＢＧの温度特性が負となる高温域において，補償電流印加回路２の印加電流によりトランジスタＱ１のベース−エミッタ間電圧を増加させ，温度特性を緩和している。かくして，より広い温度範囲内で，許容範囲内の出力電圧ＶＢＧが得られるようになっている。
【選択図】 図１

Description

本発明は，温度に依存しない基準電圧を出力する基準電圧発生回路に関する。さらに詳細には，高温時における電圧精度の低下を抑制した基準電圧発生回路に関するものである。

従来から，半導体のバンドギャップ電圧を利用して基準電圧を出力する基準電圧発生回路が使用されている。従来のこの種の基準電圧発生回路の一例として，非特許文献１の２７６頁の図４．３０（ｃ）に記載されたものが挙げられる。この基準電圧発生回路は，図９に示すように構成されている。この回路の出力電圧Ｖoutは，次式で表される。

ここで，Ｖbe11はトランジスタＱ１１のベース−エミッタ間電圧であり，Ｖｔは熱電圧である。Ｋは，次式で与えられる定数である。

ここで，Ｉs11，Ｉs12は，それぞれトランジスタＱ１１，Ｑ１２の飽和電流である。Ｖbe11には−２ｍＶ/℃の温度特性があり，Ｖtには＋０.００８６ｍＶ/℃の温度特性がある（ともにシリコンの場合）。すなわち図９の回路では，抵抗Ｒ１１〜Ｒ１３およびトランジスタＱ１１，Ｑ１２の特性によって決定される増幅率でＶtを増幅している。これをＶbe11に加算することにより，全体として温度に左右されない出力電圧Ｖoutを得ようとしているのである。
アナログ集積回路設計技術（上）グレイ，メイヤー共著 培風館

しかしながら，前記した従来の基準電圧発生回路には，電圧精度を保証できる温度範囲が狭いという問題点があった。実際にはＶbe11やＶt の温度特性が線形でないからである。このため，抵抗Ｒ１１〜Ｒ１３を最適化しても，図１０のグラフに示すように，保証温度中心値にピークを持つ特性となってしまうのである。したがって，特に高温側において矢印Ａで示すように出力電圧Ｖout が許容範囲を外れてしまい，十分な精度の基準電圧を供給することができなかった。

本発明は，前記した従来の基準電圧発生回路が有する問題点を解決するためになされたものである。すなわちその課題とするところは，出力電圧の温度特性を改善して，保証温度範囲を特に高温側に広げた基準電圧発生回路を提供することにある。

この課題の解決を目的としてなされた本発明の基準電圧発生回路は，順方向電圧の掛かるＰＮ接合を含む半導体素子と，半導体の熱電圧に基づく電圧を出力する熱電圧出力部とを有し，半導体素子のＰＮ接合間電圧と熱電圧出力部の出力電圧との合計電圧を基準電圧として出力するものであって，高温時に電流を発生することにより基準電圧を上昇させる電流補償部を有している。

この基準電圧発生回路では，半導体素子のＰＮ接合の順方向電圧と熱電圧出力部の出力電圧との合計電圧を基準電圧とする。ここで一般に，ＰＮ接合の順方向電圧には負の温度特性があり，半導体の熱電圧には正の温度特性がある。そこで，熱電圧出力部での係数を適宜に設定しておくことにより，一次近似としては温度特性のない出力電圧が得られる。この基準電圧発生回路ではさらに，高温時には電流補償部により電流が印加されるようになっている。これにより，高温側における出力電圧の低下を防止している。かくして，より広い保証温度範囲を得ている。

ここにおいて電流補償部は，半導体素子の順方向電流を高温時に増加させることが望ましい。半導体素子の順方向電流を増加させることにより，その半導体素子のＰＮ接合間電圧が上昇するからである。これにより，高温側における出力電圧の低下を防止できるのである。ここで，「増加させる」とは，電流補償部が設けられていない場合と比較してより多い状態とする，という意味である。

あるいは電流補償部は，熱電圧出力部の出力電圧を高温時に上昇させることもまた望ましい。これにより，高温側における出力電圧の低下を防止できるからである。ここで，「上昇させる」とは，電流補償部が設けられていない場合と比較してより高い状態とする，という意味である。具体的には例えば，熱電圧出力部を差動増幅器で構成した場合の反転入力端子が接続されているノードに，その電位を上げる向きの電流を印加するものが考えられる。

そして本発明では，電流補償部の発生電流が正の温度特性を有することが望ましい。これにより，基準電圧発生回路の負の温度特性をキャンセルできるのである。正の温度特性を有する電流補償部は，逆方向電圧の掛かるＰＮ接合を含む半導体素子を有し，半導体素子のＰＮ接合のリーク電流を利用することで実現することができる。

本発明によれば，出力電圧の温度特性を改善して，保証温度範囲を特に高温側に広げた基準電圧発生回路が提供されている。

以下，本発明を具体化した最良の形態について，添付図面を参照しつつ詳細に説明する。本形態の基準電圧発生回路は，図１の回路図に示すように構成されている。この基準電圧発生回路は，バンドギャップ回路１と，補償電流印加回路２とにより構成されている。バンドギャップ回路１は，元電源ＶＩＮの電圧を受けて出力電圧ＶＢＧを出力するものである。補償電流印加回路２は，高温時にバンドギャップ回路１に補償電流Ｉ２を印加するものである。

バンドギャップ回路１は，トランジスタＱ１〜Ｑ３，差動増幅器Ｔ，抵抗Ｒ１〜Ｒ３，定電流源Ｓにより構成されている。このうちのトランジスタＱ１，Ｑ２はカレントミラーを構成しており，ベース同士が接続されている。またトランジスタＱ１のベースとコレクタは短絡されている。トランジスタＱ１のエミッタは直接接地されており，トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地されている。そして，トランジスタＱ１のコレクタが差動増幅器Ｔの非反転入力端子に接続されており，トランジスタＱ２のコレクタが差動増幅器Ｔの反転入力端子に接続されている。差動増幅器Ｔの出力端子は，トランジスタＱ１のコレクタに抵抗Ｒ１を介して接続されており，トランジスタＱ２のコレクタに抵抗Ｒ２を介して接続されている。差動増幅器Ｔの出力端子の電圧ＶＢＧが基準電圧として用いられる。

また，元電源ＶＩＮと差動増幅器Ｔの出力端子との間にトランジスタＱ３が設けられている。すなわちトランジスタＱ３は，コレクタが元電源ＶＩＮに接続されており，エミッタが差動増幅器Ｔの出力端子に接続されている。またトランジスタＱ３のベースと元電源ＶＩＮとの間に定電流源Ｓが設けられている。かかる構成により，トランジスタＱ１のベース−エミッタ間のＰＮ接合には，元電源ＶＩＮによる順方向電圧が掛かっている。

補償電流印加回路２は，トランジスタＱ４，Ｑ５により構成されている。トランジスタＱ４は，そのエミッタ電流Ｉ２をトランジスタＱ１のコレクタに印加するものである。そのコレクタは元電源ＶＩＮに，そのベースはトランジスタＱ５のエミッタに，それぞれ接続されている。トランジスタＱ５は，そのコレクタは元電源ＶＩＮに接続されており，ベースとエミッタは短絡されてトランジスタＱ４のベースに接続されている。すなわち，トランジスタＱ５のコレクタ−ベース間のＰＮ接合には，元電源ＶＩＮによる逆方向電圧が掛かっている。なおトランジスタＱ１〜Ｑ５のすべてはシリコン製のＮＰＮ型トランジスタである。

図１の基準電圧発生回路は，次のように動作する。まずバンドギャップ回路１の動作を説明する。バンドギャップ回路１の出力電圧ＶＢＧは，次式で表される。

この右辺の第１項Ｖｂｅ１は，トランジスタＱ１のベース−エミッタ間電圧であり，−２ｍＶ／℃という負の温度特性を持つ。右辺の第２項中のＶｔは，熱電圧であり，常温で約２６ｍＶである。Ｖｔは，＋０.００８６ｍＶ/℃という正の温度特性を持つ。第２項のうち残りの部分は，抵抗Ｒ１〜Ｒ３の抵抗値によって定まる正の定数である。よって第２項全体でも正の温度特性を持ち，抵抗Ｒ１〜Ｒ３の抵抗値によってその係数が設定される。具体的には，出力電圧ＶＢＧ全体として温度特性をなるべく持たないように設定されている。しかしそれでも，バンドギャップ回路１の単体としては，従来技術の図１０に示したような温度特性を持つ。Ｖｂｅ１の温度特性が必ずしも線形でないからである。この温度特性は，保証温度範囲の中心値より高温側の領域では負である。

そこで図１の基準電圧発生回路では，補償電流印加回路２によりその補償を行っている。補償電流印加回路２では，温度がＴ１以上であるときには，トランジスタＱ５が図２の（１）の破線のカーブに示すようにリーク電流を発生する。これは，トランジスタＱ５のベース−コレクタ間のＰＮ接合に，元電源ＶＩＮによる逆方向電圧が掛かっているからである。このリーク電流は，図２の（１）に明らかなように正の温度特性を持つ。これがトランジスタＱ４のベースに流れ込む。このため，トランジスタＱ４のエミッタ電流は，トランジスタＱ５のリーク電流にトランジスタＱ４の電流増幅率を掛けたものとなる。これが電流Ｉ２である。すなわち電流Ｉ２は，トランジスタＱ５のリーク電流をトランジスタＱ４により増幅したものであるということができる。よって電流Ｉ２も正の温度特性を持つ。温度Ｔ１は，シリコン製トランジスタでは概ね１２５℃程度である。

電流Ｉ２は，バンドギャップ回路１において，トランジスタＱ１と抵抗Ｒ１との間のノードに印加される。バンドギャップ回路１では，この電流のほとんどがトランジスタＱ１のコレクタに流れ込む。すなわち，補償電流印加回路２から電流Ｉ２がバンドギャップ回路１に印加されている状況においては，トランジスタＱ１のコレクタ電流Ｉｃ１は，次式で表される。

ここで電流Ｉ１は，出力端子ＶＢＧから抵抗Ｒ１に流れる電流である。補償電流印加回路２から電流Ｉ２が印加されない状況においては当然，電流Ｉ１と電流Ｉｃ１とは等しい。すなわち補償電流印加回路２は，それがない場合と比較して，電流Ｉ２の分，トランジスタＱ１のコレクタ電流Ｉｃ１を増加させるのである。図２の（２）にこの状況を示す。すなわち図２の（２）では，実線のカーブが補償されたコレクタ電流Ｉｃ１を示している。そして破線のカーブは，補償電流印加回路２がない場合のコレクタ電流Ｉｃ１を示している。なお図２の（１）と（２）は，ともに電流を縦軸とするが，そのスケールは異なっている。

これにより，トランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ１が増加することとなる。トランジスタのベース−エミッタ間電圧は，コレクタ電流による影響を受けるからである。具体的には，コレクタ電流Ｉｃ１に関して電圧Ｖｂｅ１は，次式で示す係数を持っている。

ここでＩＳは，トランジスタＱ１の飽和電流である。これは個々のトランジスタに固有のパラメータであり，概ね，１０^-15〜１０^-14Ａ程度である。この係数は，コレクタ電流Ｉｃ１に対して正の特性を持つ。このために電圧Ｖｂｅ１は，コレクタ電流Ｉｃ１が電流Ｉ２により増加した分上昇するのである。図２の（３）にこの状況を示す。すなわち図２の（３）では，実線のカーブが補償されたベース−エミッタ間電圧Ｖｂｅ１を示している。そして破線のカーブは，補償電流印加回路２がない場合のベース−エミッタ間電圧Ｖｂｅ１を示している。

これにより図２の（４）に示すように，基準電圧発生回路の出力電圧ＶＢＧは，温度Ｔ１以上の領域で，補償電流印加回路２がない場合と比較して増加することとなる。これにより，保証温度範囲，すなわち出力電圧ＶＢＧが許容範囲内にある温度範囲が，補償電流印加回路２がない場合と比較して，高温側に拡張されているのである。なお図２の（３）と（４）は，ともに電圧を縦軸とするが，そのスケールは異なっている。

ここで，電流Ｉ２の設定について説明する。電流Ｉ２による出力電圧ＶＢＧの改善幅ΔＶは，次式で表される。

よって，期待する保証温度範囲にて必要な改善幅ΔＶが得られるように電流Ｉ２を設定すればよい。具体的には，トランジスタＱ５のリーク電流値（サイズと単位ＰＮ接合面積当たりのリーク電流量との積）と，トランジスタＱ４の電流増幅率とを適宜選択することにより設定する。例えば，ある温度におけるトランジスタＱ５のリーク電流が５０ｎＡでトランジスタＱ４の電流増幅率が１００であれば，得られる電流Ｉ２は５μＡとなる。その温度で必要な電流Ｉ２が１０μＡなら，トランジスタＱ５を２倍のサイズのもので置き換えればよい。

次に，変形例について説明する。まず，図１の基準電圧発生回路における補償電流印加回路２に置き換えて使用する補償電流印加回路の例を説明する。図３に示すのは，図１中のトランジスタＱ５をＰＮＰ型のトランジスタＱ６で置き換えた補償電流印加回路である。図４に示すのは，トランジスタＱ５をダイオードＤで置き換えた補償電流印加回路である。図５に示すのは，図１中のトランジスタＱ４を省略した補償電流印加回路である。トランジスタＱ５のリーク電流値と必要な電流Ｉ２との関係により増幅する必要がない場合に使用可能である。図５の補償電流印加回路では，トランジスタＱ５のリーク電流がそのまま電流Ｉ２となる。むろん，図５のように増幅トランジスタを持たないものであっても，トランジスタＱ５をＰＮＰ型のトランジスタあるいはダイオードで置き換えることができる。

図６に示すのは，図１中のトランジスタＱ４をＰＮＰ型のトランジスタＱ７で置き換えた補償電流印加回路である。この場合のトランジスタＱ５は図６に見るように，トランジスタＱ７のベースと接地との間に配置される。図６の補償電流印加回路においても，トランジスタＱ５をＰＮＰ型のトランジスタあるいはダイオードで置き換えることができる。ただし図６の補償電流印加回路では，図５のように増幅トランジスタを省略した構成にすることはできない。

続いて，バンドギャップ回路１における補償電流印加回路の接続箇所が変更された変形例を説明する。図７に示す基準電圧発生回路がその例である。この基準電圧発生回路は，バンドギャップ回路１と補償電流印加回路３とにより構成されている。このバンドギャップ回路１は，補償電流印加回路３の接続箇所が変更されている点を除き，図１中のものと同じ構成である。すなわち図７のバンドギャップ回路１では，抵抗Ｒ２とトランジスタＱ２のコレクタとの間のノードが補償電流印加回路３に接続されている。これは，差動増幅器Ｔの反転入力端子の接続箇所と同じ位置である。

そして補償電流印加回路３においては，増幅用のトランジスタＱ４のエミッタが接地されており，コレクタがバンドギャップ回路１と接続されている。トランジスタＱ４のベースは，図１中の場合と同じくトランジスタＱ５のエミッタに接続されている。図７の補償電流印加回路３では高温域で，トランジスタＱ５のリーク電流により，バンドギャップ回路１からトランジスタＱ４のコレクタに向かう電流Ｉ３が流れる。電流Ｉ３は，図１の場合の電流Ｉ２とは逆向きである。バンドギャップ回路１において電流Ｉ３は，抵抗Ｒ２の電流を，補償電流印加回路３がない場合と比べて増加させる。

電流Ｉ３がある場合の図７の基準電圧発生回路の出力電圧ＶＢＧは，次式で表される。

すなわち電流Ｉ３は，電圧Ｖｂｅ１を変化させるものではないが，抵抗Ｒ２の電圧降下の分だけ差動増幅器Ｔの出力電圧を上昇させるのである。これにより出力電圧ＶＢＧが上昇する。これにより，図１の基準電圧発生回路と同様の効果が発揮されるのである。むろん，図７におけるトランジスタＱ５も，図１の補償電流印加回路２の場合と同様に，ＰＮＰ型トランジスタあるいはダイオードで置き換えることが可能である。また，図８に示すように，図７中のトランジスタＱ４をＰＮＰ型のトランジスタＱ７で置き換えることもできる。この場合のトランジスタＱ５は図８に見るように，トランジスタＱ７のベースと接地との間に配置される。図８の補償電流印加回路においても，トランジスタＱ５をＰＮＰ型のトランジスタあるいはダイオードで置き換えることができる。図８の補償電流印加回路ではさらに，トランジスタＱ７を省略することもできる。

以上詳細に説明したように本形態の基準電圧発生回路は，出力電圧ＶＢＧに温度特性があるバンドギャップ回路１に対し，補償電流印加回路２または３を付加したものである。そして補償電流印加回路２または３は，高温域で，ＰＮ接合のリーク電流もしくはこれを増幅した電流をバンドギャップ回路１に印加するように構成されている。これにより，バンドギャップ回路１の出力電圧ＶＢＧの温度特性が負となる高温域において，補償電流印加回路２または３の印加電流により温度特性を緩和している。かくして，保証温度範囲を高温側に広げた基準電圧発生回路が実現されている。

なお本形態は，単なる例示に過ぎず本発明を何ら限定するものでない。よって，本発明は，その要旨を逸脱しない範囲内で種々の変形，改良が可能なものである。例えば，前述の形態では補償電流印加回路について種々の変形例を示したが，バンドギャップ回路１についても種々の変形が可能である。また，各トランジスタはシリコン製のものに限られない。

第１の形態に係る基準電圧発生回路の回路図である。 補償電流印加回路の作用を示すグラフである。 補償電流印加回路の変形例を示す回路図である。 補償電流印加回路の別の変形例を示す回路図である。 補償電流印加回路のさらに別の変形例を示す回路図である。 補償電流印加回路のさらに別の変形例を示す回路図である。 基準電圧発生回路の変形例を示す回路図である。 補償電流印加回路の変形例を示す回路図である。 従来の基準電圧発生回路の一例を示す回路図である。 従来の基準電圧発生回路の温度特性を示すグラフである。

符号の説明

１ バンドギャップ回路
２ 補償電流印加回路（電流補償部）
３ 補償電流印加回路（電流補償部）
Ｑ１ トランジスタ（順方向電圧の掛かるＰＮ接合を含む半導体素子）
Ｑ５ トランジスタ（逆方向電圧の掛かるＰＮ接合を含む半導体素子）
Ｔ 差動増幅器（熱電圧出力部）

Claims (5)

1. 順方向電圧の掛かるＰＮ接合を含む半導体素子と，半導体の熱電圧に基づく電圧を出力する熱電圧出力部とを有し，前記半導体素子のＰＮ接合間電圧と前記熱電圧出力部の出力電圧との合計電圧を基準電圧として出力する基準電圧発生回路において，
   高温時に電流を発生することにより基準電圧を上昇させる電流補償部を有することを特徴とする基準電圧発生回路。
2. 請求項１に記載する基準電圧発生回路において，前記電流補償部は，
   前記半導体素子の順方向電流を高温時に増加させることを特徴とする基準電圧発生回路。
3. 請求項１に記載する基準電圧発生回路において，前記電流補償部は，
   前記熱電圧出力部の出力電圧を高温時に上昇させることを特徴とする基準電圧発生回路。
4. 請求項２または請求項３に記載する基準電圧発生回路において，
   前記電流補償部の発生電流が正の温度特性を有することを特徴とする基準電圧発生回路。
5. 請求項４に記載する基準電圧発生回路において，前記電流補償部は，
   逆方向電圧の掛かるＰＮ接合を含む半導体素子を有し，
   前記半導体素子のＰＮ接合のリーク電流を利用することを特徴とする基準電圧発生回路。

Images