CN204808103U - 一种无运放低功耗高电源抑制比的带隙基准电路 - Google Patents

Abstract

本实用新型提出一种无运放低功耗高电源抑制比的带隙基准电路。该电路包括正温度系数电路、负温度系数电路和输出电路，其中，输出电路的三个输出分支分别包括串联的两个PMOS管；还包括：偏置电路，偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与偏置NMOS管漏极相连；偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；第一三极管的集电极和基极相连。增加了偏置电路，保证正温度系数电路中，三极管集电极的电压保持一致，不会随电源电压的变化使得电路基准电流变化，提高了输出电压对于电源变化的抑制能力。

Description

一种无运放低功耗高电源抑制比的带隙基准电路

技术领域

本实用新型属于集成电路领域，涉及一种无运放低功耗高电源抑制比的带隙基准电路。

背景技术

随着系统集成技术的飞速发展，基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分，可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。带隙基准是所有基准电压中最受欢迎的一种，其主要作用是在集成电路中提供稳定的参考电压或参考电流，这就要求带隙基准对电源电压的变化和温度的变化不敏感。

如图1所示，为现有技术中的无运放带隙基准电压电路。该电路包括正温度系数电路、负温度系数电路和输出电路。正温度系数电路具体包括两个NPN三极管Q0和Q1，以及电阻R1，其中Q0的集电极和基极连接；负温度系数电路包括NPN三极管Q2和电阻R2。输出电路包括三个PMOS管MP2、MP3和MP4，用于将电流转换为电压输出。其中，三极管Q1与Q0的发射极-基极之间的面积比例为N：1，MP2、MP3和MP4的漏极和栅极之间的电压差为2：2：K。

带隙基准电压VBG的表达式为：VBG＝VBE(Q2)+[ΔVBE/R1]*R2，其中，VBE(Q2)为具有负温度系数的Q2的基射结电压，ΔVBE＝ln(N)*kT/e为Q0和Q1的基射结电压差，该电压差具有正温度系数，T为温度，k＝1.38×10^-23J/K，e＝1.6×10^-19C。

由上述带隙基准电压VBG的表达式可以看出，要想得到想要的VBG，必须对温度系数进行精确调节，而温度系数的调节比较困难，因此，该电路很难实现对带隙基准电压的调节。

实用新型内容

本实用新型的目的是提出一种无运放低功耗高电源抑制比的带隙基准电路，以解决带隙基准电压难以调节的问题。

本实用新型实施例提供了一种无运放低功耗高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，

所述输出电路的三个输出分支分别包括串联的两个PMOS管；

所述基准电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与所述偏置NMOS管漏极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。

上述电路中，优选的是：

第二偏置PMOS管的漏极与偏置NMOS管的漏极之间连接有分压电阻；

偏置电路与三个输出分支中，各自的第一个PMOS管的栅极相连，且连接至第二偏置PMOS管的漏极；

偏置电路与三个输出分支中，各自的第二个PMOS管的栅极相连，且连接至偏置NMOS管的漏极。

上述电路中，优选的是，还包括：

串联的第一输出电阻和第二输出电阻，并联在所述负温度系数电路的两端，所述第一输出电阻和第二输出电阻的连接点作为电压输出端。

上述电路中，优选的是：

第一输出电阻和/或第二输出电阻，其阻值可调。

上述电路中，优选的是：

所述负温度系数电路包括第二三极管和负温度电阻。

本实用新型实施例的技术方案，为了满足芯片对于低压低功耗需求而进行了改进，对于静态功耗要求较高的芯片有极其重大的意义。该带隙基准电路中，由于不再引入运放，所以也就不会产生失调电压对于带隙(bandgap)输出电压影响的问题。

为了增大该电路对于电源电压的抑制作用，增加了一路偏置电路，可以保证正温度系数电路中，三极管Q0集电极(collector)与Q1的集电极(collector)端保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力。

为了降低该电路的功耗，在偏置电路中增加了分压电阻，为该电路中各PMOS管的栅极提供电压，不必设计另外的偏置电路为各PMOS管的栅极提供电压，从而降低了电路的功耗。

为了得到更大范围的带隙基准源的输出，又另外增加了一路输出电阻，可以通过调整输出电阻的阻值得到零温漂温度系数的不同输出电压值，温度系数不随电阻值以及输出电压值的变化而改变。

附图说明

图1为现有带隙基准电路的电路图；

图2为本实用新型实施例提供的一种带隙基准电路的电路图；

图3为本实用新型实施例的仿真结果示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图2为本实用新型实施例提供的一种带隙基准电路的电路图，该无运放低功耗高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路。

上述输出电路的三个输出分支分别包括串联的两个PMOS管。

具体的，正温度系数电路具体包括两个NPN三极管，即第零三极管Q0和第一三极管Q1，以及正温度电阻R1。Q0和Q1呈镜像设置，Q0和Q1的基极互连，Q1的发射极和R1的一端相连，R1的另一端和Q0的发射极相连，且Q0和Q1的集电极分别与输出电路相连。其中，Q1与Q0的发射极-基极之间的面积比例为N：1。

负温度系数电路包括一个NPN三极管，即第二三极管Q2和负温度电阻R2。Q2的发射极与R2相连，Q2的集电极和栅极相连，且与输出电路相连。

输出电路包括PMOS管MP3、MP4、MP7、MP5、MP6和MP8，用于将电流转换为电压输出。MP3、MP4和MP7并联，即MP3、MP4和MP7的栅极相连，源极相连，且漏极分别连接MP5、MP6和MP8。MP5、MP6和MP8的栅极相连，且漏极分别连接正温度系数电路和负温度系数电路中的三极管Q0、Q1和Q2的集电极。其中，MP3、MP4和MP7的漏极和栅极之间的电压差为2：2：K，相应的，MP5、MP6和MP8的漏极和栅极之间的电压差也为2：2：K。

本实施例中，还进一步包括：偏置电路。所述偏置电路包括串联的第一偏置PMOS管MP1、第二偏置PMOS管MP2和偏置NMOS管MN1，两个偏置PMOS管与输出电路中的PMOS管并联，具体的，MP1与输出电路中各分支的第一个PMOS管并联，即栅极相连，源极相连，且漏极连接MP2的源极；MP2的栅极与输出电路中各分支的第二个PMOS管的栅极相连，MP2的漏极与MN1漏极相连；MN1的栅极与正温度系数电路中Q0的集电极连接，MN1的源极与正温度系数电路中Q1的发射极连接；Q1的集电极和基极相连。

本实用新型实施例的技术方案为了增大该电路对于电源电压的抑制作用，增加了一路MP1以及MN1组成的偏置电路，可以保证Q0集电极(collector)与Q1的集电极(collector)保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力；该电路的三个输出分支分别包括串联的两个PMOS管，进一步提高了输出电压对于电源变化的抑制能力。

上述电路中，优选的，第二偏置PMOS管MP2的漏极与偏置NMOS管MN1的漏极之间连接有分压电阻R4；偏置电路与三个输出分支中，各自的第一个PMOS管的栅极相连，且连接至MP2的漏极；偏置电路与三个输出分支中，各自的第二个PMOS管的栅极相连，且连接至MN1的漏极。

在偏置电路中增加了分压电阻R4，为该电路中各PMOS管的栅极提供电压，不必设计另外的偏置电路为各PMOS管栅极提供电压，从而降低了电路的功耗。

上述电路中，优选的是还设置有串联的第一输出电阻R3和第二输出电阻Rout，并联在所述负温度系数电路的两端，R3和Rout的连接点作为电压VBG输出端。具体是，所述负温度系数电路包括Q2和R2。则R3和Rout并联在Q2和R2的两端，R3与Q2的集电极相连。

第一输出电阻和/或第二输出电阻，其阻值优选可调，以便能够调整输出电压的范围。

本实用新型实施例的技术方案，为了满足芯片对于低压低功耗需求而进行了改进，对于静态功耗要求较高的芯片有极其重大的意义。该带隙基准电路中，由于不再引入运放，所以也就不会产生失调电压对于带隙(bandgap)输出电压影响的问题。为了得到更大范围的带隙基准源的输出，又另外增加了一路R3与Rout组成的电阻，可以通过调整Rout的值得到零温漂温度系数的不同输出电压值，温度系数不随电阻值以及输出电压值的变化而改变。

上述电路结构的输出电压VBG的表达式为：

VBG＝[Vbe(q2)+R2*Vt*ln(n)/R1]*(Rout/R1)

其中，Vbe(q2)为Q2的发射结电压，Vt＝KT/q，q为电子电荷(1.6*10E-19库仑)，K为玻尔兹曼常量，T为温度，n为Q1的三极管数量N。

根据此表达式可以看出，输出电压VBG可以通过调整Rout的大小来改变，其温度特性不随电阻Rout的改变而改变。在核心电路输出电压部分引入两个电阻组成的分支，实现了输出电压可调的情况下保持温度系数不变。

如图3所示，图3中横轴代表电源电压VCC，其变化范围是从1.5V-4.0V，纵轴代表输出电压的变化范围。上面的线条代表采用本实用新型实施例进行仿真后的输出电压VBG变化曲线，下面的线条代表采用现有技术进行仿真后的输出电压Vout变化曲线。从仿真结果看，电源电压VCC变化在1.5V-4V的范围内，输出电压VBG的值由现有的28mV的变化范围提高到5.5mV；输出电压VBG的值不会随调整(trimming)位的改变而改变它们的温度特性。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (5)

1.一种无运放低功耗高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和输出电路，其特征在于：

所述输出电路的三个输出分支分别包括串联的两个PMOS管；

所述基准电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与所述偏置NMOS管漏极相连；所述偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，所述偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；所述第一三极管的集电极和基极相连。

2.根据权利要求1所述的电路，其特征在于：

第二偏置PMOS管的漏极与偏置NMOS管的漏极之间连接有分压电阻；

偏置电路与三个输出分支中，各自的第一个PMOS管的栅极相连，且连接至第二偏置PMOS管的漏极；

偏置电路与三个输出分支中，各自的第二个PMOS管的栅极相连，且连接至偏置NMOS管的漏极。

3.根据权利要求1所述的电路，其特征在于，还包括：

串联的第一输出电阻和第二输出电阻，并联在所述负温度系数电路的两端，所述第一输出电阻和第二输出电阻的连接点作为电压输出端。

4.根据权利要求3所述的电路，其特征在于：

第一输出电阻和/或第二输出电阻，其阻值可调。

5.根据权利要求4所述的电路，其特征在于：

所述负温度系数电路包括第二三极管和负温度电阻。