KR20230159100A - 밴드갭 기준 회로 및 이를 포함하는 전자 장치 - Google Patents

밴드갭 기준 회로 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20230159100A
KR20230159100A KR1020220059046A KR20220059046A KR20230159100A KR 20230159100 A KR20230159100 A KR 20230159100A KR 1020220059046 A KR1020220059046 A KR 1020220059046A KR 20220059046 A KR20220059046 A KR 20220059046A KR 20230159100 A KR20230159100 A KR 20230159100A
Authority
KR
South Korea
Prior art keywords
voltage
current
ctat
ptat
circuit
Prior art date
Application number
KR1020220059046A
Other languages
English (en)
Inventor
이하준
권재욱
김형태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220059046A priority Critical patent/KR20230159100A/ko
Priority to US17/970,026 priority patent/US11868152B2/en
Publication of KR20230159100A publication Critical patent/KR20230159100A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

밴드갭 기준 회로가 PTAT 전류를 생성하고, PTAT 전류에 기초해서 PTAT 전압을 생성하고, PTAT 전압과 다른 온도 특성을 가지는 CTAT 전압을 생성하고, PTAT 전압, CTAT 전압 및 보상 전압에 기초해서 출력 노드에서 기준 전압을 생성한다. 밴드갭 기준 회로는 CTAT 전압에 기초해서 PTAT 전류와 다른 온도 특성을 가지는 CTAT 전류를 생성하고, CTAT 전류에 기초해서 보상 전압을 결정한다.

Description

밴드갭 기준 회로 및 이를 포함하는 전자 장치{BANDGAP REFERENCE CIRCUIT AND ELECTRONIC DEVICE INCLUDING THE SAME}
개시 내용은 밴드갭 기준 회로 및 이를 포함하는 전자 장치에 관한 것이다.
반도체 장치는 데이터를 생성, 처리 또는 저장하기 위한 다양한 회로를 포함할 수 있다. 반도체 장치의 회로는 외부 전원 또는 다른 회로로부터 공급받은 기준 전압을 기반으로 동작할 수 있다. 기준 전압은 온도와 같은 외부 요인에 따라 변동될 수 있다. 반도체 장치의 회로의 오작동을 방지하고 신뢰도를 보장하기 위해서, 반도체 장치는 온도의 변화에 따라 일정한 레벨의 기준 전압을 안정적으로 출력할 수 있는 밴드갭 레퍼런스 회로(bandgap reference circuit)를 요구한다.
어떤 실시예는 온도의 변화에 따라 일정한 레벨의 기준 전압을 안정적으로 출력할 수 있는 밴드갭 기준 회로 및 이를 포함하는 전자 장치를 제공할 수 있다.
한 실시예에 따르면, 기준 전압 생성 회로와 보상 회로를 포함하는 밴드갭 기준 회로가 제공될 수 있다. 상기 기준 전압 생성 회로는 PTAT(proportional to absolute temperature) 전압 및 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT(complementary to absolute temperature) 전압을 생성하고, 상기 PTAT 전압, 상기 CTAT 전압 및 보상 전압에 기초해서 출력 노드에서 기준 전압을 생성할 수 있다. 상기 보상 회로는 상기 CTAT 전압에 기초해서 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전류를 생성하고, 상기 CTAT 전류에 기초해서 상기 보상 전압을 결정할 수 있다.
어떤 실시예에서, 상기 기준 전압 생성 회로는 제1 저항을 포함하며, 상기 제1 저항과 PTAT 전류에 기초해서 상기 PTAT 전압을 결정할 수 있다. 상기 보상 회로는 상기 제2 저항을 포함하며, 상기 제2 저항에 기초해서 상기 CTAT 전류를 결정할 수 있다.
어떤 실시예에서, 상기 보상 회로는 제1 비선형 보상 회로와 제2 비선형 보상 회로를 포함할 수 있다. 상기 제1 비선형 보상 회로는 상기 제2 저항을 포함하며, 상기 제2 저항과 상기 CTAT 전압에 기초해서 상기 CTAT 전류를 결정할 수 있다. 상기 제2 비선형 보상 회로는 상기 PTAT 전류, 상기 CTAT 전류 및 상기 CTAT 전압에 기초해서 상기 보상 전압을 결정할 수 있다.
어떤 실시예에서, 상기 제1 비선형 보상 회로는 상기 제2 저항에 기초해서 상기 보상 전압 중 제1 일부를 결정하고, 상기 제2 비선형 보상 회로는 제3 저항을 포함하며, 상기 제3 저항에 기초해서 상기 보상 전압 중 제2 일부를 결정할 수 있다.
어떤 실시예에서, 상기 보상 전압은 온도에 대한 비선형 함수이고, 상기 제1 일부는 상기 비선형 함수의 꼭짓점에 해당하며, 상기 제2 일부는 상기 비선형 함수의 곡률에 해당할 수 있다.
어떤 실시예에서, 상기 제2 비선형 보상 회로는 상기 PTAT 전류, 상기 CTAT 전류 및 상기 CTAT 전압에 기초해서 보상 전류를 생성할 수 있다. 상기 기준 전압 생성 회로는 상기 제1 저항과 상기 보상 전류에 기초해서 상기 보상 전압을 결정할 수 있다.
어떤 실시예에서, 상기 기준 전압 생성 회로는 제1 양극성 트랜지스터와 제2 양극성 트랜지스터를 포함하고, 상기 제1 양극성 트랜지스터와 상기 제2 양극성 트랜지스터의 이미터-베이스 전압의 차이에 기초해서 상기 PTAT 전류를 결정하고, 상기 PTAT 전류를 상기 제2 트랜지스터에 전달하여 상기 CTAT 전압을 결정할 수 있다. 상기 제2 비선형 보상 회로는 제3 양극성 트랜지스터를 포함하고, 상기 제2 양극성 트랜지스터와 상기 제3 양극성 트랜지스터의 이미터-베이스 전압의 차이에 기초해서 상기 보상 전류를 결정할 수 있다.
상기 제1 비선형 보상 회로는 상기 제2 저항과 상기 CTAT 전압에 기초해서 결정되는 전류를 미러링해서 상기 CTAT 전류를 생성할 수 있다.
어떤 실시예에서, 상기 제2 비선형 보상 회로는 상기 출력 노드로 전달되는 전류를 미러링해서 상기 PTAT 전류를 수신할 수 있다.
어떤 실시예에서, 상기 제1 저항과 상기 제2 저항은 각각 조절 가능한(trimmable) 저항일 수 있다.
다른 실시예에 따른 밴드갭 기준 회로는 제1 연산 증폭기, 제2 연산 증폭기, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제1 저항, 제2 저항, 제3 저항, 제4 저항, 제1 전류 미러 및 제2 전류 미러를 포함할 수 있다. 상기 제1 연산 증폭기는 제1 출력 단자, 제1 노드에 연결되는 제1 입력 단자 및 제2 노드에 연결되는 제2 입력 단자를 포함할 수 있다. 상기 제1 트랜지스터는 상기 제1 노드와 제1 전원 사이에 연결되고, 다이오드 연결될 수 있다. 상기 제2 트랜지스터는 상기 제2 노드와 상기 제1 전원 사이에 연결되며, 다이오드 연결될 수 있다. 상기 제3 트랜지스터는 제3 노드와 상기 제1 전원 사이에 연결되며, 다이오드 연결될 수 있다. 상기 제2 연산 증폭기는 제2 출력 단자, 상기 제2 노드에 연결되는 제3 입력 단자 및 제4 노드에 연결되는 제4 입력 단자를 포함할 수 있다. 상기 제1 저항은 상기 제2 노드와 기준 전압이 출력되는 출력 노드 사이에 연결되고, 상기 제2 저항은 상기 제4 노드와 상기 제1 전원 사이에 연결될 수 있다. 상기 제3 저항은 상기 제3 노드와 상기 제2 노드 사이에 연결되고, 상기 제4 저항은 상기 제1 노드와 상기 제1 트랜지스터 사이에 연결될 수 있다. 상기 제1 전류 미러는 제2 전원과 상기 제1 출력 단자에 연결되며, 상기 출력 노드 및 상기 제3 노드로 제1 전류를 전달할 수 있다. 상기 제2 전류 미러는 상기 제2 전원과 상기 제2 출력 단자에 연결되며, 상기 제3 노드 및 상기 제4 노드로 제2 전류를 전달할 수 있다.
또 다른 실시예에 따르면, 밴드갭 기준 회로와 처리 회로를 포함하는 반도체 장치가 제공될 수 있다. 상기 밴드갭 기준 회로는 PTAT 전류에 기초해서 PTAT 전압을 생성하고, 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전압을 생성하고, 상기 CTAT 전압에 기초해서 상기 PTAT 전류와 다른 온도 특성을 가지는 CTAT 전류를 생성하고, 상기 CTAT 전류에 기초해서 보상 전압을 결정하고, 상기 PTAT 전압, 상기 CTAT 전압 및 보상 전압에 기초해서 기준 전압을 생성할 수 있다. 상기 처리 회로는 상기 기준 전압에 기초해서 데이터 신호를 생성할 수 있다.
도 1은 한 실시예에 따른 반도체 장치의 예시 블록도이다.
도 2는 밴드갭 기준 회로의 한 예를 나타내는 도면이다.
도 3a 및 도 3b는 각각 도 2에 도시한 밴드갭 기준 회로에서 CTAT 전류의 기울기 설정을 설명하는 도면이다.
도 4 및 도 5는 각각 도 2에 도시한 밴드갭 기준 회로에서 비선형 성분의 보상을 설명하는 도면이다.
도 6은 한 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 7은 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 8 및 도 9는 각각 도 7에 도시한 밴드갭 기준 회로에서 비선형 성분의 보상을 설명하는 도면이다.
도 10a는 도 2에 도시한 밴드갭 기준 회로에서 저항 값의 조절에 따른 기준 전압 변동을 예시하는 도면이다.
도 10b는 도 7에 도시한 밴드갭 기준 회로에서 저항 값의 조절에 따른 기준 전압 변동을 예시하는 도면이다.
도 11은 또 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 12a는 도 2에 도시한 밴드갭 기준 회로에서 전원 전압에 따른 기준 전압 변동을 예시하는 도면이다.
도 12b는 도 11에 도시한 밴드갭 기준 회로에서 전원 전압에 따른 기준 전압 변동을 예시하는 도면이다.
도 13은 또 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 14는 한 실시예에 따른 전자 장치를 예시하는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 도면을 참고하여 설명한 흐름도에서, 동작 순서는 변경될 수 있고, 여러 동작들이 병합되거나, 어느 동작이 분할될 수 있고, 특정 동작은 수행되지 않을 수 있다.
또한, 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다.
도 1은 한 실시예에 따른 반도체 장치의 예시 블록도이다.
도 1을 참고하면, 반도체 장치(100)는 밴드갭 기준 회로(110) 및 처리 회로(120)를 포함할 수 있다. 반도체 장치(100)는 예를 들면 표시 장치, 컴퓨팅 장치, 디지털 카메라 등의 다양한 전자 장치에 포함되는 반도체 칩과 같은 반도체 장치일 수 있다. 반도체 장치(100)는 전자 장치로부터 공급받은 전원 전압을 기초로 데이터 신호를 생성할 수 있다.
밴드갭 기준 회로(110)는 전원 전압에 기초해서 기준 전압(VBGR)을 생성할 수 있다. 기준 전압(VBGR)은 밴드갭 기준 전압일 수 있다. 기준 전압(VBGR)은 처리 회로(120)의 동작에 사용되는 전압일 수 있다.
처리 회로(120)는 밴드갭 기준 회로(110)로부터의 기준 전압(VBGR)을 기초로 데이터 신호를 생성할 수 있다. 처리 회로(120)는 예를 들면 아날로그 도메인에서 동작하는 아날로그 회로, 디지털 도메인에서 동작하는 디지털 회로 또는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 회로 중 적어도 하나를 포함할 수 있다. 어떤 실시예에서, 처리 회로(120)는 기준 전압을 다른 전압과의 비교에 사용하여서 데이터 신호를 생성할 수 있다.
도 2는 밴드갭 기준 회로의 한 예를 나타내는 도면이며, 도 3a 및 도 3b는 각각 도 2에 도시한 밴드갭 기준 회로에서 CTAT 전류의 기울기 설정을 설명하는 도면이고, 도 4 및 도 5는 각각 도 2에 도시한 밴드갭 기준 회로에서 비선형 성분의 보상을 설명하는 도면이다.
도 2를 참고하면, 밴드갭 기준 회로(200)는 양극성(bipolar) 트랜지스터(Q11, Q12, Q13), 금속 산화물 반도체(metal oxide semiconductor, MOS) 트랜지스터(M11, M12, M13, M14), 연산 증폭기(operational amplifier)(210) 및 저항(R11, R12, 13, R14, R15, R16)을 포함할 수 있다. 트랜지스터(Q11, Q12, Q13)는 PNP 양극성 접합 트랜지스터(bipolar junction transistor, BJT), 트랜지스터(M11, M12, M13, M14)는 PMOS 트랜지스터일 수 있다. 또한, 트랜지스터(Q11)의 이미터 영역은 트랜지스터(Q12)의 이미터 영역의 N배이고, 트랜지스터(Q13)의 이미터 영역은 트랜지스터(Q12)의 이미터 영역과 크기가 동일할 수 있다. 저항(R12, R13)은 각각 조절 가능한(trimmable) 저항일 수 있으며, 저항(R12)은 저항 네트워크(R12a)와 트리밍(trimming) 회로(R12b)를 포함하고, 저항(R13)도 저항 네트워크(R13a)와 트리밍 회로(R13b)를 포함할 수 있다.
이러한 밴드갭 기준 회로(200)에서, 트랜지스터(Q12)의 이미터-베이스 전압(VEB2)과 트랜지스터(Q11)의 이미터-베이스 전압(VEB1)의 차이(ΔVEB)는 VTln(N)으로 주어질 수 있다. 여기서, VT는 열전압으로, (kT/q)로 주어지고, k는 볼츠만(Boltzmann) 상수이며, T는 절대 온도이고, q는 전자의 전하량이다. 연산 증폭기(210)는 연산 증폭기(210)의 두 입력 단자의 전압(VA, VB)이 동일해지도록 하므로, 두 저항(R11, R16)의 저항 값(R1)이 동일하다면, 트랜지스터(Q12)에 흐르는 전류(IQ12)와 저항(R16)에 흐르는 전류(ICTAT)는 각각 수학식 1 및 수학식 2와 같이 주어질 수 있다. 트랜지스터(M13)은 트랜지스터(M11, M12)와 전류 미러 형태로 연결되어 있으므로, 저항(R13)에 흐르는 전류(IBGR)는 수학식 3과 같이 두 전류(IQ12, ICTAT)의 합으로 주어지고, 수학식 4와 같이 저항(R13)에 의해 결정되는 전압(VBGR)이 밴드갭 기준 회로(200)의 출력 전압(즉, 기준 전압)으로 될 수 있다.
수학식 1 내지 4에서, R1, R2 및 R3는 각각 저항(R11, R12, R13)의 저항 값이다.
트랜지스터(Q12)에 흐르는 전류(IQ12)는 이미터-베이스 전압의 차이(ΔVEB)에 의한 전류로, 온도에 비례하는(proportional to absolute temperature, PTAT) 전류(IPTAT)일 수 있다. 트랜지스터(Q12)의 이미터-베이스 전압(VEB2)은 대체적으로 온도에 반비례하므로, 저항(R16)에 흐르는 전류(ICTAT)는 PTAT 전류(IPTAT)의 온도에 의한 영향을 보완할 수 있다. 저항(R16)에 흐르는 전류(ICTAT)를 CTAT(complementary to absolute temperature, CTAT) 전류라 할 수 있다. 밴드갭 기준 회로(200)의 출력 전압(VBGR)에서 PTAT 전류(IPTAT)에 의한 전압을 PTAT 전압(VPTAT), CTAT 전류(ICTAT)에 의한 전압을 CTAT 전압(VCTAT)이라 할 수 있다. 따라서, PTAT 전류(IPTAT)와 CTAT 전류(ICTAT)의 기울기가 유사하다면, 저항(R13)에 흐르는 전류(IBGR), 즉 출력 전압(VBGR)은 온도와 무관해질 수 있다. 이 경우, PTAT 전류(IPTAT)의 기울기는 온도에 대한 선형 성분으로 저항(R12)에 의해 조절될 수 있다.
양극성 트랜지스터에서 온도에 따른 이미터-베이스 전압(VEB(T))은 수학식 5와 같이 주어질 수 있다. 수학식 5에서 VG0r은 상수 성분이고, 는 온도에 대한 선형 성분이며, 는 온도에 대한 비선형 성분이다. 따라서, 저항(R12)의 저항 값을 조절하여서 PTAT 전류(IPTAT)의 기울기를 조절하는 경우, 이미터-베이스 전압(VEB(T))의 선형 성분을 보상할 수 있지만, 이미터-베이스 전압(VEB(T))의 비선형 성분을 보상할 수 없다. 즉, 도 3a에 도시한 것처럼 저항(R12)의 저항 값을 조절하여서 타겟 온도(예를 들면, 50℃)에서 PTAT 전류(IPTAT)의 기울기와 타겟 온도에서 근사화된 CTAT 전류(aICTAT)의 기울기를 유사하게 설정하더라도, 도 3b에 도시한 것처럼, 온도가 타겟 온도에서 멀어지면 비선형 성분으로 인해 PTAT 전류(IPTAT)의 기울기(dIPTAT/dT)와 CTAT 전류(ICTAT)의 기울기(dICTAT/dT)가 달라질 수 있다. 이에 따라, 저항(R13)에 흐르는 전류(IBGR)가 넓은 온도 영역에서 온도에 둔감한 특성을 가지지 못할 수 있다.
한편, 밴드갭 기준 회로(200)에서, 트랜지스터(Q12)의 컬렉터 전류로 PTAT 전류(α=1)를 인가한 경우의 이미터-베이스 전압(VEB,PTAT(T))은 수학식 6과 같이 주어지고, 컬렉터 전류로 온도에 무관한 전류(α=0)를 인가한 경우의 이미터-베이스 전압(VEB,BGR(T))은 수학식 7과 같이 주어질 수 있다. 따라서, 수학식 8과 같이 두 전압의 차(VEB,PTAT(T)－VEB,BGR(T))를 통해 수학식 5의 비선형 성분을 계산할 수 있다.
수학식 5 내지 8에서, VG0r은 절대 온도 0K에서의 밴드갭 전압, Tr은 기준 온도, η은 이동도의 온도 변화와 관련된 파라미터, α는 컬렉터 전류의 온도 의존성의 멱수(power)를 나타낸다.
다시 도 2를 참고하면, 트랜지스터(Q12)의 전류(IQ12)는 온도에 비례하고, 트랜지스터(M12)의 전류는 대체적으로 온도와 무관할 수 있다. 따라서, 밴드갭 기준 회로(200)는 트랜지스터(M13)를 통해 트랜지스터(M12)에 흐르는 전류를 미러링하여 트랜지스터(Q13)에 주입할 수 있다. 이 경우, 두 저항(R14, R15)을 통해 트랜지스터(M13)에 흐르는 전류를 뺄 수 있다. 두 저항(R14, R15)의 크기가 동일하고, 각 저항(R14, R15)을 통해 흐르는 전류를 INL이라 하면, 트랜지스터(M12, M13)를 통해 흐르는 전류는 (IBGR-INL)로 되고, 트랜지스터(Q13)을 통해 흐르는 전류(IQ13)는 (IBGR-3INL)로 되고, 최종적으로 (IBGR-INL)의 전류가 저항(R13)로 전달될 수 있다.
도 4에 도시한 것처럼, 트랜지스터(Q12)의 전류(IQ12)는 온도에 비례하고, 트랜지스터(Q13)의 전류(IQ13)는 온도에 대체적으로 무관할 수 있다. 도 4에서는 편의상 두 전류(IQ12, IQ13)가 대략적인 변화 경향을 나타낼 수 있는 직선으로 도시되어 있다. INL 전류는 트랜지스터(Q12)의 이미터-베이스 전압(VEB2)과 트랜지스터(Q13)의 이미터-베이스 전압(VEB3)의 차이(VNL)에 비례하고, 트랜지스터(Q12)의 이미터-베이스 전압(VEB2)은 컬렉터 전류(IQ12)로 PTAT 전류를 인가한 경우에 대응하고, 트랜지스터(Q13)의 이미터-베이스 전압은 컬렉터 전류(IQ13)로 온도에 무관한 전류를 인가한 경우에 대응할 수 있다. 이 경우, 트랜지스터(Q12)의 이미터-베이스 전압(VEB2)과 트랜지스터(Q13)의 이미터-베이스 전압(VEB3)의 차이(VNL)는 도 4와 같이 주어질 수 있다.
따라서, 도 5에 도시한 것처럼, INL 전류, 즉 저항(R15)과 이미터-베이스 전압의 차이(VNL)를 통해 비선형 성분을 제어(즉, 곡률 보상(curvature compensation)을 수행)할 수 있다. 즉, VNL 전압에 의해 수학식 8의 출력 전압(VBGR)은 수학식 9 및 도 5와 같이 주어질 수 있다.
수학식 9에서 R5은 저항(R15)의 저항 값이다.
이 경우, (VPTAT＋VCTAT) 전압의 꼭짓점(최고점)과 VNL 전압의 꼭짓점(최고점)이 일치하지 않는 경우, 트랜지스터(Q13)의 전류(IQ13)의 기울기를 조절해서 VNL 전압의 꼭짓점을 이동시킬 수 있다. 그러나 트랜지스터(Q13)의 전류(IQ13)의 기울기는 저항(R12)을 조절해서 조절할 수 있는데, 저항(R12)을 조절하는 경우 PTAT 전류의 기울기(IPTAT)가 변경되어 (VPTAT＋VCTAT) 전압이 변경될 수 있다. 이와 같이, 밴드갭 기준 회로(200)에서는 비선형 보상을 수행하는 경우 비선형 보상이 선형 보상에 영향을 주기 때문에, 비선형 보상을 미세 조절하기가 어려울 수 있다. 따라서, 저항(R12)의 저항 값(R2)을 조절하더라도, 온도에 따른 출력 전압(VBGR)의 최대값과 최소값의 차이가 임계 값을 넘을 수 있다.
또한, 밴드갭 기준 회로(200)에서는 트랜지스터(Q11, Q12)가 오프된 상태에서도 저항(R11, R12)을 통해 전류가 흐를 수 있으므로, 스타트업(start-up) 시에 저항(R11, R12)의 전압으로 인해 두 노드(VA, VB)의 전압이 목표 전압까지 도달하지 못할 수 있다. 따라서, 스타트업 이슈를 방지하기 위해서 밴드갭 기준 회로(200)에 별도의 스타터업 회로(220)가 제공될 수 있다.
또한, 저항(R12)의 저항 값을 조절하기 위해서 트리밍 회로(R12b)가 사용되는데, 저항 네트워크(R12a)에 트리밍 회로(R12b)의 전송 게이트(transmission gate)가 제공되고, 전송 게이트는 저항(R12)의 전류 경로 상에 위치할 수 있다. 따라서, 전송 게이트의 저항도 저항(R12)에 포함되므로, 전원(VDD)의 전압이 변할 때 저항(R12)의 저항 값도 변경되어서 출력 전압(VBGR)의 온도 특성이 변할 수 있다.
도 6은 한 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 6을 참고하면, 밴드갭 기준 회로(600)는 기준 전압 생성 회로(610) 및 보상 회로(640)을 포함할 수 있다.
기준 전압 생성 회로(610)는 PTAT 전류를 생성하고, PTAT 전류에 기초해서 PTAT 전압을 생성할 수 있다. 또한, 기준 전압 생성 회로(610)는 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전압을 생성하고, PTAT 전압, CTAT 전압 및 보상 전압(VCP)에 기초해서 출력 노드에서 출력 전압(기준 전압)(VBGR)을 생성할 수 있다. 기준 전압 생성 회로(610)는 출력 노드에서 생성된 기준 전압(VBGR)을 출력 단자를 통해 출력할 수 있다. 기준 전압 생성 회로(610)는 기준 전압(VBGR)에서 온도 변화에 따른 선형 성분을 보상할 수 있다. 어떤 실시예에서, 기준 전압 생성 회로(610)에서 PTAT 전압의 조절을 통해 온도 변화에 따른 선형 성분의 보상이 조절될 수 있다. 어떤 실시예에서, 보상 전압(VNL)은 기준 전압(VBGR)의 온도 특성 중 비선형 성분을 보상하기 위한 비선형 보상 값일 수 있다. 보상 전압(VNL)은 온도에 대한 비선형 함수로 결정될 수 있다. 따라서, 기준 전압 생성 회로(610)는 보상 전압(VCP)에 기초해서 기준 전압(VBGR)(또는 CTAT 전압)의 온도 특성 중 비선형 성분을 보상할 수 있다. 어떤 실시예에서, 기준 전압 생성 회로(610)는 보상 전류(또는 제2 전류)와 제1 저항에 기초해서 보상 전압(VCP)을 결정할 수 있다.
어떤 실시예에서, 기준 전압 생성 회로(610)는 서로 다른 크기의 이미터 영역을 가지는 두 양극성 트랜지스터("제1 양극성 트랜지스터"와 "제2 양극성 트랜지스터"라 할 수 있다)를 포함하고, 제1 및 제2 양극성 트랜지스터의 이미터-베이스 전압의 차이에 기초해서 PTAT 전류를 생성하고, 제2 양극성 트랜지스터에 PTAT 전류를 전달하여 CTAT 전압을 생성할 수 있다.
보상 회로(640)는 기준 전압 생성 회로(610)에서 생성한 CTAT 전압에 기초해서 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전류를 생성하고, CTAT 전류에 기초해서 보상 전류와 보상 전압(VCP)을 결정할 수 있다. 어떤 실시예에서, 보상 회로(640)는 제1 비선형 보상 회로(620) 및 제2 비선형 보상 회로(630)를 포함할 수 있다.
제1 비선형 보상 회로(620)는 CTAT 전압에 기초해서 PTAT 전류의 온도 특성을 보상하는 CTAT 전류를 생성하고, CTAT 전류에 기초해서 기준 전압(VBGR)에서 온도 변화에 따른 비선형 성분을 보상할 수 있다. 어떤 실시예에서, 제1 비선형 보상 회로(620)는 CTAT 전류에 기초해서 보상 전압(VCP) 중 일부를 결정할 수 있다. 보상 전압(VCP) 중 일부는 온도에 대한 비선형 함수의 꼭짓점일 수 있다. 어떤 실시예에서, 제1 비선형 보상 회로(620)는 CTAT 전압이 전달되는 제2 저항을 포함하고, 제2 저항의 저항 값에 기초해서 CTAT 전류를 조절할 수 있다. 어떤 실시예에서, 제1 비선형 보상 회로(620)는 CTAT 전압이 전달되는 제2 저항에 흐르는 전류를 미러링해서 CTAT 전류를 결정할 수 있다. 따라서, 제1 비선형 보상 회로(620)는 제2 저항에 기초해서 보상 전압(VCP) 중 일부를 결정할 수 있다.
제2 비선형 보상 회로(630)는 PTAT 전류, CTAT 전류 및 CTAT 전압에 기초해서 보상 전류와 보상 전압(VCP)을 결정할 수 있다. 어떤 실시예에서, 제2 비선형 보상 회로(630)는 기준 전압 생성 회로(610)의 출력 단자로 전달되는 전류를 미러링하여 PTAT 전류를 수신할 수 있다. 제2 비선형 보상 회로(630)는 미러링한 전류와 제1 비선형 보상 회로(620)에서 생성한 CTAT 전류에 기초해서 온도 특성이 보상된 전류(앞으로 "BGR 전류"라 한다)를 생성하고, CTAT 전압과 BGR 전류에 기초해서 보상 전류와 보상 전압(VCP)을 생성하고, 보상 전압(VCP)을 기준 전압 생성 회로(610)로 제공할 수 있다. 어떤 실시예에서, 제2 비선형 보상 회로(630)는 보상 전압(VCP) 중 일부를 조절할 수 있다. 보상 전압(VCP) 중 일부는 온도에 대한 비선형 함수의 곡률일 수 있다. 어떤 실시예에서, 제2 비선형 보상 회로(630)는 제3 저항을 포함하고, 제3 저항의 저항 값에 기초해서 보상 전압(VCP) 중 일부를 조절할 수 있다.
어떤 실시예에서, 제2 비선형 보상 회로(630)는 BRG 전류가 전달되는 제3 양극성 트랜지스터를 포함하고, 제3 양극성 트랜지스터의 이미터-베이스 전압과 기준 전압 생성 회로(610)의 제2 양극성 트랜지스터의 이미터-베이스 전압의 차이 및 제3 저항에 기초해서 보상 전류를 결정할 수 있다.
이상에서 설명한 것처럼, 밴드갭 기준 회로(600)는 기준 전압 생성 회로(610)가 선형 성분을 보상하고, 제1 비선형 보상 회로(620)와 제2 비선형 보상 회로(630)가 각각 비선형 성분을 보상할 수 있다. 선형 성분에 사용되는 저항과 다른 저항이 비선형 성분의 보상에 사용되므로, 비선형 성분의 보상이 선형 성분의 보상에 영향을 주지 않을 수 있다. 또한, 비선형 성분의 곡률과 꼭짓점이 별도로 보상될 수 있으므로, 비선형 성분이 정밀하게 보상될 수 있다.
도 7은 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이며, 도 8 및 도 9는 각각 도 7에 도시한 밴드갭 기준 회로에서 비선형 성분의 보상을 설명하는 도면이다. 도 10a는 도 2에 도시한 밴드갭 기준 회로에서 저항 값의 조절에 따른 기준 전압 변동을 예시하는 도면이고, 도 10b는 도 7에 도시한 밴드갭 기준 회로에서 저항 값의 조절에 따른 기준 전압 변동을 예시하는 도면이다.
도 7을 참고하면, 밴드갭 기준 회로(700)는 기준 전압 생성 회로(710), 제1 비선형 보상 회로(720) 및 제2 비선형 보상 회로(730)를 포함할 수 있다. 기준 전압 생성 회로(710)는 트랜지스터(Q21, Q22), 트랜지스터(M21, M22), 연산 증폭기(711) 및 저항(R21, R22, R23)을 포함할 수 있다. 제1 비선형 보상 회로(720)는 트랜지스터(M24, M25), 연산 증폭기(721) 및 저항(R26)을 포함하고, 제2 비선형 보상 회로(730)는 트랜지스터(Q23), 트랜지스터(M23) 및 저항(R24, R25)을 포함할 수 있다.
어떤 실시예에서, 트랜지스터(Q21, Q22, Q23)은 양극성 트랜지스터이고, 트랜지스터(M21, M22, M23, M24, M25)는 MOS 트랜지스터일 수 있다. 어떤 실시예에서, 트랜지스터(Q21, Q22, Q23)는 PNP BJT이고, 트랜지스터(M21, M22, M23, M24, M25)는 PMOS 트랜지스터일 수 있다. 각 트랜지스터(Q21, Q22, Q23, M21, M22, M23, M24, M25)는 제1 입력 단자, 제2 입력 단자 및 제어 단자를 가질 수 있다. 트랜지스터(Q21, Q22, Q23)가 BJT인 경우, 제1 입력 단자, 제2 입력 단자 및 제어 단자는 각각 컬렉터, 이미터 및 베이스일 수 있다. 트랜지스터(M21, M22, M23, M24, M25)가 MOS 트랜지스터인 경우, 제1 입력 단자, 제2 입력 단자 및 제어 단자는 각각 소스, 드레인 및 게이트일 수 있다.
기준 전압 생성 회로(710)에서, 트랜지스터(Q21, Q22)는 각각 다이오드 연결될 수 있다. 즉, 각 트랜지스터(Q21, Q22)에서 베이스와 컬렉터가 연결될 수 있다. 또한, 트랜지스터(Q21, Q22)의 컬렉터는 전원(VSS)에 연결될 수 있다. 전원(VSS)은 예를 들면 접지 단자일 수 있다. 또한 트랜지스터(또는 "제1 트랜지스터"라 할 수 있다)(Q21)의 이미터 영역은 트랜지스터(또는 "제2 트랜지스터"라 할 수 있다)(Q22)의 이미터 영역의 N배일 수 있다. N은 1보다 큰 수일 수 있다. 트랜지스터(Q21)의 이미터와 노드(또는 "제1 노드"라 할 수 있다)(VA) 사이에 저항(또는 "제4 저항"이라 할 수 있다)(R21)이 연결되고, 트랜지스터(Q22)의 이미터가 노드(또는 "제2 노드"라 할 수 있다)(VB)에 연결될 수 있다. 노드(VA)는 연산 증폭기(711)의 양극 입력 단자에 연결되고, 노드(VB)는 연산 증폭기("제1 연산 증폭기"라 할 수 있다)(711)의 음극 입력 단자에 연결될 수 있다.
트랜지스터(M21, M22)의 소스는 전원(VDD)에 연결되고, 트랜지스터(M21, M22)의 게이트는 서로 연결될 수 있다. 전원(VDD)은 전원(VSS)보다 높은 전압을 공급할 수 있다. 또한, 트랜지스터(M21, M22)의 게이트는 연산 증폭기(711)의 출력 단자에 연결되고, 트랜지스터(M21, M22)는 연산 증폭기(711)의 출력에 응답하여 제어될 수 있다. 트랜지스터(M21)의 드레인이 연결된 노드(또는 "제5 노드"라 할 수 있다)와 노드(VA) 사이에는 저항(또는 "제5 저항"이라 할 수 있다)(R22)이 연결될 수 있다. 트랜지스터(또는 "제4 트랜지스터"라 할 수 있다)(M22)의 드레인은 기준 전압(VBGR)이 생성되는 출력 노드에 연결되고, 출력 노드와 노드(VB) 사이에는 저항(또는 "제1 저항"이라 할 수 있다)(R23)이 연결될 수 있다. 어떤 실시예에서, 저항(R22, R23)은 동일한 저항 값을 가질 수 있다.
제2 비선형 보상 회로(730)에서, 트랜지스터("제3 트랜지스터"라 할 수 있다)(Q23)는 다이오드 연결될 수 있다. 즉, 트랜지스터(Q23)에서 베이스와 컬렉터가 연결될 수 있다. 또한, 트랜지스터(Q23)의 컬렉터는 전원(VSS)에 연결될 수 있다. 또한, 트랜지스터(Q23)의 이미터 영역은 트랜지스터(Q22)의 이미터 영역과 동일한 크기를 가질 수 있다. 트랜지스터(또는 "제5 트랜지스터"라 할 수 있다)(M23)의 소스는 전원(VDD)에 연결되고, 트랜지스터(M23)의 게이트는 트랜지스터(M21, M22)의 게이트에 연결될 수 있다. 즉, 트랜지스터(M23)는 트랜지스터(M21, M22)의 전류를 미러링하는 전류 미러를 형성할 수 있다. 또한 트랜지스터(M23)의 게이트는 연산 증폭기(711)의 출력 단자에 연결되고, 트랜지스터(M23)는 연산 증폭기(711)의 출력에 응답하여 제어될 수 있다. 트랜지스터(M33)의 드레인과 트랜지스터(Q23)의 이미터가 노드(또는 "제3 노드"라 할 수 있다)(VC)에서 연결될 수 있다. 또한, 노드(VC)와 노드(VA) 사이에 저항(또는 "제5 저항"이라 할 수 있다)(R24)이 연결되고, 노드(VC)와 노드(VB) 사이에 저항(또는 "제3 저항"이라 할 수 있다)(R25)이 연결될 수 있다. 어떤 실시예에서, 저항(R24, R25)은 동일한 저항 값을 가질 수 있다.
제1 비선형 보상 회로(720)에서, 트랜지스터(M24, M25)의 소스는 전원(VDD)에 연결되고, 트랜지스터(M24, M25)의 게이트는 서로 연결될 수 있다. 즉, 트랜지스터(M24, M25)는 전류 미러를 형성할 수 있다. 또한 트랜지스터(M24, M25)의 게이트는 연산 증폭기(또는 "제2 연산 증폭기"라 할 수 있다)(721)의 출력 단자에 연결되고, 트랜지스터(M24, M25)는 연산 증폭기(721)의 출력에 응답하여 제어될 수 있다. 트랜지스터(또는 "제6 트랜지스터"라 할 수 있다)(M24)의 드레인은 노드(VC)에 연결되고, 트랜지스터(또는 "제7 트랜지스터"라 할 수 있다)(M25)의 드레인은 노드(또는 "제4 노드"라 할 수 있다)(VD)에 연결되고, 노드(VD)와 전원(VSS) 사이에 저항(또는 "제1 저항"이라 할 수 있다)(R26)이 연결될 수 있다. 연산 증폭기(721)의 양극 입력 단자는 노드(VB)이고, 연산 증폭기(721)의 음극 입력 단자는 노드(VD)일 수 있다. 이에 따라, 저항(R26)의 전압이 연산 증폭기(721)의 음극 입력 단자에 전달될 수 있다.
기준 전압 생성 회로(710)에서, 트랜지스터(Q22)의 이미터-베이스 전압(VEB2)과 트랜지스터(Q21)의 이미터-베이스 전압(VEB1)의 차이(ΔVEB)는 VTln(N)으로 주어질 수 있다. 두 트랜지스터(Q21, Q22)에 흐르는 전류는 동일하므로, 트랜지스터(Q22)에 흐르는 전류(IQ22)는 수학식 10과 같이 주어질 수 있다. 트랜지스터(Q22)에 흐르는 전류(IQ22)는 온도에 비례하므로 PTAT 전류(IPTAT)라 할 수 있다. 또한, 노드(VC)에서 노드(VA) 또는 노드(VB)로 흐르는 전류를 INL이라 하면, 트랜지스터(M22)에 흐르는 전류는 (IPTAT－INL)로 주어질 수 있다. 따라서, 저항(R23)의 양 단자의 전압(VPTAT1)은 수학식 11과 같이 주어지고, 수학식 11에서 전압(VPTAT)은 PTAT 전류(IPTAT)와 저항(R23)에 의해 결정되므로, PTAT 전압이라 할 수 있다. 따라서, PTAT 전압은 저항(R23)의 저항 값(R3)에 의해 조절될 수 있다. 또한, 수학식 11에서 VCP 전압은 비선형 보상 전압이라 할 수 있다.
수학식 10과 11에서, R1 및 R3은 각각 저항(R21, R23)의 저항 값이다.
제2 비선형 보상 회로(730)에서, 트랜지스터(M23)는 트랜지스터(M22)에 흐르는 PTAT 전류(IPTAT)에 대응하는 전류(IPTAT－INL)를 미러링하여 트랜지스터(Q23)에 공급할 수 있다. 전류(IPTAT－INL)는 PTAT 전류(IPTAT)와 동일한 온도 경향성을 가지므로, PTAT 전류(IPTAT)와 다른 온도 경향성을 가지는 CTAT 전류(ICTAT)를 생성하기 위해 제1 비선형 보상 회로(720)가 제공될 수 있다. 연산 증폭기(721)의 두 입력 단자의 전압은 동일해지므로, 저항(R26)에 걸리는 전압, 즉 노드(VD)의 전압은 트랜지스터(Q22)의 이미터-베이스 전압(VEB2)과 동일해질 수 있다. 따라서, 트랜지스터(M25)에 흐르는 전류(ICTAT)는 트랜지스터(Q22)의 이미터-베이스 전압(VEB2)과 저항(R26)에 의해 결정되며, 수학식 12와 같이 주어질 수 있다. 또한, 두 트랜지스터(M24, M25)는 전류 미러를 형성하므로, 트랜지스터를 통해 동일한 전류(ICTAT)가 흐를 수 있다. 트랜지스터(Q22)의 이미터-베이스 전압(VEB2)이 PTAT 전류(IPTAT)와 다른 온도 경향성을 가지므로, 트랜지스터(Q22)의 이미터-베이스 전압(VEB2)이 CTAT 전압(VCTAT)이고, 트랜지스터(M24, M25)에 흐르는 전류(ICTAT)는 CTAT 전류일 수 있다. 즉, 제1 비선형 보상 회로(720)는 노드(VB)의 전압, 즉 트랜지스터(Q22)의 이미터-베이스 전압(VCTAT)에 기초해서 저항(R26)을 통해 CTAT 전류(ICTAT)를 생성할 수 있다.
수학식 12에서, R6은 저항(R26)의 저항 값이다.
트랜지스터(Q23)에는 트랜지스터(M23)를 통해 전달되는 PTAT 전류(IPTAT)에 대응하는 전류(IPTAT－INL)와 트랜지스터(M24)를 통해 전달되는 CTAT 전류(ICTAT)가 합쳐져서 온도에 대체적으로 무관한 BGR 전류(IBGR)가 공급될 수 있다. 한편, 노드(VC)에서 노드(VA) 또는 노드(VB)로 보상 전류(INL)가 흐르므로, 트랜지스터(Q23)의 BGR 전류(IBGR)는 수학식 13과 같이 주어질 수 있다. 이 경우, 트랜지스터(Q22)의 전류(IPTAT)와 트랜지스터(Q23)의 전류(IBGR)의 온도 경향성이 다르므로, 트랜지스터(Q23)의 이미터-베이스 전압(VEB3)과 트랜지스터(Q23)의 이미터-베이스 전압(VEB2)의 차이(VNL)를 이용하면 이미터-베이스 전압의 비선형 성분을 보상할 수 있다. 두 트랜지스터(Q23, Q22)의 이미터-베이스 전압의 차이(VNL)에 기초해서 보상 전류(INL)가 결정되고, 보상 전류(INL)에 기초해서 비선형 성분을 보상하는 비선형 보상 전압(VCP)이 결정될 수 있다.
비선형 보상 전압(VCP)은 온도에 대한 비선형 함수로 주어질 수 있다. 수학식 12와 같이 저항(R26)의 저항 값에 의해 CTAT 전류(ICTAT)가 결정되고, 수학식 13과 같이 CTAT 전류(ICTAT)에 의해 트랜지스터(Q23)의 전류(IQ23)가 결정되므로, 비선형 보상 전압(VCP)은 CTAT 전류(ICTAT), 즉 저항(R26)에 의해 조절될 수 있다. 밴드갭 기준 회로(700)에서는 VNL 전압을 저항(R25)를 거쳐 노드(VB)에 연결하면, 저항(R25)을 통해 보상 전류(INL)가 흐를 수 있다.
위에서 설명한 관계에 기초해서, 밴드갭 기준 회로(700)에서 생성되는 기준 전압(VBGR)은 수학식 14와 같이 주어질 수 있다.
수학식 14에서, R5는 저항(R25)의 저항 값이다.
앞서 설명한 것처럼, 기준 전압(VBGR)에서 선형 성분은 PTAT 전압(VPTAT)에 의해 보상될 수 있다. 이 경우, PTAT 전압(VPTAT)의 기울기는 저항(R23)의 저항 값(R3)을 조절함으로써 결정될 수 있다. 또한, 트랜지스터(Q22)의 전류(IQ22), 즉 PTAT 전류(IPTAT)는 온도에 비례하고, 트랜지스터(Q23)의 전류(IQ23), 즉 BGR 전류(IBGR)는 온도에 대체적으로 무관하므로, 비선형 보상 전압(VCP)을 통해 비선형 성분을 보상할 수 있다.
도 8에 도시한 것처럼, 저항(R26)의 저항 값을 조절함으로써 트랜지스터(Q23)의 전류(IQ23)의 온도에 따른 기울기를 제어할 수 있다. 트랜지스터(Q22, Q23)의 전류(IQ23, IQ23)는 비선형 성분에 의해 온도에 대해 곡선의 형태로 주어지지만, 도 8에서는 편의상 트랜지스터(Q22, Q23)의 전류(IQ23, IQ23)가 대략적인 변화 경향을 나타낼 수 있는 직선으로 도시되어 있다. VNL 전압 및 비선형 보상 전압(VCP)은 온도에 대해 비선형 함수로 주어지며, 트랜지스터(Q23)의 전류(IQ23)의 온도에 따른 기울기를 제어하는 경우, VNL 전압 및 비선형 보상 전압(VCP)의 곡선의 꼭짓점의 위치가 이동할 수 있다. 마찬가지로, PTAT 전압(VPTAT)과 CTAT 전압(VCTAT)의 합도 온도에 대해 비선형 함수로 주어질 수 있다. 수학식 13과 같이, 기준 전압(VBGR)은 PTAT 전압(VPTAT)과 CTAT 전압(VCTAT)의 합에서 비선형 보상 전압(VCP)을 뺀 값으로 주어질 수 있다. 따라서, 도 9에 도시한 것처럼, 저항(R26)의 저항 값을 조절하여 비선형 보상 전압(VCP)의 꼭짓점을 PTAT 전압(VPTAT)과 CTAT 전압(VCTAT)의 합의 꼭짓점에 대응하도록 이동함으로써, 기준 전압(VBGR)이 온도에 대체적으로 무관하도록 만들 수 있다. 어떤 실시예에서, PTAT 전압(VPTAT)과 CTAT 전압(VCTAT)의 합과 비선형 보상 전압(VCP)의 곡률이 다른 경우, 저항(R25)의 저항 값을 조절하여 비선형 보상 전압(VCP)의 곡률을 조절할 수 있다. 이 경우, 저항(R26) 또는 저항(R25)의 조절은 저항(R23)에 의해 결정되는 PTAT 전압(VPTAT)에 영향을 끼치지 않으므로, 비선형 성분의 조절이 선형 성분의 보상에 영향을 끼치는 것을 방지할 수 있다.
앞서 설명한 것처럼, 도 2에 도시한 밴드갭 기준 회로(200)에서는 비선형 보상을 수행하는 경우 비선형 보상이 선형성 보상에 영향을 주기 때문에, 비선형 보상을 미세 조절하기가 어려울 수 있다. 예를 들면, 도 10a에 도시한 것처럼, 저항(R22)의 저항 값(R2)이 8.83kΩ, 8.93kΩ 및 9.03kΩ으로 조절된 경우에, 최대값(VMAX)과 최소값(VMIN)의 차이는 각각 1.92mV, 0.8mV 및 2.84mV로 나타날 수 있다. 그러나 도 7 내지 도 9을 참고로 하여 설명한 것처럼, 저항(R26)의 저항 값을 조절하여 비선형 성분을 보상하는 경우에, 온도에 따른 기준 전압(VBGR)의 최대값과 최소값의 차이가 임계 값을 넘지 않으므로, 기준 전압(VBGR)이 온도에 대체적으로 무관한 것을 알 수 있다. 예를 들면, 도 10b에 도시한 것처럼, 저항 값(R6)이 18.6kΩ, 17.8kΩ 및 16.9kΩ으로 조절된 경우에, 최대값과 최소값의 차이는 각각 0.171mV, 0.125mV 및 0.197mV로 나타날 수 있다. 이러한 최대값과 최소값의 차이는 도 10a에 도시한 경우보다 현저히 작은 것을 알 수 있다.
또한, 밴드갭 기준 회로(700)는 PTAT 전압(VPTAT)과 CTAT 전압(VCTAT)에 기초해서 기준 전압(VBGR)을 생성하는 전압형 밴드갭 기준 회로이므로, 트랜지스터(Q21, Q22)가 오프된 경우에 전류 경로가 형성되지 않을 수 있다. 따라서, 트랜지스터의 오프 시에 형성되는 전류 경로에 의해 발생하는 스타트업 이슈가 발생하지 않을 수 있다.
도 11은 또 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이며, 도 12a는 도 2에 도시한 밴드갭 기준 회로에서 전원 전압에 따른 기준 전압 변동을 예시하는 도면이고, 도 12b는 도 11에 도시한 밴드갭 기준 회로에서 전원 전압에 따른 기준 전압 변동을 예시하는 도면이다.
도 11을 참고하면, 밴드갭 기준 회로(1100)는 기준 전압 생성 회로(1110), 제1 비선형 보상 회로(1120) 및 제2 비선형 보상 회로(1130)를 포함할 수 있다. 기준 전압 생성 회로(1110)는 트랜지스터(Q31, Q32), 트랜지스터(M31, M32), 연산 증폭기(1111) 및 저항(R31, R32, R33)을 포함할 수 있다. 제1 비선형 보상 회로(1120)는 트랜지스터(M34, M35), 연산 증폭기(1121) 및 저항(R36)을 포함하고, 제2 비선형 보상 회로(1130)는 트랜지스터(Q33), 트랜지스터(M33) 및 저항(R34, R35)을 포함할 수 있다.
트랜지스터(Q31, Q32, Q33, M31, M32, M33, M34, M35), 연산 증폭기(1111, 1121) 및 저항(R31, R32, R33, R34, R35, R36)의 연결 관계는 도 7을 참고로 하여 설명한 실시예로부터 용이하게 알 수 있으므로, 그 설명을 생략한다.
저항(R33, R36)은 각각 조절 가능한(trimmable) 저항일 수 있다. 어떤 실시예에서, 저항(R32)도 저항(R23)과 동일한 저항 값을 가지기 위해 조절 가능한 저항일 수 있다. 따라서, 도 7 내지 도 10b를 참고로 하여 설명한 것처럼, 저항(R33)의 저항 값을 조절해서 밴드갭 기준 회로(1100)의 선형 성분을 보상하고, 저항(R36)의 저항 값을 조절해서 밴드갭 기준 회로(1100)의 비선형 성분을 보상할 수 있다. 어떤 실시예에서, 저항(R35)도 조절 가능한 저항일 수 있으며, 저항(R35)의 저항 값을 조절해서 밴드갭 기준 회로(1100)의 비선형 성분을 추가로 보상할 수 있다. 어떤 실시예에서, 저항(R34)도 저항(R35)과 동일한 저항 값을 가지기 위해 조절 가능한 저항일 수 있다.
어떤 실시예에서, 저항(R33, R36)을 조절 가능한 저항으로 설정하기 위해, 저항(R33)은 저항 네트워크(R33a)와 트리밍 회로(R33b)를 포함하고, 저항(R36)도 저항 네트워크(R36a)와 트리밍 회로(R36b)를 포함할 수 있다. 이 경우, 저항 네트워크(R33a)에 제공되는 트리밍 회로(R33b)의 전송 게이트는 저항(R33)의 전류 경로 상에 위치하지 않을 수 있다. 따라서, 전원(VDD)의 전압의 변경되더라도 저항(R33)의 저항 값은 거의 변하지 않으므로, 전원(VDD)의 전압의 변경에 의한 기준 전압(VBGR)의 온도 특성이 변하는 것을 방지할 수 있다.
앞서 설명한 것처럼, 도 2에 도시한 밴드갭 기준 회로(200)에서는 트리밍 회로(R12a)의 전송 게이트에 형성되는 전류 경로로 인해 전원(VDD) 전압에 따라 기준 전압(VBGR)의 온도 특성이 심하게 변할 수 있다. 예를 들면, 도 12a에 도시한 것처럼, 전원(VDD) 전압이 1.98V, 1.8V 및 1.62V인 경우, 온도에 따른 출력 전압(VBGR)의 최대값(VMAX)과 최소값(VMIN)의 차이가 각각 1.27mV, 0.8mV 및 2.26mV인 것을 알 수 있다. 그러나 도 12b에 도시한 것처럼, 예를 들면, 전원(VDD) 전압이 1.98V, 1.8V 및 1.62V인 경우, 밴드갭 기준 회로(1100)에서는 온도에 따른 출력 전압(VBGR)의 최대값(VMAX)과 최소값(VMIN)의 차이가 각각 0.170mV, 0.125mV 및 0.260mV인 것을 알 수 있다. 즉, 밴드갭 기준 회로(1100)에서는 전원(VDD) 전압이 변하더라도 기준 전압(VBGR)의 온도 특성이 안정적으로 유지될 수 있다.
도 13은 또 다른 실시예에 따른 밴드갭 기준 회로를 예시하는 도면이다.
도 13을 참고하면, 밴드갭 기준 회로(1300)는 기준 전압 생성 회로(1310), 제1 비선형 보상 회로(1320) 및 제2 비선형 보상 회로(1330)를 포함할 수 있다. 기준 전압 생성 회로(1310)는 트랜지스터(Q41, Q42), 트랜지스터(M41, M42), 연산 증폭기(1311) 및 저항(R41, R42, R43)을 포함할 수 있다. 제1 비선형 보상 회로(1320)는 트랜지스터(M44, M45), 연산 증폭기(1321) 및 저항(R46)을 포함하고, 제2 비선형 보상 회로(1330)는 트랜지스터(Q43), 트랜지스터(M43) 및 저항(R44, R45)을 포함할 수 있다. 도 13에 도시한 것처럼, 트랜지스터(Q41, Q42, Q43)는 NPN BJT이고, 트랜지스터(M41, M42, M43, M44, M45)는 NMOS 트랜지스터일 수 있다.
트랜지스터(Q41, Q42)는 각각 다이오드 연결될 수 있다. 즉, 각 트랜지스터(Q41, Q42)에서 베이스와 컬렉터가 연결될 수 있다. 또한, 트랜지스터(Q41, Q42)의 컬렉터는 전원(VDD)에 연결될 수 있다. 또한 트랜지스터(Q41)의 이미터 영역은 트랜지스터(Q42)의 이미터 영역의 N배일 수 있다. 트랜지스터(Q41)의 이미터와 노드(VA) 사이에 저항(R41)이 연결되고, 트랜지스터(Q42)의 이미터가 노드(VB)에 연결될 수 있다. 노드(VA)는 연산 증폭기(1311)의 양극 입력 단자이고, 노드(VB)는 연산 증폭기(1311)의 음극 입력 단자일 수 있다.
트랜지스터(M41, M42)의 소스는 전원(VSS)에 연결되고, 트랜지스터(M41, M42)의 게이트는 서로 연결될 수 있다. 또한, 트랜지스터(M41, M42)의 게이트는 연산 증폭기(1311)의 출력 단자에 연결될 수 있다. 트랜지스터(M41)의 드레인과 노드(VA) 사이에는 저항(R42)이 연결될 수 있다. 트랜지스터(M42)의 드레인은 기준 전압(VBGR)이 생성되는 출력 노드에 연결되고, 출력 노드와 노드(VB) 사이에는 저항(R43)이 연결될 수 있다. 어떤 실시예에서, 저항(R42, R43)은 동일한 저항 값을 가질 수 있다. 트랜지스터(Q43)는 다이오드 연결될 수 있다. 즉, 트랜지스터(Q43)에서 베이스와 컬렉터가 연결될 수 있다. 또한, 트랜지스터(Q43)의 컬렉터는 전원(VDD)에 연결될 수 있다. 또한, 트랜지스터(Q43)의 이미터 영역은 트랜지스터(Q42)의 이미터 영역과 동일한 크기를 가질 수 있다.
트랜지스터(M43)의 소스는 전원(VSS)에 연결되고, 트랜지스터(M43)의 게이트는 트랜지스터(M41, M42)의 게이트에 연결될 수 있다. 즉, 트랜지스터(M43)는 트랜지스터(M41, M42)의 전류를 미러링하는 전류 미러를 형성할 수 있다. 또한 트랜지스터(M43)의 게이트는 연산 증폭기(1311)의 출력 단자에 연결될 수 있다. 트랜지스터(M33)의 드레인과 트랜지스터(Q43)의 이미터가 노드(VC)에서 연결될 수 있다. 또한, 노드(VC)와 노드(VA) 사이에 저항(R44)이 연결되고, 노드(VC)와 노드(VB) 사이에 저항(R45)이 연결될 수 있다. 어떤 실시예에서, 저항(R44, R45)은 동일한 저항 값을 가질 수 있다.
트랜지스터(M44, M45)의 소스는 전원(VSS)에 연결되고, 트랜지스터(M44, M45)의 게이트는 서로 연결될 수 있다. 전원(VSS)은 전원(VDD)보다 낮은 전압을 공급하고, 예를 들면 접지 단자일 수 있다. 즉, 트랜지스터(M44, M45)는 전류 미러를 형성할 수 있다. 또한 트랜지스터(M44, M45)의 게이트는 연산 증폭기(1321)의 출력 단자에 연결될 수 있다. 트랜지스터(M44)의 드레인은 노드(VC)에 연결되고, 트랜지스터(M45)의 드레인은 노드(VD)에 연결되고, 노드(VD)와 전원(VSS) 사이에 저항(R46)이 연결될 수 있다. 연산 증폭기(1321)의 양극 입력 단자는 노드(VB)이고, 연산 증폭기(1321)의 음극 입력 단자는 노드(VD)일 수 있다.
이러한 밴드갭 기준 회로(1300)도 도 7 내지 도 12b를 참고로 하여 설명한 것처럼 동작할 수 있으므로, 그 설명을 생략한다.
다음, 위에서 설명한 밴드갭 기준 회로 또는 반도체 장치가 사용되는 전자 장치의 한 예에 대해서 도 14를 참고로 하여 설명한다.
도 14는 한 실시예에 따른 전자 장치를 예시하는 도면이다.
도 14를 참고하면, 전자 장치(1400)의 한 예로 표시 장치(1400)가 사용될 수 있다. 표시 장치(1400)는 표시 패널(1410), 소스 드라이버(1420), 게이트 드라이버(1430) 및 타이밍 컨트롤러(1440)를 포함할 수 있다.
표시 패널(1410)은 행렬 형태로 배열된 복수의 화소(1411), 그리고 복수의 화소(1411)에 각각 연결되는 복수의 데이터 라인(1412), 복수의 게이트 라인(1413) 및 복수의 센싱 라인(1414)을 포함할 수 있다. 복수의 데이터 라인(1412)과 복수의 센싱 라인(1414)은 행 방향으로 뻗어 있고, 복수의 게이트 라인(1413)은 열 방향으로 뻗어 있을 수 있다. 어떤 실시예에서, 각 화소(1411)는 유기 발광 다이오드(organic light emitting diode)를 포함하고, 표시 장치(1400)는 유기 발광 표시 장치일 수 있다. 어떤 실시예에서, 데이터 라인(1412)과 센싱 라인(1414)은 하나의 라인으로 형성될 수도 있다.
각 화소(1411)는 대응하는 게이트 라인(1413)을 통해 입력되는 게이트 펄스에 응답하여 대응하는 데이터 라인(1412)을 통해 입력되는 데이터 신호를 입력 받을 수 있다. 또한 각 화소(1411)는 대응하는 게이트 라인(1413)을 통해 입력되는 게이트 펄스에 응답하여 대응하는 센싱 라인(1414)을 통해 센싱 신호를 출력할 수 있다. 각 화소(1411)는 OLED, 게이트 펄스에 응답하여 동작하는 구동 트랜지스터 및 OLED의 발광을 제어하는 트랜지스터를 포함할 수 있다.
타이밍 컨트롤러(1440)는 소스 드라이버(1420)과 게이트 드라이버(1430)의 동작을 제어할 수 있다. 소스 드라이버(1420)는 타이밍 컨트롤러(1440)로부터의 제어 신호에 응답하여 복수의 데이터 라인(1412)로 데이터 신호를 전달하고, 타이밍 컨트롤러(1440)로부터의 제어 신호에 응답하여 복수의 센싱 라인(1414)으로부터 센싱 신호를 수신할 수 있다. 게이트 드라이버(1430)는 타이밍 컨트롤러(1440)로부터의 제어 신호에 응답하여 복수의 게이트 라인(1413)으로 게이트 펄스를 차례로 전달할 수 있다.
어떤 실시예에서, 소스 드라이버(1420)는 복수의 소스 집적 회로(integrated circuit, IC)을 포함하고, 각 소스 IC는 복수의 데이터 라인(1412) 중 일부 데이터 라인과 복수의 센싱 라인(1414) 중 일부 센싱 라인에 대응할 수 있다. 각 소스 IC는 샘플링 회로(1421), 밴드갭 기준 회로(1422) 및 아날로그 디지털 변환 회로(analog to digital converting circuit, ADC)(1423)를 포함할 수 있다. 어떤 실시예에서, 샘플링 회로(1421)는 센싱 라인(1414)마다 제공될 수 있다. ADC(1423)도 샘플링 회로(1421)마다 제공될 수 있다. 어떤 실시예에서, ADC(1423)는 소정 개수의 샘플링 회로(1421)마다 제공될 수 있다.
밴드갭 기준 회로(1422)는 도 6 내지 도 13을 참고로 하여 설명한 것처럼 기준 전압(VBGR)을 생성할 수 있다. 샘플링 회로(1421)는 센싱 라인(1414)을 통해 수신한 센싱 신호를 샘플링하고, ADC(1423)는 밴드갭 기준 회로(1422)에서 생성된 기준 전압(VBGR)에 기초해서 샘플링 회로(1421)에서 샘플링된 센싱 신호를 디지털 센싱 데이터로 변환할 수 있다. 소스 드라이버(1420)는 ADC(1423)에서 변환된 센싱 데이터를 타이밍 컨트롤러(1440)로 전달할 수 있다.
타이밍 컨트롤러(1440)는 센싱 데이터에 기초해서 화소(1411)의 구동 트랜지스터의 문턱 전압 편차 또는 이동도 편차를 계산하고, 편차를 보상하기 위한 보상 데이터를 생성할 수 있다. 타이밍 컨트롤러(1440)는 보상 데이터에 기초해서 비디오 데이터를 보정하고, 보정된 비디오 데이터를 소스 드라이버(1420)로 전달할 수 있다. 소스 드라이버(1420)는 보정된 비디오 데이터에 기초해서 데이터 신호를 생성할 수 있다.
이상에서 설명한 실시예에 따르면, 소스 드라이버(1420)가 복수의 소스 IC를 포함하더라도, 복수의 소스 IC에서는 온도 변화와 관계없이 동일한 기준 전압(VBGR)을 생성할 수 있으므로, 복수의 소스 IC에서 센싱 데이터에서 편차가 발생하지 않을 수 있다. 따라서, 온도 변화에 관계없이 복수의 화소(1411)에서의 문턱 전압 편차 또는 이동도 편차가 정확하게 보상될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. PTAT(proportional to absolute temperature) 전압 및 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT(complementary to absolute temperature) 전압을 생성하고, 상기 PTAT 전압, 상기 CTAT 전압 및 보상 전압에 기초해서 출력 노드에서 기준 전압을 생성하는 기준 전압 생성 회로, 그리고
    상기 CTAT 전압에 기초해서 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전류를 생성하고, 상기 CTAT 전류에 기초해서 상기 보상 전압을 결정하는 보상 회로
    를 포함하는 밴드갭 기준 회로.
  2. 제1항에서,
    상기 기준 전압 생성 회로는 제1 저항을 포함하며, 상기 제1 저항과 PTAT 전류에 기초해서 상기 PTAT 전압을 결정하고,
    상기 보상 회로는 상기 제2 저항을 포함하며, 상기 제2 저항에 기초해서 상기 CTAT 전류를 결정하는
    밴드갭 기준 회로.
  3. 제2항에서,
    상기 보상 회로는,
    상기 제2 저항을 포함하며, 상기 제2 저항과 상기 CTAT 전압에 기초해서 상기 CTAT 전류를 결정하는 제1 비선형 보상 회로, 그리고
    상기 PTAT 전류, 상기 CTAT 전류 및 상기 CTAT 전압에 기초해서 상기 보상 전압을 결정하는 제2 비선형 보상 회로, 그리고
    를 더 포함하는 밴드갭 기준 회로.
  4. 제3항에서,
    상기 제1 비선형 보상 회로는 상기 제2 저항에 기초해서 상기 보상 전압 중 제1 일부를 결정하고,
    상기 제2 비선형 보상 회로는 제3 저항을 포함하며, 상기 제3 저항에 기초해서 상기 보상 전압 중 제2 일부를 결정하는
    밴드갭 기준 회로.
  5. 제4항에서,
    상기 보상 전압은 온도에 대한 비선형 함수이고,
    상기 제1 일부는 상기 비선형 함수의 꼭짓점에 해당하며,
    상기 제2 일부는 상기 비선형 함수의 곡률에 해당하는
    밴드갭 기준 회로.
  6. 제3항에서,
    상기 제2 비선형 보상 회로는 상기 PTAT 전류, 상기 CTAT 전류 및 상기 CTAT 전압에 기초해서 보상 전류를 생성하며,
    상기 기준 전압 생성 회로는 상기 제1 저항과 상기 보상 전류에 기초해서 상기 보상 전압을 결정하는
    밴드갭 기준 회로.
  7. 제6항에서,
    상기 기준 전압 생성 회로는, 제1 양극성 트랜지스터와 제2 양극성 트랜지스터를 포함하고, 상기 제1 양극성 트랜지스터와 상기 제2 양극성 트랜지스터의 이미터-베이스 전압의 차이에 기초해서 상기 PTAT 전류를 결정하고, 상기 PTAT 전류를 상기 제2 트랜지스터에 전달하여 상기 CTAT 전압을 결정하며,
    상기 제2 비선형 보상 회로는 제3 양극성 트랜지스터를 포함하고, 상기 제2 양극성 트랜지스터와 상기 제3 양극성 트랜지스터의 이미터-베이스 전압의 차이에 기초해서 상기 보상 전류를 결정하는
    밴드갭 기준 회로.
  8. 제2항에서,
    상기 제1 저항과 상기 제2 저항은 각각 조절 가능한(trimmable) 저항인, 밴드갭 기준 회로.
  9. 제1 출력 단자, 제1 노드에 연결되는 제1 입력 단자 및 제2 노드에 연결되는 제2 입력 단자를 포함하는 제1 연산 증폭기,
    상기 제1 노드와 제1 전원 사이에 연결되며, 다이오드 연결된 제1 트랜지스터,
    상기 제2 노드와 상기 제1 전원 사이에 연결되며, 다이오드 연결된 제2 트랜지스터,
    제3 노드와 상기 제1 전원 사이에 연결되며, 다이오드 연결된 제3 트랜지스터,
    상기 제2 노드와 기준 전압이 출력되는 출력 노드 사이에 연결되는 제1 저항,
    제2 출력 단자, 상기 제2 노드에 연결되는 제3 입력 단자 및 제4 노드에 연결되는 제4 입력 단자를 포함하는 제2 연산 증폭기,
    상기 제4 노드와 상기 제1 전원 사이에 연결되는 제2 저항,
    상기 제3 노드와 상기 제2 노드 사이에 연결되는 제3 저항,
    상기 제1 노드와 상기 제1 트랜지스터 사이에 연결되는 제4 저항,
    제2 전원과 상기 제1 출력 단자에 연결되며, 상기 출력 노드 및 상기 제3 노드로 제1 전류를 전달하는 제1 전류 미러, 그리고
    상기 제2 전원과 상기 제2 출력 단자에 연결되며, 상기 제3 노드 및 상기 제4 노드로 제2 전류를 전달하는 제2 전류 미러
    를 포함하는 밴드갭 기준 회로.
  10. PTAT(proportional to absolute temperature) 전압 및 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전압을 생성하고, 상기 CTAT 전압에 기초해서 상기 PTAT 전압과 다른 온도 특성을 가지는 CTAT 전류를 생성하고, 상기 CTAT 전류에 기초해서 보상 전압을 결정하고, 상기 PTAT 전압, 상기 CTAT 전압 및 보상 전압에 기초해서 기준 전압을 생성하는 밴드갭 기준 회로, 그리고
    상기 기준 전압에 기초해서 데이터 신호를 생성하는 처리 회로
    를 포함하는 반도체 장치.
KR1020220059046A 2022-05-13 2022-05-13 밴드갭 기준 회로 및 이를 포함하는 전자 장치 KR20230159100A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220059046A KR20230159100A (ko) 2022-05-13 2022-05-13 밴드갭 기준 회로 및 이를 포함하는 전자 장치
US17/970,026 US11868152B2 (en) 2022-05-13 2022-10-20 Bandgap reference circuit and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220059046A KR20230159100A (ko) 2022-05-13 2022-05-13 밴드갭 기준 회로 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20230159100A true KR20230159100A (ko) 2023-11-21

Family

ID=88699933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220059046A KR20230159100A (ko) 2022-05-13 2022-05-13 밴드갭 기준 회로 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
US (1) US11868152B2 (ko)
KR (1) KR20230159100A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255807B1 (en) 2000-10-18 2001-07-03 Texas Instruments Tucson Corporation Bandgap reference curvature compensation circuit
US7834610B2 (en) 2007-06-01 2010-11-16 Faraday Technology Corp. Bandgap reference circuit
US7636010B2 (en) 2007-09-03 2009-12-22 Elite Semiconductor Memory Technology Inc. Process independent curvature compensation scheme for bandgap reference
US7750728B2 (en) 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
US7705662B2 (en) 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
US8648648B2 (en) * 2010-12-30 2014-02-11 Stmicroelectronics, Inc. Bandgap voltage reference circuit, system, and method for reduced output curvature
WO2012141123A1 (ja) 2011-04-12 2012-10-18 ルネサスエレクトロニクス株式会社 電圧発生回路
US8710901B2 (en) 2012-07-23 2014-04-29 Lsi Corporation Reference circuit with curvature correction using additional complementary to temperature component
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
US9780652B1 (en) 2013-01-25 2017-10-03 Ali Tasdighi Far Ultra-low power and ultra-low voltage bandgap voltage regulator device and method thereof
KR102154191B1 (ko) 2013-09-02 2020-09-10 삼성전자 주식회사 프로세서 내에 집적되는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치
US20160266598A1 (en) 2015-03-10 2016-09-15 Qualcomm Incorporated Precision bandgap reference
US10671109B2 (en) * 2018-06-27 2020-06-02 Vidatronic Inc. Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
KR20210064497A (ko) * 2019-11-25 2021-06-03 삼성전자주식회사 밴드갭 기준 전압 생성 회로

Also Published As

Publication number Publication date
US20230367350A1 (en) 2023-11-16
US11868152B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
US7728575B1 (en) Methods and apparatus for higher-order correction of a bandgap voltage reference
US5900772A (en) Bandgap reference circuit and method
CN108345338B (zh) 用于电压生成的系统和方法
US7304466B1 (en) Voltage reference circuit compensated for non-linearity in temperature characteristic of diode
JP5085238B2 (ja) 基準電圧回路
US8089260B2 (en) Low voltage bandgap reference circuit
US20050093530A1 (en) Reference voltage generator
US11662761B2 (en) Reference voltage circuit
JP5074139B2 (ja) 基準電圧発生回路
KR20230159100A (ko) 밴드갭 기준 회로 및 이를 포함하는 전자 장치
JP2005122277A (ja) バンドギャップ定電圧回路
CN115599158A (zh) 带隙电压基准电路
US6771055B1 (en) Bandgap using lateral PNPs
CN110291486B (zh) 基准电压产生电路和方法
CN216248993U (zh) 低温漂基准源电路
JP2014016860A (ja) バンドギャップ回路およびそれを有する集積回路装置
CN114326909A (zh) 低温漂基准源电路
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
TWI485545B (zh) 用於帶隙電壓參考之二階修正電路及方法
CN116795164B (zh) 一种基于折线补偿的带隙基准电路
US20230152835A1 (en) Current Reference Circuit
US11809207B2 (en) Temperature compensation circuit and semiconductor integrated circuit using the same
KR20020002509A (ko) 밴드 갭 기준 전압 발생기
CN116185117B (zh) 一种具有基极补偿和高阶补偿的低温漂带隙基准电路