CN108345338B - 用于电压生成的系统和方法 - Google Patents

用于电压生成的系统和方法 Download PDF

Info

Publication number
CN108345338B
CN108345338B CN201810067507.7A CN201810067507A CN108345338B CN 108345338 B CN108345338 B CN 108345338B CN 201810067507 A CN201810067507 A CN 201810067507A CN 108345338 B CN108345338 B CN 108345338B
Authority
CN
China
Prior art keywords
current
transistor
voltage generator
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810067507.7A
Other languages
English (en)
Other versions
CN108345338A (zh
Inventor
曾根康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Publication of CN108345338A publication Critical patent/CN108345338A/zh
Application granted granted Critical
Publication of CN108345338B publication Critical patent/CN108345338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及用于电压生成的系统和方法。电压生成器电路包括具有共同连接的基极电极的第一至第三双极型晶体管、第一和第二电流镜电路、第一和第二差分放大器、第一电阻器以及电流‑电压转换电路。第一电流镜电路向第一至第三双极型晶体管供应电流并且向电流‑电压转换电路供应电流。第二电流镜电路向第一至第三双极型晶体管供应电流并且向电流‑电压转换电路供应电流。第一和第二差分放大器控制第一和第二电流镜电路。电流‑电压转换电路将第一和第二电流的和电流转换成输出电压。

Description

用于电压生成的系统和方法
交叉引用
本申请要求在2017年1月24日提交的日本专利申请No.2017-10039的优先权，该日本专利 申请的公开通过引用并入本文。
技术领域
本公开涉及电压生成器电路，更特别地，涉及可应用于电压生成器电路的技术，所述电压生成器电路被配置成针对低于带隙电压的电源电压以高精度生成参考电压。
背景技术
由于功耗的减小和半导体制造工艺的进步，低电压操作是移动设备的一个问题，其 中，在许多实现方式中，所允许的最大电源电压已经由于半导体器件的缩放而减小。常常用 作模数转换电路和DC-DC转换器电路的参考电压生成器的带隙电压参考部是确定整个系统 中的精度的电路组件，并且因此带隙电压参考部被典型地配置成实现高精度。
在各种实现方式中，妨碍高精度的障碍包括误差放大器的偏离和由双极型晶体管导 致的温度属性的非线性。因此，存在减少参考电压生成器电路中的这些问题的需要。
通常，使用半导体的带隙电压的参考电压生成器电路被配置成通过以经调整的比例 因子将电压或电流的PTAT(与绝对温度成比例)分量和电压或电流的CTAT(与绝对温度成互补比例)分量相加在一起来抵消温度依赖性，所述PTAT分量与绝对温度成比例地增加，所述CTAT分量与绝对温度成比例地降低。针对其抵消温度依赖性的分量通常被缩写为ZTAT，并且PTAT、CTAT和ZTAT电流分量可以分别被称为IPTAT、ICTAT和IZTAT。
在Yuichi Okuda等人的“ATrimming-Free CMOS Bandgap-ReferenceCircuitwith Sub- 1-V-Supply Voltage Operation”,2007Symposium on VLSI CircuitsDigest ofTechnical papers, IEEE,June 2007,pp.96-97(其在后文中被称为Okuda)中公开了高度准确的参考电压生成器 电路，所述高度准确的参考电压生成器电路被配置成对低于硅的带隙电压的电源电压进行操 作并排除误差放大器的偏离电压的影响。
发明内容
在一个或多个实施例中，电压生成器电路包括具有共同连接的基极电极的第一、第 二和第三双极型晶体管、第一和第二电流镜电路、第一和第二差分放大器、第一电阻器以及 电流-电压转换电路。第二双极型晶体管串联连接到第一电阻器。第一电流镜电路向第一至 第三双极型晶体管供应集电极电流并且向电流-电压转换电路供应第一电流。
第二电流镜电路向第一至第三双极型晶体管供应基极电流并且还向电流-电压转换电 路供应第二电流。第一和第二差分放大器控制第一和第二电流镜电路使得第一至第三双极型 晶体管的集电极电极上的电位彼此相等。电流-电压转换电路将第一电流和第二电流的和电 流转换成输出电压。
在本申请中，术语“相等”或“相同”不意味着数学上严格地相等或相同，而是意 味着可能存在工业上可接受的误差。类似地，术语“成比例”和“成互补比例”不意味着比 例因子是数学上严格地恒定的；可能存在工业上可接受的误差。
附图说明
图1是图示了根据一个或多个实施例的电压生成器电路的配置示例的电路图；
图2是图示了根据一个或多个实施例的由电压生成器电路生成的输出电压的温度属性的图 表；
图3是图示了根据一个或多个实施例的电压生成器电路的示例的电路图；
图4是图示了根据一个或多个实施例的电压生成器电路的示例的电路图；
图5是图示了根据一个或多个实施例的电压生成器电路的示例的电路图；以及
图6是图示了常规电压生成器电路的示例的电路图。
具体实施方式
图6图示了由Okuda公开的参考电压生成器电路。所公开的参考电压生成器电路包括第一至第四双极型晶体管Q21至Q24、第一至第四P沟道MOS晶体管M21至M24(其 构成电流镜电路)、第一和第二差分放大器AMP21和AMP22(其均充当误差放大器)以及 三个电阻器21、22和23。
电阻器21、22和23的电阻在后文中分别被称为R1、Ra和Rb。在本申请的附图 (图1和图3至图6)中，附于电阻器的附图标记标示电阻器元件本身，并且设置在附近的 以“R”开头的符号标示电阻器元件的电阻。可能存在不同电阻器元件具有相同电阻的情 况；然而，这不意味着这些电阻器元件具有数学上严格地相同的电阻，只要电路的功能得以 实现就允许误差。
在供应电源电压Vcc的电源与具有接地电平(GND)的电路接地之间，第一至第四双极型晶体管Q21至Q24分别串联连接到第一至第四P沟道MOS晶体管M21至M24；连 接节点在后文中分别被称为第一至第四节点N21至N24。第一、第三和第四双极型晶体管 Q21、Q23和Q24具有相同大小，并且第二双极型晶体管Q22是第一、第三和第四双极型晶 体管Q21、Q23和Q24的大小的N倍的大小，其中N是大于一的正数。相应地，第二双极 型晶体管Q22的每单位面积的电流密度是第一双极型晶体管Q21的每单位面积的电流密度 的N分之一。第一和第三双极型晶体管Q21和Q23的发射极电极连接到电路接地并且第二 双极型晶体管Q22的发射极电极经由电阻器21连接到电路接地。第四双极型晶体管Q24是 二极管连接的，其中集电极电极和基极电极被短路。第四双极型晶体管Q24的发射极电极 经由电阻器22连接到电路接地，并且基极电极经由电阻器23连接到电路接地。
第一差分放大器AMP21的差分输入端子分别连接到第一节点N21和第三节点N23，并且输出端子连接到第一至第三双极型晶体管Q21至Q23的基极电极。第二差分放大器AMP22的差分输入端子分别连接到第二节点N22和第三节点N23，并且输出端子连接到第 一至第四P沟道MOS晶体管M21至M24的栅极电极，所述第一至第四P沟道MOS晶体 管M21至M24构成电流镜电路。
由于第一至第三双极型晶体管Q21至Q23的基极电极被短路并且从第一差分放大器 AMP21接收相同的电压，所以表达式(1)成立：
VBE1＝VBE2+I0·R1＝VBE3 (1)
通常，通过表达式(2)利用基极-发射极电压VBE来表示双极型晶体管的集电极电流Ic：
Figure BDA0001557140180000031
在表达式(2)中记载的各个参数如下：
Is：后向饱和电流
k：玻尔兹曼常数(1.38×10-23J/K)
q：元电荷(1.6×10-19C)
T：绝对温度
第一至第四双极型晶体管Q21至Q24的集电极电流IC(IC＝I0)由第一至第四P沟道MOS 晶体管M21至M24控制，使得相同的集电极电流IC流过第一至第四双极型晶体管Q21至Q24，所述第一至第四P沟道MOS晶体管M21至M24构成电流镜电路。第一和第二双极 型晶体管Q21和Q22的基极-发射极电压VBE1和VBE2通过求解针对基极-发射极电压的表达 式(2)来获得，如由以下给出的表达式(3)和(4)利用集电极电流I0所表示的那样：
Figure BDA0001557140180000032
Figure BDA0001557140180000041
如根据表达式(4)所理解的那样，由于第二双极型晶体管Q22是第一双极型晶体管Q21的 大小的N倍的大小，所以第二双极型晶体管Q22的每单位面积的电流密度是第一双极型晶 体管Q21的每单位面积的电流密度的N分之一。
如根据以下表达式(5)所理解的那样，集电极电流I0与ΔVBE(ΔVBE＝VBE1-VBE2) 成比例，所述表达式(5)通过求解针对集电极电流I0的表达式(1)来获得：
Figure BDA0001557140180000042
通过代入表达式(3)和(4)，要理解的是，集电极电流I0与绝对温度T成比例。如像这样 讨论的那样，集电极电流I0是与绝对温度成比例的PTAT电流。
电流I0之一通过电流镜电路的第四P沟道MOS晶体管M24被供应到第四双极型晶体管Q24。由于第四双极型晶体管Q24是二极管连接的，所以可以通过选择电阻器22和23 的电阻来抵消在电阻器22两端的电位差的正温度系数属性和基极-发射极电压VBE0的负温 度系数属性，并且这允许输出具有减小的温度依赖性的参考电压VO。
从第四P沟道MOS晶体管M24输出的电流被分成流过电阻器22和23的电流，并 且因此满足以下表达式(6)：
Figure BDA0001557140180000043
通过针对输出电压VO求解表达式(6)，获得以下表达式(7)：
Figure BDA0001557140180000044
通过将满足如根据表达式(5)所理解的I0＝ΔVBE/R1的集电极电流I0代入表达式(7) 中，获得以下表达式(8)：
Figure BDA0001557140180000045
如像这样讨论的那样，有可能通过适当地选择电阻器21和22的电阻R1和Ra之比Ra/R1 来匹配和抵消ΔVBE的正温度系数和VBE0的负温度系数。可以通过调整电阻器23的电阻Rb 与电阻器22和23的电阻Ra和Rb的和之比(Rb/Ra+Rb)来将输出电压VO减小到硅的带隙电压或低于硅的带隙电压，并且可以通过将输出电压VO设定成足够低的电压(例如，0.7V)来将电源电压VCC减小到约1V。
另外，用作误差放大器AMP21和AMP22的差分放大器的偏离电压不影响PTAT电 流，这是因为在控制PTAT电流的PTAT跨导线性环中不包括误差放大器AMP21和 AMP22。
因此，该电路是高度准确的参考电压生成器电路，其被配置成对低于硅的带隙电压 的电压进行操作，而没有误差放大器的偏离电压的影响。
在各种实施例中，可以进一步改进这样的高度准确的参考电压生成器电路中的精度。例如，在各种实施例中，双极型晶体管Q24的基极-发射极电压VBE0的温度属性包括非 线性项以及一阶CTAT项，所述一阶CTAT项与绝对温度成互补比例。相比之下，如根据以 上提到的表达式(5)所理解的那样，集电极电流I0和ΔVBE(ΔVBE＝VBE1-VBE2)精确地与 绝对温度成比例(PTAT)。因此，基极-发射极电压VBE0的温度属性的非线性项未被基于Δ VBE(ΔVBE＝VBE1-VBE2)生成的PTAT电流抵消，尽管一阶项被抵消了。以下给出详细的讨 论。
双极型晶体管中的集电极电流Ic与基极-发射极电压VBE之间的关系如由表达式(2) 所给出的那样。在此，如现有技术中已知的那样，后向饱和电流IS由表达式(9)给出：
Figure BDA0001557140180000051
参见Behzad Razavi，“Design of Analog CMOS Integrated Circuits”,McGraw-Hill Education, September 2003,United States,p.382，表达式(11.8)。
在表达式(9)中记载的参数在以下列出：
b：比例常数
m：迁移率μ的温度系数，其中μ＝μ0Tm
Eg：能量带隙
对于硅，m≈-3/2并且Eg＝1.12eV。
通过将表达式(9)代入表达式(2)中并针对基极-发射极电压VBE求解作为结果的表达式来获得表达式(10)：
Figure BDA0001557140180000061
在该表达式中，用带隙电压Vg(Vg＝Eg/q)替换Eg/q。
当生成双极型晶体管的集电极电流IC作为由表达式(5)给出的PTAT电流时，通过将IC＝CT代入表达式(10)中来获得表达式(12)，其中C是由表达式(11)给出的比例 常数：
IC＝CT
在此，
Figure BDA0001557140180000062
Figure BDA0001557140180000063
如像这样讨论的那样，要理解的是，除了Vg和与绝对温度成互补比例的一阶项 k/q·ln(c/b)·T之外，基极-发射极电压VBE的温度依赖性还涉及第三项(其是非线性 的)，所述Vg是没有温度依赖性的零阶项。
相比之下，如以上所描述的那样，集电极电流I0和ΔVBE(ΔVBE＝VBE1-VBE2)精确地与绝对温度成比例(PTAT)。因此，基极-发射极电压VBE的温度依赖性的非线性项不能被抵消，尽管一阶项被有效地抵消了。
在一个实施例中，电压生成器电路包括具有共同连接的基极电极的第一至第三双极 型晶体管、第一和第二电流镜电路、第一和第二差分放大器、第一电阻器以及电流-电压转 换电路。
在一个或多个实施例中，第一和第三双极型晶体管具有相同的发射极大小并且第二 双极型晶体管具有比第一双极型晶体管的发射极大小更大的发射极大小。第二双极型晶体管 串联连接到第一电阻器。
在一个或多个实施例中，第一电流镜电路被配置成向第一至第三双极型晶体管供应 相同的集电极电流并且向电流-电压转换电路供应与集电极电流成比例的第一电流。第二电 流镜电路被配置成向第一至第三双极型晶体管供应相同的基极电流并且向电流-电压转换电 路供应与所述基极电流成比例的第二电流。第一和第二差分放大器被配置成控制第一和第二 电流镜电路，使得第一至第三双极型晶体管的集电极电极上的电位彼此相等。
电流-电压转换电路将第一和第二电流的和电流转换成输出电压以输出该输出电压。
像这样配置的电压生成器电路可以对低于带隙电压的电源电压进行操作，排除误差 放大器的偏离电压的影响，并输出高度准确的输出电压，从而抑制了由双极型晶体管的温度 属性的非线性项导致的精度恶化。
从第一电流镜电路输出的第一电流和第一至第三双极型晶体管的集电极电流是与绝 对温度成比例的PTAT电流或ZTAT电流，针对所述ZTAT电流抵消了与绝对温度成互补比 例的一阶CTAT项。以与图6中图示的电压生成器电路的原理相同的原理生成第一至第三双 极型晶体管的集电极电流，并且这允许对低于带隙电压的电源电压进行操作和排除误差放大 器的偏离电压的影响；然而，仍然保留有由双极型晶体管的温度属性的非线性项导致的精度 恶化。从第二电流镜输出的第二电流和第一至第三双极型晶体管的基极电流具有取决于这些 双极型晶体管的温度属性的非线性项的电流电平。通过适当地设定电路参数，可以通过第二 电流的温度属性的非线性项来抵消第一电流的温度属性的非线性项。这为高度准确的电压生 成器电路创造了条件，所述电压生成器电路抑制由双极型晶体管的温度属性的非线性项导致 的精度恶化。
电压生成器电路可以被连接到第一电源和第二电源，所述第一电源和所述第二电源 之一供应电源电压并且另一个充当电路接地。
在一个实施例中，电压生成器电路还包括连接在第二双极型晶体管的集电极电极与 第二电源之间的第二电阻器、具有与第一电阻器相同的电阻并且被连接在第二双极型晶体管 的集电极电极与第二电源之间的第三电阻器、以及具有与第二电阻器相同的电阻并且被连接 在第三双极型晶体管的集电极电极与第二电源之间的第四电阻器。
电流-电压转换电路包括第五电阻器，所述第五电阻器具有被供应有第一和第二电流 以对输出电压进行输出的一个端子和连接到第二电源的另一个端子。
该配置通过使用三个双极型晶体管来为以上描述的电压生成器电路创造了条件。
第二至第四电阻器分别并联连接在第一至第三双极型晶体管的集电极与发射极之 间，并且这允许与绝对温度成互补比例的CTAT电流流过第二至第四电阻器。由于如图6中 图示的电压生成器电路的情况那样，与绝对温度成比例的PTAT电流流过第二双极型晶体 管，所以，从第一电流镜电路输出的第一电流和第一至第三双极型晶体管的集电极电流是被 生成作为CTAT电流和PTAT电流的和电流的ZTAT电流。尽管抵消了一阶项，但是ZTAT电流中的温度属性的非线性项可能保留。通过供应ZTAT电流之一(其包括非线性项)和包括双极型晶体管的温度属性的非线性项的第二电流的和电流，可以抵消温度属性的非线性项 并由此改进精度。
在一个实施例中，可以通过MOS晶体管制造工艺在半导体衬底上形成电压生成器电 路。在该情况中，第一和第二电流镜电路中的每一个可以包括多个MOS晶体管，并且第一至第三双极型晶体管可以包括形成在半导体衬底中的寄生双极型晶体管。
这通过MOS晶体管制造工艺来为高度准确的电压生成器电路创造了条件，所述MOS晶体管制造工艺不包括双极型晶体管制造工艺。
在一个实施例中，第一和第二双极型电流镜电路中的每一个包括与第一至第三双极 型晶体管分离地设置的多个双极型晶体管。
这通过双极型晶体管工艺或Bi-CMOS工艺来为高度准确的电压生成器电路创造了条 件。
所记载的电压生成器电路可以被连接到第一电源和第二电源。
在一个实施例中，电流-电压转换电路可以包括第六电阻器、第七电阻器和第四双极 型晶体管，所述第四双极型晶体管是二极管连接的。第四双极型晶体管和第六电阻器可以被 串联连接在第二电源与被供应有第一和第二电流以对输出电压进行输出的节点之间，并且被 并联连接到第七电阻器。
这通过使用三个电阻器元件来为高度准确的电压生成器电路创造了条件，同时减少 了所包括的电阻器元件的数目。
由于如图6中图示的电压生成器电路的情况那样，与绝对温度成比例的PTAT电流流 过第二双极型晶体管，所以，具有相同电流电平的PTAT电流由于第一电流镜电路的操作而 流过第一和第三双极型晶体管。从第一电流镜电路输出的第一电流也是PTAT电流。电流-电 压转换电路基本上如图6中所图示的那样配置，并且这允许通过适当地设定第一和第六电阻 器的电阻之比来抵消第四双极型晶体管的温度系数。另外，有可能通过使用包括非线性项的 PTAT电流和包括双极型晶体管的温度属性的非线性项的第二电流的和电流作为电流-电压转 换电路的输入电流来抵消非线性项电流。
在另一实施例中，电压生成器电路连接到第一电源和第二电源并且被配置成对输出 电压进行输出。第一电源和第二电源之一供应电源电压并且另一个充当电路接地。
电压生成器电路包括具有共同连接的基极电极的第一至第三双极型晶体管、构成第 一电流镜电路的第一至第四晶体管、第一和第二差分放大器以及第一电阻器。
第一和第三双极型晶体管具有相同的发射极大小并且第二双极型晶体管具有第一双 极型晶体管的发射极大小的N倍的发射极大小，其中N是大于一的正数。
第一晶体管和第一双极型晶体管在第一电源与第二电源之间的第一节点处串联连 接，并且第二双极型晶体管和第一电阻器彼此串联连接且在第一电源与第二电源之间的第二 节点处串联连接到第二晶体管，而第三晶体管和第三双极型晶体管在第一电源与第二电源之 间的第三节点处串联连接。
第一差分放大器具有连接到第一至第三节点中的两个的差分输入端子并且控制第一 电流镜电路使得第一至第三晶体管分别输出具有相同电流电平的第一电流。
电压生成器电路还包括构成第二电流镜电路的第五和第六晶体管，并且第五晶体管 具有第六晶体管的大小的A倍的大小，其中A是正数。
第二差分放大器具有连接到第一至第三节点中的两个节点之一的一个差分输入端子 和连接到第一至第三节点中的除了所述两个节点之外的节点的另一个差分输入端子。第二差 分放大器控制第二电流镜电路，使得第二电流经由第五晶体管被供应到第一至第三双极型晶 体管的共同连接的基极电极，并且从第六晶体管输出具有第二电流的A分之一的电流电平 的第三电流。
电流-电压转换电路将从第四晶体管输出的第四电流和第三电流的和电流转换成输出 电压并输出该输出电压。
像这样配置的电压生成器电路可以对低于带隙电压的电源电压进行操作，排除误差 放大器的偏离电压的影响，并生成高度准确的输出电压，从而抑制了由双极型晶体管的温度 属性的非线性项导致的精度恶化。
从第一电流镜电路输出的第一电流是与绝对温度成比例的PTAT电流或ZTAT电流，针对所述ZTAT电流抵消了与绝对温度成互补比例的一阶CTAT项。在该情况中，第四电流具有与第一电流的电流电平相等的电流电平或者与第一电流的电流电平成比例并且取决于第一电流镜电路的镜像比的电流电平。以与图6中图示的电压生成器电路的原理相同的原理生 成第一和第四电流，并且这允许对低于带隙电压的电源电压进行操作和排除误差放大器的偏 离电压的影响；然而，仍然保留有由双极型晶体管的温度属性的非线性项导致的精度恶化。 同时，第三电流具有取决于双极型晶体管的温度属性的非线性项的电流电平。通过适当地设 计常数A，可以通过第三电流的温度属性的非线性项来抵消第四电流的温度属性的非线性 项。这为高度准确的电压生成器电路创造了条件，所述电压生成器电路抑制由双极型晶体管 的温度属性的非线性项导致的精度恶化。
在一个实施例中，电压生成器电路可以还包括连接在第一节点与第二电源之间的第 二电阻器、具有与第二电阻器相同的电阻并且连接在第二节点与第二电源之间的第三电阻 器、具有与第二电阻器相同的电阻并且连接在第三节点与第二电源之间的第四电阻器、以及 连接在第四晶体管的输出与第二电源之间的第五电阻器。
该配置通过使用三个双极型晶体管来为高度准确的电压生成器电路创造了条件。
第二至第四电阻器分别并联连接在第一至第三双极型晶体管的集电极与发射极之 间，并且这允许与绝对温度成互补比例的CTAT电流流过第二至第四电阻器。由于如图6中 图示的电压生成器电路的情况那样，与绝对温度成比例的PTAT电流流过第二双极型晶体 管，所以，第一电流镜电路的输出是被生成作为CTAT电流和PTAT电流的和电流的ZTAT电流。由于被包括在第四电流镜电路中的第四晶体管的输出因此是ZTAT电流，所以利用第五电阻器将第四晶体管的输出转换成输出电压。尽管抵消了一阶项，但是保留有关于该ZTAT电流的温度属性的非线性项。通过经由第二电流镜电路的第六晶体管向第五电阻器施加包括双极型晶体管的温度依赖性的非线性项的第三电流，有可能抵消非线性项电流并由此 改进精度。
在一个实施例中，可以通过MOS晶体管制造工艺在半导体衬底上形成电压生成器电 路。在该情况中，第一至第六晶体管可以包括MOS晶体管并且第一至第三双极型晶体管可 以包括形成在半导体衬底中的寄生双极型晶体管。
这通过MOS晶体管制造工艺来为高度准确的电压生成器电路创造了条件，所述MOS晶体管制造工艺不包括双极型晶体管制造工艺。
在一个实施例中，第一至第六晶体管可以包括双极型晶体管。
这通过双极型晶体管工艺或Bi-CMOS工艺来为高度准确的电压生成器电路创造了条 件。
在一个实施例中，电压生成器电路可以还包括第六电阻器、第七电阻器和第四双极 型晶体管，所述第四双极型晶体管是二极管连接的。
第四双极型晶体管和第六电阻器可以在第四晶体管的输出与第二电源之间串联连接 并且并联连接到第七电阻器。
这通过使用三个电阻器元件来为高度准确的电压生成器电路创造了条件，同时减少 了所包括的电阻器元件的数目。
由于如图6中图示的电压生成器电路的情况那样，与绝对温度成比例的PTAT电流流 过第二双极型晶体管，所以，具有相同电流电平的PTAT电流由于第一电流镜电路的操作而 流过第一和第三双极型晶体管。被包括在第一电流镜电路中的第四晶体管的输出也是PTAT 电流。第四晶体管的输出连接到基本上与图6中所图示的电路类似地配置的电路，并且这允 许通过适当地设定第一和第六电阻器的电阻之比来抵消第四双极型晶体管的温度系数。像这 样描述的操作类似于图6中图示的电路的操作，其中温度属性的一阶项被抵消并且仍然保留 有非线性项。通过经由第二电流镜电路的第六晶体管将包括双极型晶体管的温度属性的非线 性项的第三电流添加到流过电流-电压转换电路的电流，有可能抵消非线性项电流并由此改 进精度，在所述电流-电压转换电路中，第四双极型晶体管和第六电阻器串联连接并且并联 连接到第七电阻器。
在以下给出对各种实施例的进一步详细的描述。
第一实施例
图1是图示了第一实施例中的电压生成器电路的配置示例的电路图。
电压生成器电路包括具有共同连接的基极电极的双极型晶体管Q1至Q3、电流镜电路11、12、充当误差放大器的差分放大器AMP1、AMP2、电阻器1以及电流-电压转换电路 10。
双极型晶体管Q1和Q3具有相同的发射极大小并且双极型晶体管Q2具有比双极型晶体管Q1的发射极大小更大的发射极大小、例如双极型晶体管Q1的发射极大小的N倍的 发射极大小，其中N是大于一的正数。双极型晶体管Q2串联连接到电阻器1。
电流镜电路11被配置成向双极型晶体管Q1至Q3供应相同的集电极电流，并且还向电流-电压转换电路10供应与集电极电流成比例的第一电流。电流镜电路12被配置成向双极型晶体管Q1至Q3供应相同的基极电流IB并且向电流-电压转换电路10供应与基极电流成比例的第二电流INL。差分放大器AMP1和AMP2被配置成控制电流镜电路11和12使 得双极型晶体管Q1至Q3的集电极电极具有相同的电位。
电流-电压转换电路10将第一电流和第二电流INL的和电流转换成输出电压Vo并输 出该输出电压Vo。
像这样配置的电压生成器电路可以对低于带隙电压的电源电压进行操作，排除误差 放大器(差分放大器AMP1和AMP2)的偏离电压的影响，并生成具有高精度的输出电压Vo，从而抑制了由双极型晶体管的温度属性的非线性项导致的精度恶化。
从电流镜电路11输出的第一电流和双极型晶体管Q1至Q3的集电极电流是通过以下 操作生成的ZTAT电流IZTAT：利用与绝对温度成互补比例的一阶CTAT项来抵消具有与绝对温度成比例的电平的PTAT电流。
利用与图6中图示的电压生成器电路的原理相同的原理来生成双极型晶体管Q1至Q3的集电极电流。由于输出电压Vo作为从晶体管M14输出的ZTAT电流IZTAT的电流电 平和电阻器5的电阻R3的乘积被获得，所以可以通过适当地选择电阻器5来将输出电压Vo 设定成低于带隙电压的电压(例如，对于硅而言，约0.7V)。这允许电压生成器电路对低于 带隙电压的电源电压进行操作。另外，如图1中所图示的那样，由于PTAT跨导线性环不包 括充当误差放大器的差分放大器AMP1，所以排除了差分放大器AMP1的偏离电压的影响。 此外，第一电流(IZTAT)(其是电流镜电路11的输出电流)潜在地涉及由双极型晶体管的 温度属性的非线性项导致的精度恶化，如图6中图示的电压生成器电路的情况那样。
相比之下，从电流镜电路12输出的第二电流INL和双极型晶体管Q1至Q3的基极 电流IB具有包括这些双极型晶体管的温度属性的非线性项的电流电平。通过适当地设计电路参数，可以抵消第一电流IZTAT的温度属性的非线性项和第二电流INL的温度属性的非线性项。这为电压生成器电路被配置成生成高度准确的输出电压从而抑制由双极型晶体管的 温度属性的非线性项导致的精度恶化创造了条件。
图1中图示的电压生成器电路还包括连接在双极型晶体管Q2的集电极电极与电路接 地(其具有接地电平GND)之间的电阻器2、连接在双极型晶体管Q1的集电极电极与电路接地之间的电阻器3、以及连接在双极型晶体管Q3的集电极电极与电路接地之间的电阻器4。电阻器2、3和4具有相同的电阻R2。
电流镜电路11包括MOS晶体管M11至M14。MOS晶体管M11至M14具有相同的 尺寸、即相同的沟道长度L和相同的沟道宽度W，并因此输出相同的电流IZTAT。电流镜 电路12包括MOS晶体管M15和M16并且具有A:1的镜像比。MOS晶体管M15具有 MOS晶体管M16的大小的A倍的大小、即与MOS晶体管M16相同的沟道长度L和是 MOS晶体管M16的沟道宽度的A倍的沟道宽度AW，并且因此从MOS晶体管M16输出的 第二电流INL具有从MOS晶体管M15输出的电流的电流电平的A分之一的电流电平。
电流-电压转换电路10包括电阻器5，所述电阻器5具有被供应有第一和第二电流以 对输出电压Vo进行输出的一个端子和连接到GND的另一个端子。
在该配置中，所包括的双极型晶体管的数目是三。
电阻器2、3和4分别并联连接在双极型晶体管Q1至Q3的集电极与发射极之间，并且这允许与绝对温度成互补比例的CTAT电流流过电阻器2、3和4。由于如图6中图示的 电压生成器电路的情况那样，具有与绝对温度成比例的电流电平的PTAT电流流过双极型晶 体管Q2，所以，从电流镜电路11输出的第一电流和双极型晶体管Q1至Q3的集电极电流 是作为CTAT电流和PTAT电流的和被获得的ZTAT电流。这些ZTAT电流的温度属性的一 阶项被抵消，然而仍然保留有非线性项。
供应双极型晶体管Q1至Q3的基极电流IB的电流镜电路12的MOS晶体管M15的 输出电流是3·IB，而从具有A分之一的大小的MOS晶体管M16输出的第二电流INL是 3·IB/A。与双极型晶体管Q1至Q3的基极电流IB成比例的第二电流INL包括双极型晶体 管的温度属性的非线性项。
在该实施例中，通过供应包括非线性项的ZTAT电流和包括非线性项的第二电流INL 的和电流作为电流-电压转换电路10的输入电流来抵消非线性项电流以改进精度。
可以通过使用公众已知的半导体器件制造技术(但不限于此)来将第一实施例的电 压生成器电路集成在形成于硅等的半导体衬底上的集成电路中。当双极型晶体管Q1至Q3 被实现为形成在半导体衬底中的寄生双极型晶体管时，可以使用不包括双极型晶体管工艺的 CMOS(互补金属氧化物半导体场效应晶体管)器件制造技术。
图2是图示了本实施例中的由电压生成器电路生成的输出电压的温度属性的示例的 图表。
在该图表中，水平轴表示以摄氏度计的温度并且垂直轴表示由电压生成器电路生成 的输出电压。由图例“没有曲率补偿”指示的虚线图示了在图6中图示的常规电压生成器电 路的输出电压的温度属性，而由图例“具有曲率补偿”指示的实线图示了本实施例中的电压 生成器电路的输出电压的温度属性。
由常规电压生成器电路生成的输出电压的温度属性的曲线是向上凸起的，并且，在 一个示例中，对于从约-40°到80℃的温度范围，输出电压在约3.5mV的变化范围中变化。
本实施例中的由电压生成器电路生成的输出电压的温度属性的曲线是总体平坦的， 并且，在一个示例中，对于从-40°到80℃的温度范围，输出电压的变化范围的宽度减小到 约0.5mV。
以下给出对本实施例中的电压生成器电路的操作原理的进一步详细的描述。
如以上所描述的那样，双极型晶体管的基极-发射极电压VBE的温度依赖性包括第三 项(其是非线性的)以及不取决于绝对温度的第零项Vg和与绝对温度成互补比例的一阶项 k/q·ln(c/b)·T，如由表达式(12)所指示的那样。同时，如根据表达式(5)所理解的那样，集电极电流I0和ΔVBE(ΔVBE＝VBE1-VBE2)精确地与图6中图示的电压生成器电路中 的绝对温度成比例，并因此不能抵消基极-发射极电压VBE的温度依赖性的非线性项，尽管 能够抵消一阶项。
相同的原理适用于以下事实：在第一实施例中仍然保留有电压生成器电路中的ZTAT 电流IZTAT的温度依赖性的非线性项，尽管一阶项被有效地抵消。ZTAT电流IZTAT的温度 依赖性的非线性项与表达式(12)的第三项相同。
当在展开点T0处对该非线性项执行泰勒展开时，即，当在基点T＝T0处以泰勒级数展 开表达式(12)的第三项时，获得表达式(13)，所述表达式(13)表示第二项和更高项的项：
Figure BDA0001557140180000141
其中它成立：
Figure BDA0001557140180000142
由于二阶项的系数如由表达式(14)指示的那样为负，所以，要理解的是，PTAT电流的非 线性项的属性主要根据向上凸起的二阶曲线(抛物线曲线)来支配。该事实也被图2中的图 例“没有曲率补偿”所指示的虚线支持，所述虚线图示了常规电压生成器电路的输出电压的 温度属性。
接下来，给出对基极电流IB的温度依赖性的讨论。双极型晶体管的基极电流IB可以由表达式(15)表示：
IC＝IB×βF(T) (15)
其中βF是电流放大比并且IC是集电极电流。
已知的是，双极型晶体管的电流放大比βF的温度属性由表达式(16)表示：
Figure BDA0001557140180000151
其中ΔEg(NE)是常数，其表示发射极中的带隙缩窄效应并且可以通过发射极的杂质浓度NE来确定，而没有对绝对温度的依赖性。参见Luigi La Spina,“Characterizationand AlN cooling of thermally isolated bipolar transistors”,DoctoralDissertation of Delft University of Technology,the first day ofJuly 2009,Netherland,pp.22-23。
当为简单起见而利用由α＝ΔEg(NE)/k定义的与温度无关的正常数来重写表达式(15)时，对于恒定集电极电流IC的基极电流IB的温度属性可以由表达式(17)表示：
Figure BDA0001557140180000152
通过将基极电流IB的温度属性在基点T＝T0处展开成泰勒级数，获得表达式(18)：
Figure BDA0001557140180000153
其中它成立：
Figure BDA0001557140180000154
由于二阶项的系数如由表达式(19)指示的那样为正，所以，要理解的是，基极电流IB的 非线性项的属性主要由向下凸起的二阶曲线支配。
第一实施例的电压生成器电路中的ZTAT电流IZTAT中包括的非线性项主要由向上凸起的二阶曲线(抛物线曲线)支配，如由表达式(13)指示的那样。同时，与基极电流IB成比例的第二电流INL包括主要由向下凸起的二阶曲线支配的非线性项，其对应于双极型 晶体管的温度属性的非线性项，如由表达式(18)指示的那样。因此，通过适当地设计电流 镜电路12的镜像比A使得ZTAT电流IZTAT和第二电流INL的二阶项彼此一致，ZTAT电 流IZTAT和第二电流INL的二阶项被抵消以补偿输出电压Vo的二阶项以及零阶项和一阶 项，所述输出电压Vo的二阶项与ZTAT电流IZTAT和第二电流INL的和成比例。这为高度 准确的电压生成器电路被配置成抑制由双极型晶体管的温度属性的非线性项导致的精度恶化 创造了条件。
图3是图示了第一实施例中的电压生成器电路的另一配置示例的电路图。
电流镜电路11和12可以包括双极型晶体管。在图3中图示的电压生成器电路中，电流镜电路11包括PNP双极型晶体管Q11至Q14。PNP双极型晶体管Q11至Q14具有相同 的大小，并因此输出具有相同的电流电平的电流IZTAT。电流镜电路12包括PNP双极型晶 体管Q15和Q16并且具有A:1的镜像比。PNP双极型晶体管Q15具有PNP双极型晶体管 Q16的发射极大小的A倍的发射极大小，并因此从PNP双极型晶体管Q16输出的第二电流 INL具有从PNP双极型晶体管Q15输出的电流电平的A分之一的电流电平。
剩余部分的配置和操作类似于图1中图示的电压生成器电路的配置和操作，并且未 给出其描述。
该配置通过双极型晶体管工艺或Bi-CMOS工艺、排除MOS晶体管制作工艺来为本实施例的高度准确的电压生成器电路创造了条件。在该情况中，双极型晶体管Q1至Q3可 以被形成为正常的NPN双极型晶体管来替代寄生双极型晶体管。
第二实施例
图4是图示了第二实施例中的电压生成器电路的配置示例的电路图。
不同于图1中图示的第一实施例的电压生成器电路，省略了电阻器2、3和4，并且电流-电压转换电路10被配置成使得二极管连接的双极型晶体管Q4和电阻器6串联连接并且并联连接到电阻器7。剩余部分的配置与图1中图示的配置类似并且未给出其描述。
类似于图1中图示的第一实施例的电压生成器电路，像这样配置的电压生成器电路 可以对低于带隙电压的电源电压进行操作，排除误差放大器(差分放大器AMP1和AMP2)的偏离电压的影响，并生成高度准确的输出电压Vo，从而抑制了由双极型晶体管的温度属性的非线性项导致的精度恶化。
如图1中图示的第一实施例的电压生成器电路的情况那样，当双极型晶体管Q1至Q3由硅形成时，与双极型晶体管Q1和Q3的基极-发射极电压相等的节点N11至N13上的 电位为约0.7V。通过适当地选择电阻器1和3的电阻R1和R3，可以将输出电压Vo设定成 足够低于硅的带隙电压的电压，并且这允许对低于带隙电压(约1.2V)的电源电压进行操 作。另外，如图4中所图示的那样，PTAP跨导线性环不包括充当误差放大器的差分放大器 AMP1，并且这消除了偏离电压的影响。
由于省略了电阻器2、3和4，所以电流镜电路11输出与双极型晶体管Q1和Q2的 基极-发射极电压之间的差ΔVBE(ΔVBE＝VBE1-VBE2)成比例的PTAT电流(IPTAT)，所述 PTAT电流具有与绝对温度成比例的电流电平。相应地，本实施例的电压生成器电路利用与 图6中图示的电压生成器电路相同的原理来生成双极型晶体管Q1至Q3的集电极电流。从 电流镜电路11输出的第一电流和双极型晶体管Q1至Q3的集电极电流是与绝对温度成比例 的PTAT电流IPTAT。此外，从电流镜电路11输出的第一电流IPTAT潜在地涉及由双极型 晶体管的温度属性的非线性项导致的精度恶化，如图6中图示的电压生成器电路的情况那 样。
同时，从电流镜电路12输出的第二电流INL和双极型晶体管Q1至Q3的基极电流 IB具有包括这些双极型晶体管的温度属性的非线性项的电流电平。通过适当地设计电路参数，有可能抵消第一电流IPTAT的温度属性的非线性项和第二电流INL的温度属性的非线性项。因此，第二实施例的电压生成器电路可以生成具有高精度的输出电压Vo，从而抑制了由双极型晶体管的温度属性的非线性项导致的精度恶化。
另外，与第一实施例相比，其中省略了电阻器2、3和4的第二实施例的电压生成器电路有效地抑制了芯片面积的增加。
图5是图示了第二实施例中的电压生成器电路的另一配置示例的电路图。
电流镜电路11和12可以包括双极型晶体管。在图5中图示的电压生成器电路中，电流镜电路11包括PNP双极型晶体管Q11至Q14。PNP双极型晶体管Q11至Q14具有相同 的大小并因此输出具有相同电流电平的电流IPTAT。电流镜电路12包括PNP双极型晶体管 Q15和Q16并且具有A:1的镜像比。PNP双极型晶体管Q15具有PNP双极型晶体管Q16的 发射极大小的A倍的发射极大小，并且因此从PNP双极型晶体管Q16输出的第二电流INL 具有从PNP双极型晶体管Q15输出的电流电平的A分之一的电流电平。
剩余部分的配置和操作类似于图4中图示的电压生成器电路的配置和操作，并且未给 出其描述。
该配置通过双极型晶体管工艺或Bi-CMOS工艺、排除MOS晶体管制作工艺来为本实施例的高度准确的电压生成器电路创造了条件。在该情况中，双极型晶体管Q1至Q3可 以被形成为正常的NPN双极型晶体管来替代寄生双极型晶体管。
尽管在以上已经具体地描述了各种实施例，但是本领域技术人员将领会到的是，本公 开中所公开的技术可以利用各种修改来实现。
例如，取决于需要，可以从NPN型或PNP型中选择双极型晶体管，并且可以从P沟 道型或N沟道型中选择MOS晶体管。尽管在以上给出的描述中将电流镜电路11的镜像比 描述为1:1，但是可以适当地修改该镜像比。可以适当地修改各种设计参数，只要电压生成 器电路被设计以便抵消电流镜电路11的MOS晶体管M14或双极型晶体管Q14的输出电流 的非线性项的二阶分量和电流镜电路12的MOS晶体管M16或双极型晶体管Q16的输出电 流的非线性项的二阶分量即可。

Claims (20)

1.一种电压生成器电路，包括：
均具有共同连接的基极电极的第一双极型晶体管、第二双极型晶体管和第三双极型晶体管；
第一电流镜电路，其被配置成：
向所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管供应集电极电流；以及
向电流-电压转换电路供应第一电流；
第二电流镜电路，其被配置成：
向所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管供应基极电流；以及
向所述电流-电压转换电路供应第二电流；
第一和第二差分放大器，其被配置成控制所述第一电流镜电路和所述第二电流镜电路使得所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管的集电极电极的电位彼此相等；以及
与所述第二双极型晶体管串联连接的第一电阻器，
其中所述电流-电压转换电路被配置成将所述第一电流和所述第二电流转换成输出电压。
2.根据权利要求1所述的电压生成器电路，其中所述第一双极型晶体管和所述第三双极型晶体管具有相同的发射极大小，并且
其中所述第二双极型晶体管具有比所述第一双极型晶体管的发射极大小更大的发射极大小。
3.根据权利要求2所述的电压生成器电路，其中所述第一电流镜电路被配置成使得被供应到所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管的所述集电极电流具有相同的电流电平，并且
其中所述第一电流与所述集电极电流成比例。
4.根据权利要求1所述的电压生成器电路，其中被供应到所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管的所述基极电流具有相同的电流电平，并且其中所述第二电流与所述基极电流成比例。
5.根据权利要求1所述的电压生成器电路，其中所述电压生成器电路连接到第一电源和第二电源，所述第一电源和所述第二电源之一供应电源电压并且另一个充当电路接地，
其中电流-电压转换电路包括：
连接在所述第一双极型晶体管的集电极电极与所述第二电源之间的第二电阻器；
连接在所述第二双极型晶体管的集电极电极与所述第二电源之间的第三电阻器；以及
连接在所述第三双极型晶体管的集电极电极与所述第二电源之间的第四电阻器，并且其中所述电流-电压转换电路还包括第五电阻器，所述第五电阻器具有被供应有所述第一电流和所述第二电流的第一端子和连接到所述第二电源的另一个端子。
6.根据权利要求5所述的电压生成器电路，其中所述第三电阻器和所述第四电阻器具有与所述第二电阻器相同的电阻。
7.根据权利要求5所述的电压生成器电路，其中所述电压生成器电路通过MOS晶体管制造工艺被形成在半导体衬底上，
所述第一电流镜电路和所述第二电流镜电路中的每一个包括多个MOS晶体管，并且所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管包括被形成在所述半导体衬底中的寄生双极型晶体管。
8.根据权利要求5所述的电压生成器电路，其中所述第一电流镜电路和所述第二电流镜电路中的每一个包括多个双极型晶体管。
9.根据权利要求1所述的电压生成器电路，其中所述电压生成器电路连接到第一电源和第二电源，所述第一电源和所述第二电源之一供应电源电压并且另一个充当电路接地，
所述电流-电压转换电路包括第六电阻器、第七电阻器和第四双极型晶体管，所述第四双极型晶体管是二极管连接的，并且
所述第四双极型晶体管和所述第六电阻器在所述第二电源与被配置成被供应有所述第一电流和所述第二电流以输出所述输出电压的节点之间串联连接，并且并联连接到所述第七电阻器。
10.根据权利要求9所述的电压生成器电路，其中所述电压生成器电路通过MOS晶体管制造工艺被形成在半导体衬底上，
所述第一电流镜电路和所述第二电流镜电路中的每一个包括多个MOS晶体管，并且所述第一双极型晶体管、所述第二双极型晶体管、所述第三双极型晶体管和所述第四双极型晶体管包括集成在所述半导体衬底中的寄生双极型晶体管。
11.根据权利要求9所述的电压生成器电路，其中所述第一电流镜电路和所述第二电流镜电路中的每一个包括多个双极型晶体管。
12.一种电压生成器电路，包括：
具有共同连接的基极电极的第一双极型晶体管、第二双极型晶体管和第三双极型晶体管；
构成第一电流镜电路的第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管和所述第一双极型晶体管在第一电源与第二电源之间的第一节点处串联连接，所述第一电源和所述第二电源之一供应电源电压并且另一个充当电路接地，并且所述第三晶体管和所述第三双极型晶体管在所述第一电源与所述第二电源之间的第三节点处串联连接；
第一电阻器，其与所述第二双极型晶体管串联连接并且与所述第二晶体管在所述第一电源与所述第二电源之间的第二节点处串联连接；
构成第二电流镜电路的第五晶体管和第六晶体管，所述第五晶体管具有所述第六晶体管的大小的“A”倍的大小，其中“A”是正数；
第一差分放大器，其包括连接到所述第一节点、所述第二节点和所述第三节点中的两个节点的差分输入端子并且被配置成控制所述第一电流镜电路以从所述第一晶体管、所述第二晶体管和所述第三晶体管输出第一电流；
第二差分放大器，其包括：
连接到所述第一节点、所述第二节点和所述第三节点中的所述两个节点中的至少一个节点的第一差分输入端子；以及
连接到所述第一节点、所述第二节点和所述第三节点中的除了所述两个节点之外的节点的第二差分输入端子，所述第二差分放大器被配置成控制所述第二电流镜电路以经由所述第五晶体管向所述第一双极型晶体管、所述第二双极型晶体管和所述第三双极型晶体管的所述共同连接的基极电极供应第二电流，并且供应从所述第六晶体管输出的第三电流；以及
被配置成将所述第三电流和从所述第四晶体管输出的第四电流转换成输出电压的电流-电压转换电路。
13.根据权利要求12所述的电压生成器电路，其中所述第一双极型晶体管和所述第三双极型晶体管具有相同的发射极大小，并且
所述第二双极型晶体管具有所述第一双极型晶体管的发射极大小的“N”倍的发射极大小，其中“N”是大于一的正数。
14.根据权利要求13所述的电压生成器电路，其中所述第一差分放大器还被配置成控制所述第一电流镜电路以供应从所述第一晶体管、所述第二晶体管和所述第三晶体管输出的具有相同的电流电平的所述第一电流。
15.根据权利要求12所述的电压生成器电路，其中所述第二电流镜电路被配置成提供所述第三电流，所述第三电流具有所述第二电流的A分之一的电流电平。
16.根据权利要求12所述的电压生成器电路，还包括：
连接在所述第一节点与所述第二电源之间的第二电阻器；
连接在所述第二节点与所述第二电源之间的第三电阻器；
连接在所述第三节点与所述第二电源之间的第四电阻器；以及
连接在所述第四晶体管的所述输出与所述第二电源之间的第五电阻器。
17.根据权利要求16所述的电压生成器电路，其中所述第三电阻器和所述第四电阻器具有相同的电阻。
18.根据权利要求16所述的电压生成器电路，其中所述电压生成器电路通过MOS晶体管制造工艺被形成在半导体衬底上，
所述第一晶体管至所述第六晶体管是MOS晶体管，并且
所述第一双极型晶体管至所述第三双极型晶体管包括形成在所述半导体衬底中的寄生双极型晶体管。
19.根据权利要求16所述的电压生成器电路，
其中所述第一晶体管至所述第六晶体管包括双极型晶体管。
20.根据权利要求12所述的电压生成器电路，还包括：
第六电阻器；
第七电阻器；以及
第四双极型晶体管，所述第四双极型晶体管是二极管连接的，并且在所述第四晶体管的所述输出与所述第二电源之间与所述第六电阻器串联连接以及并联连接到所述第七电阻器。
CN201810067507.7A 2017-01-24 2018-01-24 用于电压生成的系统和方法 Active CN108345338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-010039 2017-01-24
JP2017010039A JP6836917B2 (ja) 2017-01-24 2017-01-24 電圧生成回路

Publications (2)

Publication Number Publication Date
CN108345338A CN108345338A (zh) 2018-07-31
CN108345338B true CN108345338B (zh) 2021-06-22

Family

ID=62905839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810067507.7A Active CN108345338B (zh) 2017-01-24 2018-01-24 用于电压生成的系统和方法

Country Status (3)

Country Link
US (2) US11092991B2 (zh)
JP (1) JP6836917B2 (zh)
CN (1) CN108345338B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110829609B (zh) * 2018-08-09 2023-03-10 芯洲科技(北京)股份有限公司 无线充电发射装置及其集成电路装置
US10585447B1 (en) * 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
US10795395B2 (en) * 2018-11-16 2020-10-06 Ememory Technology Inc. Bandgap voltage reference circuit capable of correcting voltage distortion
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
US11068011B2 (en) * 2019-10-30 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Signal generating device and method of generating temperature-dependent signal
US11449088B2 (en) * 2021-02-10 2022-09-20 Nxp B.V. Bandgap reference voltage generator with feedback circuitry
TWI783563B (zh) * 2021-07-07 2022-11-11 新唐科技股份有限公司 參考電流/電壓產生器與電路系統

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488289A (en) * 1993-11-18 1996-01-30 National Semiconductor Corp. Voltage to current converter having feedback for providing an exponential current output
FR2727534A1 (fr) * 1994-11-30 1996-05-31 Sgs Thomson Microelectronics Regulateur de tension pour circuit logique en mode couple
US7078958B2 (en) * 2003-02-10 2006-07-18 Exar Corporation CMOS bandgap reference with low voltage operation
US20070052473A1 (en) * 2005-09-02 2007-03-08 Standard Microsystems Corporation Perfectly curvature corrected bandgap reference
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
CN102541145B (zh) * 2010-12-07 2013-12-18 上海华虹Nec电子有限公司 低压可调节带隙基准源的电路
CN102298413B (zh) * 2011-05-04 2014-02-19 四川大学 多管组合曲率补偿低压带隙基准源
CN102981546B (zh) * 2012-11-23 2015-05-06 国民技术股份有限公司 指数补偿带隙基准电压源
JP2016170303A (ja) * 2015-03-13 2016-09-23 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
US9817428B2 (en) * 2015-05-29 2017-11-14 Synaptics Incorporated Current-mode bandgap reference with proportional to absolute temperature current and zero temperature coefficient current generation

Also Published As

Publication number Publication date
JP6836917B2 (ja) 2021-03-03
CN108345338A (zh) 2018-07-31
US20210356983A1 (en) 2021-11-18
US11092991B2 (en) 2021-08-17
US11650615B2 (en) 2023-05-16
JP2018120328A (ja) 2018-08-02
US20180210480A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
CN108345338B (zh) 用于电压生成的系统和方法
CN109725672B (zh) 一种带隙基准电路及高阶温度补偿方法
Mok et al. Design considerations of recent advanced low-voltage low-temperature-coefficient CMOS bandgap voltage reference
JP6073112B2 (ja) 基準電圧発生回路
JP3638530B2 (ja) 基準電流回路及び基準電圧回路
US7323857B2 (en) Current source with adjustable temperature coefficient
US7304466B1 (en) Voltage reference circuit compensated for non-linearity in temperature characteristic of diode
US7750726B2 (en) Reference voltage generating circuit
JP5693711B2 (ja) 電圧発生回路
US8513938B2 (en) Reference voltage circuit and semiconductor integrated circuit
CN109976425B (zh) 一种低温度系数基准源电路
US20060181335A1 (en) Low voltage bandgap reference (BGR) circuit
US20110227636A1 (en) Reference voltage circuit and semiconductor integrated circuit
US20050237105A1 (en) Self-biased bandgap reference voltage generation circuit insensitive to change of power supply voltage
US10290330B1 (en) Programmable temperature coefficient analog second-order curvature compensated voltage reference
JP5547684B2 (ja) バンドギャップリファレンス回路
JP5326648B2 (ja) 基準信号発生回路
JP4799167B2 (ja) 基準電圧発生回路
Hsiao et al. A 1.5-V 10-ppm//spl deg/C 2nd-order curvature-compensated CMOS bandgap reference with trimming
Andreou et al. An all-subthreshold, 0.75 V supply, 2ppm/° C, CMOS Voltage Reference
CN114690829A (zh) 温度补偿电路、电压参考电路及产生参考电压的方法
US8203324B2 (en) Low voltage bandgap voltage reference circuit
JP2014026680A (ja) 電流補償回路及び半導体記憶装置。
US20230367350A1 (en) Bandgap reference circuit and electronic device including the same
KR950003019B1 (ko) 밴드갭 기준전압 발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant