CN113934252A

CN113934252A - 用于能隙参考电压电路的降压电路

Info

Publication number: CN113934252A
Application number: CN202010667483.6A
Authority: CN
Inventors: 黄汉翔
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2020-07-13
Filing date: 2020-07-13
Publication date: 2022-01-14
Anticipated expiration: 2040-07-13
Also published as: CN113934252B

Abstract

一种用于能隙参考电压电路的降压电路，包括第一晶体管、电流镜电路、分压电路、输出电阻及第四晶体管。第一晶体管接收来自能隙参考电压电路的初始能隙参考电压。分压电路连接于第一晶体管及接地端，且具有用于输出第一分压的分压节点。第四晶体管连接于输出电阻及接地端，且接收第一分压。电流镜电路通过第一晶体管于分压电路上形成第一电流，并将第一电流镜射至输出电阻以形成第二电流。分压电路与输出电阻具有第一温度特性，第一晶体管与第四晶体管具有第二温度特性，从而使输出节点产生与温度无关且低于初始能隙参考电压的参考电压。

Description

用于能隙参考电压电路的降压电路

技术领域

本发明涉及一种用于能隙参考电压电路的降压电路，特别是涉及一种可产生与温度无关且低于初始能隙参考电压的参考电压的用于能隙参考电压电路的降压电路。

背景技术

一般由能隙参考电压电路产生的电压均是在1.25V附近，因此，如果要利用能隙参考电压电路的电压来产生与温度无关且低于1V的参考电压，可采用多种电路来实现。

例如，可利用缓冲器及电阻对能隙参考电压进行降压，然而，在尺寸以及耗电上均较大。或者，可利用电压随耦器对能隙参考电压进行降压，但所产生的参考电压的温度特性较差。

另外，也有通过分压电阻对能隙参考电压直接进行分压，然而，在电阻较小的情形下，可能会影响到能隙参考电压的特性，而在电阻较大的情形下会增加电路的使用面积。

因此，如何通过电路设计的改良，通过简单的电路来产生与温度无关的参考电压，同时克服上述的缺陷，已成为本技术领域中所需要解决的重要课题之一。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一种用于能隙参考电压电路的降压电路，可产生与温度无关且低于初始能隙参考电压的参考电压。

为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种用于能隙参考电压电路的降压电路，其包括第一晶体管、电流镜电路、分压电路、输出电阻及第四晶体管。第一晶体管具有一第一端、一第二端及一第三端，其中所述第三端接收来自一能隙参考电压电路的一初始能隙参考电压。电流镜电路包括第二晶体管及第三晶体管。第二晶体管，具有一第一端、一第二端及一第三端，其中所述第二晶体管的所述第一端连接于一电压源，所述第二晶体管的所述第二端连接于所述第一晶体管的所述第一端。第三晶体管具有一第一端、一第二端及一第三端，其中所述第三晶体管的所述第一端连接于所述电压源，所述第三晶体管的所述第二端连接于一输出节点，所述第三晶体管的所述第三端连接于所述第二晶体管的所述第三端，以与所述第二晶体管共同形成所述电流镜电路。分压电路连接于所述第一晶体管的所述第二端及一接地端之间，其中所述分压电路具有一分压节点，用于输出一第一分压。输出电阻的一端连接于所述输出节点。第四晶体管具有一第一端、一第二端及一第三端，其中所述第四晶体管的所述第一端连接于所述输出电阻的另一端，所述第四晶体管的所述第二端连接于接地端，所述第四晶体管的所述第三端连接于所述分压节点以接收所述第一分压。其中，所述电流镜电路经配置以通过所述第一晶体管于所述分压电路上形成一第一电流，并将所述第一电流以一预定倍率通过所述第二晶体管及所述第三晶体管镜射至所述输出电阻以形成一第二电流。其中，所述分压电路与所述输出电阻各具有一第一温度特性，所述第一晶体管与所述第四晶体管各具有一第二温度特性，从而使所述输出节点产生与温度无关且低于所述初始能隙参考电压的一参考电压。

本发明的一有益效果在于，本发明提供的用于能隙参考电压电路的降压电路具有简单的电路架构，同时采用的组件耗电小，面积小，无需设置额外的接脚，也无需采用外部组件，即可提供与温度无关且低于初始能隙参考电压的参考电压。

附图说明

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的具体实施方式与附图，所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

图1为根据本发明实施例的用于能隙参考电压电路的降压电路的电路布局图。

图2为根据本发明另一实施例的用于能隙参考电压电路的降压电路的电路布局图。

具体实施方式

以下是通过特定的具体实施例来说明本发明所公开有关“用于能隙参考电压电路的降压电路”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，事先声明，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

图1为根据本发明实施例的用于能隙参考电压电路的降压电路的电路布局图。参阅图1所示，本发明实施例提供一种用于能隙参考电压电路的降压电路1，其包括第一晶体管T1、电流镜电路CM、分压电路10、输出电阻R3及第四晶体管T4。

第一晶体管T1具有第一端、第二端及第三端，其中，第三端接收来自能隙参考电压电路BG的初始能隙参考电压VBG。在本实施例中，第一晶体管T1为一双极性场效晶体管(BJT)，且第一晶体管T1的第一端、第二端及第三端分别为BJT的集极C、射极E及基极B。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。

电流镜电路CM包括第二晶体管T2及第三晶体管T3。第二晶体管T2具有第一端、第二端及第三端，其中，第二晶体管T1的第一端连接于一电压源VDD，第二晶体管T2的第二端连接于第一晶体管T1的第一端(即集极C)。第三晶体管T3具有第一端、第二端及第三端，其中，第三晶体管T3的第一端连接于电压源VDD，第三晶体管T3的第二端连接于输出节点No，第三晶体管T3的第三端连接于第二晶体管T3的第三端，以与第二晶体管T2共同形成电流镜电路CM。然而，本发明不以上述所举的例子为限。

在本实施例中，电流镜电路CM可例如为一P型电流镜电路，换言之，第二晶体管T2及第三晶体管T3均为P型金氧半场效晶体管(PMOS)，第二晶体管T2的第一端、第二端及第三端分别为源极S、汲极D与门极G，第三晶体管T3的第一端、第二端及第三端也分别为源极S、汲极D与门极G。

分压电路10连接于第一晶体管T1的第二端(即射极E)及接地端GND之间，且分压电路10具有分压节点Nd，用于输出第一分压V1。详细而言，分压电路10可包括第一电阻R1及第二电阻R2，第一电阻R1的一端连接于第一晶体管T1的第二端(即射极E)，第一电阻R1的另一端连接于分压节点No。第二电阻R2的一端连接于分压节点No，第二电阻R2的另一端连接于接地端GND。

另一方面，输出电阻R3的一端连接于输出节点No，第四晶体管T4具有第一端、第二端及第三端，其中，第四晶体管T4的第一端连接于输出电阻R3的另一端，第四晶体管T4的第二端连接于接地端GND，第四晶体管T3的第三端连接于分压节点Nd以接收第一分压V1。

在本实施例中，第四晶体管T4可例如为一P型金氧半场效晶体管(PMOS)，且第四晶体管T4的第一端、第二端及第三端分别为PMOS的源极S、汲极D与门极G。

基于图1的电路架构，电流镜电路CM可通过第一晶体管T1于分压电路10上形成第一电流I1，并将第一电流I1以一预定倍率，例如n倍，通过第二晶体管T2及第三晶体管T3镜射至输出电阻R3以形成第二电流I2。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。

因此，在降压电路1运作时，其首先将初始能隙参考电压VBG减去第一晶体管T1的第三端及第二端之间的跨压(即BJT的基极B-射极E间电压)后，再通过分压电路10中的第一电阻R1及第二电阻R2产生第一分压V1，进而可获得第一电流I1，通过电流镜电路CM镜射后于输出电阻R3上产生第二电流I2，而第一分压V1加上第四晶体管T4的第三端与第一端间的电压(即是PMOS的闸极G-源极S间电压)及输出电阻R3上的跨压，即可得到于输出节点No处所产生的参考电压VREF。换言之，可由下述式(1)表示：

其中，VBG为初始能隙参考电压，Vbe为第一晶体管T1的第三端及第二端之间的跨压(即BJT的基极B-射极E间电压)，Vgsp为第四晶体管T4的第三端与第一端间的电压(即是PMOS的闸极G-源极S间电压)，I2为第二电流的电流值，R3为输出电阻的电阻值，K为分压电路的分压比例，可由下式(2)表示：

而第二电流I2可进一步由下式(3)表示：

其中，n为电流镜电路CM的预定倍率。

因此，将式(2)代入式(3)，可进一步获得参考电压VREF如下式(4)所示：

其中，a为化简后的乘数，可由下式(5)表示：

需要说明的是，分压电路10与输出电阻R3各具有第一温度特性，而第一晶体管T1与第四晶体管T4各具有第二温度特性。

如此设计的原因可参考式(4)、(5)，为了消除参考电压VREF中的温度效应，本发明可利用BJT的基极B-射极E间电压Vbe与第四晶体管T4的闸极G-源极S间电压Vgsp具有相同的温度特性来消除(VBG-Vbe)及Vgsp项中的温度效应，并且利用分压电路10与输出电阻R3具有相同温度特性来消除R3/R2项中的温度效应。

对于采用BJT的第一晶体管T1与采用PMOS的第四晶体管T4而言，第二温度特性为负温度特性，因此在参考电压VREF中，负温度特性对BJT的基极B-射极E间电压Vbe的影响与负温度特性对所述PMOS的闸极G-源极S间电压Vgsp的影响抵消。

另一方面，对于分压电路10及输出电阻R3而言，可使分压电路10中的第一电阻R1及第二电阻R2采用与输出电阻R3相同的材质。例如，若第一电阻R1、第二电阻R2及输出电阻R3其材质所具备的第一温度特性为负温度特性，在参考电压VREF中，负温度特性对输出电阻R3的影响与负温度特性对第一电阻R1及第二电阻R2的影响抵消，从而使输出节点No产生与温度无关且低于初始能隙参考电压VBG的参考电压VREF。例如，经设计，可输入1.5V的初始能隙参考电压VBG，而获得低于1V且与温度无关的参考电压VREF。

因此，本发明提供的用于能隙参考电压电路的降压电路具有简单的电路架构，同时采用的组件耗电小，面积小，无需设置额外的接脚，也无需采用外部组件，即可提供与温度无关且低于初始能隙参考电压的参考电压。

请进一步参阅图2，其为根据本发明另一实施例的用于能隙参考电压电路的降压电路的电路布局图。在本实施例中，相同的组件以相同的组件符号标示，且由于大部分组件已于上文的实施例中描述，于此省略重复叙述。

在本实施例中，第一晶体管T1为一N型金氧半场效晶体管(NMOS)，且第一晶体管T1的第一端、第二端及第三端分别为NMOS的汲极D、源极S与门极G。

因此，在图2的降压电路1运作时，其首先将初始能隙参考电压VBG减去第一晶体管T1的第三端及第二端之间的跨压(即NMOS的闸极G-源极S间电压)后，再通过分压电路10中的第一电阻R1及第二电阻R2产生第一分压V1，进而可获得第一电流I1，通过电流镜电路CM镜射后于输出电阻R3上产生第二电流I2，而第一分压V1加上第四晶体管T4的第三端与第一端间的电压(即是PMOS的闸极G-源极S间电压)及输出电阻R3上的跨压，即可得到于输出节点No处所产生的参考电压VREF。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。

换言之，前述的式(4)中的BJT的基极B-射极E间电压Vbe可由NMOS的闸极G-源极S间电压Vgsn取代，进而参考电压VREF可如下式(6)所示：

也因此，本实施例可利用NMOS的闸极G-源极S间电压Vgsn与第四晶体管T4的闸极G-源极S间电压Vgsp具有相同的温度特性来消除(VBG-Vgsn)及Vgsp项中的温度效应。

对于采用NMOS的第一晶体管T1与采用PMOS的第四晶体管T4而言，第二温度特性为负温度特性，因此在参考电压VREF中，负温度特性对NMOS的闸极G-源极S间电压Vgsn的影响与负温度特性对所述PMOS的闸极G-源极S间电压Vgsp的影响抵消。

类似的，本实施例也可利用分压电路10与输出电阻R3具有相同温度特性来消除R3/R2项中的温度效应，从而使输出节点No产生与温度无关且低于初始能隙参考电压VBG的参考电压VREF。

[实施例的有益效果]

本发明的其中一有益效果在于，本发明提供的用于能隙参考电压电路的降压电路具有简单的电路架构，同时采用的组件耗电小，面积小，无需设置额外的接脚，也无需采用外部组件，即可提供与温度无关且低于初始能隙参考电压的参考电压。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内。

附图标记说明：

1：降压电路

T1：第一晶体管

CM：电流镜电路

T2：第二晶体管

T3：第三晶体管

10：分压电路

R3：输出电阻

T4：第四晶体管

BG：能隙参考电压电路

VBG：初始能隙参考电压

C：集极

E：射极

B：基极

S：源极

D：汲极

G：闸极

GND：接地端

Nd：分压节点

V1：第一分压

R1：第一电阻

R2：第二电阻

No：输出节点

I1：第一电流

I2：第二电流

VREF：参考电压

VDD：电压源

Claims

1.一种用于能隙参考电压电路的降压电路，其包括：

一第一晶体管，具有一第一端、一第二端及一第三端，其中所述第三端接收来自一能隙参考电压电路的一初始能隙参考电压；

一电流镜电路，其包括：

一第二晶体管，具有一第一端、一第二端及一第三端，其中所述第二晶体管的所述第一端连接于一电压源，所述第二晶体管的所述第二端连接于所述第一晶体管的所述第一端；

一第三晶体管，具有一第一端、一第二端及一第三端，其中所述第三晶体管的所述第一端连接于所述电压源，所述第三晶体管的所述第二端连接于一输出节点，所述第三晶体管的所述第三端连接于所述第二晶体管的所述第三端，以与所述第二晶体管共同形成所述电流镜电路；

一分压电路，连接于所述第一晶体管的所述第二端及一接地端之间，其中所述分压电路具有一分压节点，用于输出一第一分压；

一输出电阻，其一端连接于所述输出节点；以及

一第四晶体管，具有一第一端、一第二端及一第三端，其中所述第四晶体管的所述第一端连接于所述输出电阻的另一端，所述第四晶体管的所述第二端连接于接地端，所述第四晶体管的所述第三端连接于所述分压节点以接收所述第一分压，

其中所述电流镜电路经配置以通过所述第一晶体管于所述分压电路上形成一第一电流，并将所述第一电流以一预定倍率通过所述第二晶体管及所述第三晶体管镜射至所述输出电阻以形成一第二电流，

其中所述分压电路与所述输出电阻各具有一第一温度特性，所述第一晶体管与所述第四晶体管各具有一第二温度特性，从而使所述输出节点产生与温度无关且低于所述初始能隙参考电压的一参考电压。

2.根据权利要求1所述的用于能隙参考电压电路的降压电路，其特征在于，所述第四晶体管为一P型金氧半场效晶体管，且所述第四晶体管的所述第一端、所述第二端及所述第三端分别为所述P型金氧半场效晶体管的源极、汲极与门极。

3.根据权利要求2所述的用于能隙参考电压电路的降压电路，其特征在于，所述第一晶体管为一双极性场效晶体管，且所述第一晶体管的所述第一端、所述第二端及所述第三端分别为所述双极性场效晶体管的集极、射极及基极。

4.根据权利要求3所述的用于能隙参考电压电路的降压电路，其特征在于，所述第二温度特性为一负温度特性，且在所述参考电压中，所述负温度特性对所述双极性场效晶体管的一基极射极间电压的影响与所述负温度特性对所述P型金氧半场效晶体管的一闸极源极间电压的影响抵消。

5.根据权利要求2所述的用于能隙参考电压电路的降压电路，其特征在于，所述第一晶体管为一N型金氧半场效晶体管，且所述第一晶体管的所述第一端、所述第二端及所述第三端分别为所述N型金氧半场效晶体管的汲极、源极与门极。

6.根据权利要求5所述的用于能隙参考电压电路的降压电路，其特征在于，所述第二温度特性为一负温度特性，且在所述参考电压中，所述负温度特性对所述P型金氧半场效晶体管的一闸极源极间电压的影响与所述负温度特性对所述P型金氧半场效晶体管的一闸极源极间电压的影响抵消。

7.根据权利要求1所述的用于能隙参考电压电路的降压电路，其特征在于，所述分压电路包括：

一第一电阻，其一端连接于所述第一晶体管的第二端，其另一端连接于所述分压节点；及

一第二电阻，其一端连接于所述分压节点，其另一端连接于接地端。

8.根据权利要求7所述的用于能隙参考电压电路的降压电路，其特征在于，所述第一电阻、所述第二电阻及所述输出电阻各具有所述第一温度特性。

9.根据权利要求8所述的用于能隙参考电压电路的降压电路，其特征在于，所述第一温度特性为一负温度特性，在所述参考电压中，所述负温度特性对输出电阻影响与所述负温度特性对所述第一电阻及所述第二电阻的影响抵消。

10.根据权利要求1所述的用于能隙参考电压电路的降压电路，其特征在于，所述电流镜电路为一P型电流镜电路。