CN114879799B - 带隙基准电路及带隙基准电压的温度补偿方法 - Google Patents
带隙基准电路及带隙基准电压的温度补偿方法 Download PDFInfo
- Publication number
- CN114879799B CN114879799B CN202210475745.8A CN202210475745A CN114879799B CN 114879799 B CN114879799 B CN 114879799B CN 202210475745 A CN202210475745 A CN 202210475745A CN 114879799 B CN114879799 B CN 114879799B
- Authority
- CN
- China
- Prior art keywords
- temperature coefficient
- voltage
- veb
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种带隙基准电路,包括:基准产生模块,用于根据温度系数修调值对正温度系数电压和负温度系数电压进行叠加并产生带隙基准电压;温度系数修调模块,与所述基准产生模块相连接,用于根据负温度系数电压转换的第一时钟对正温度系数电压转换的第二时钟进行计数,并根据计数结果得到当前温度下的温度系数理论值,再根据所述温度系数理论值对所述基准产生模块的温度系数进行修调得到所述温度系数修调值。通过本发明提供的带隙基准电路,解决了现有带隙基准电压因负温度系数电压存在二阶温度系数所导致的精度不高的问题。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及一种带隙基准电路及带隙基准电压的温度补偿方法。
背景技术
带隙基准电压(Bandgap voltage reference,VBG)是片内参考电压的一个主要来源,其作为ADC(模数转换器)模块或者内部LDO(低压差线性稳压器)模块的参考源,对整个芯片系统起着举足轻重的作用;ADC模块如果参考不准,那么高精度ADC的设计则无从谈起;而内部LDO模块如果参考不准,则会导致输出电压变化过大,使得数字的时序发生紊乱或功能异常。
理想情况下,带隙基准电压不随温度、电压以及工艺偏差而变化;但是,带隙基准电压是由一个正温度系数电压和一个负温度系数电压相加得到,其中,正温度系数电压可以做得比较线性,即与温度完全成正比,但负温度系数电压不仅存在一阶温度系数,还存在着二阶温度系数,因此无法做到完全线性,这就导致带隙基准电压输出随温度变化呈一个抛物线。
鉴于此,如何削弱二阶温度系数对负温度系数电压的影响,从而提高带隙基准电压的精度,是本领域技术人员迫切需要解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种带隙基准电路及带隙基准电压的温度补偿方法,用于解决现有带隙基准电压因负温度系数电压存在二阶温度系数所导致的精度不高的问题。
为实现上述目的及其他相关目的,本发明提供一种带隙基准电路,所述带隙基准电路包括:
基准产生模块,用于根据温度系数修调值对正温度系数电压和负温度系数电压进行叠加并产生带隙基准电压;
温度系数修调模块,与所述基准产生模块相连接,用于根据负温度系数电压转换的第一时钟对正温度系数电压转换的第二时钟进行计数,并根据计数结果得到当前温度下的温度系数理论值,再根据所述温度系数理论值对所述基准产生模块的温度系数进行修调得到所述温度系数修调值。
可选地,所述基准产生模块包括:第一MOS管、第二MOS管、第三MOS管、运算放大器、第一电阻、第二电阻、第一晶体管、第二晶体管及第三晶体管;
所述第一MOS管、所述第二MOS管和所述第三MOS管的源极均连接电源电压,所述第一MOS管、所述第二MOS管和所述第三MOS管的栅极彼此相连并连接所述运算放大器的输出端,所述第一MOS管的漏极连接所述运算放大器的同相输入端和所述第一电阻的第一端,所述第二MOS管的漏极连接所述运算放大器的反相输入端和所述第二晶体管的发射极,所述第三MOS管的漏极连接所述第二电阻的第一端并产生所述带隙基准电压;所述第一电阻的第二端连接所述第一晶体管的发射极,所述第二电阻的第二端连接所述第三晶体管的发射极,所述第一晶体管、所述第二晶体管和所述第三晶体管的基极均连接各自的集电极并接地;其中,所述第一电阻和/或所述第二电阻为可调电阻。
可选地,所述第一电阻为固定电阻,所述第二电阻为可调电阻。
可选地,所述第一MOS管、所述第二MOS管和所述第三MOS管的宽长比为1:N:1,所述第一晶体管、所述第二晶体管和所述第三晶体管的发射极面积比为1:1:1。
可选地,所述温度系数修调模块包括:
第一转换单元,接收所述负温度系数电压,用于将所述负温度系数电压转换为第一时钟,其中,所述第一时钟具有第一时钟频率;
第二转换单元,接收所述正温度系数电压,用于将所述正温度系数电压转换为第二时钟,其中,所述第二时钟具有第二时钟频率;
计数单元,连接所述第一转换单元和所述第二转换单元的输出端,用于根据所述第一时钟对所述第二时钟进行计数并产生计数结果;
修调控制单元,连接所述计数单元的输出端,用于根据所述计数结果得到当前温度下的所述温度系数理论值,并根据所述温度系数理论值产生修调控制信号,以对所述基准产生模块的温度系数进行修调控制。
可选地,所述第一转换单元包括第一压控振荡器,所述第二转换单元包括第二压控振荡器,所述计数单元包括计数器;
所述第一压控振荡器的输入端连接所述负温度系数电压,所述第一压控振荡器的输出端连接所述计数器的参考时钟端,所述第二压控振荡器的输入端连接所述正温度系数电压,所述第二压控振荡器的输出端连接所述计数器的输入时钟端,所述计数器的输出端产生所述计数结果。
可选地,在所述基准产生模块包括第一晶体管、第二晶体管及第三晶体管时,所述温度系数修调模块还包括:一加法器,所述加法器的第一输入端连接所述第一晶体管的发射极,所述加法器的第二输入端连接所述第二晶体管的发射极,所述加法器的输出端连接所述第二压控振荡器的输入端;同时,所述第一压控振荡器的输入端连接所述第三晶体管的发射极。
可选地,所述修调控制单元包括:
存储器,用于存储查找表,所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值,其中,VEB为负温度系数电压,ΔVEB为正温度系数电压,α为温度系数理论值;
修调控制器,同时与所述计数单元和所述存储器相连接,用于根据所述计数单元输出的计数结果得到当前温度下VEB/ΔVEB的值,并从所述查找表中得到与之对应的α的值,以此产生所述修调控制信号。
本发明还提供一种带隙基准电压的温度补偿方法,所述温度补偿方法包括:
将负温度系数电压转换为第一时钟,将正温度系数电压转换为第二时钟;
利用所述第一时钟对所述第二时钟进行计数并得到VEB/ΔVEB的值,其中,VEB为负温度系数电压,ΔVEB为正温度系数电压;
基于VEB/ΔVEB的值得到当前温度下的温度系数理论值,并根据所述温度系数理论值对产生带隙基准电压的温度系数进行修调以得到温度系数修调值;
根据所述温度系数修调值对所述正温度系数电压和所述负温度系数电压进行叠加并产生带隙基准电压。
可选地,采用压控振荡器将相应电压转换为相应时钟。
可选地,基于VEB/ΔVEB的值得到当前温度下的温度系数理论值的方法包括:基于VEB/ΔVEB的值,从查找表中找到与之对应的α的值;所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值,其中,α为温度系数理论值。
可选地,所述查找表的生成方法包括:得到不同温度下VEB/ΔVEB的值,并基于公式VBG/ΔVEB=α+VEB/ΔVEB得到与之对应的α的值,由此生成所述查找表;其中,VBG为带隙基准电压。
如上所述,本发明的一种带隙基准电路及带隙基准电压的温度补偿方法,利用负温度系数电压与正温度系数电压的比值来得到不同温度下的温度系数,利用随温度变化的温度系数来补偿负温度系数电压的二阶温度系数所带来的非线性,以此提高带隙基准电压的精度。
附图说明
图1显示为一种带隙基准电路的示意图。
图2显示为图1所示电路中带隙基准电压的电压值随温度变化的示意图。
图3显示为本发明带隙基准电路的示意图。
图4显示为第一时钟频率和第二时钟频率的示意图。
图5显示为计数结果随温度变化的示意图。
图6显示为图1和图3所示电路对应的带隙基准电压的电压值随温度变化的示意图。
元件标号说明
10 基准产生模块
20 温度系数修调模块
21 第一转换单元
22 第二转换单元
23 计数单元
24 修调控制单元
241 存储器
242 修调控制器
25 加法器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
一种带隙基准电路如图1所示,包括:第一MOS管M1、第二MOS管M2、第三MOS管M3、运算放大器OP、第一电阻R1、第二电阻R2、第一晶体管Q1、第二晶体管Q2及第三晶体管Q3;所述第一MOS管M1、所述第二MOS管M2和所述第三MOS管M3的源极均连接电源电压VDD,所述第一MOS管M1、所述第二MOS管M2和所述第三MOS管M3的栅极彼此相连并连接所述运算放大器OP的输出端,所述第一MOS管M1的漏极连接所述运算放大器OP的同相输入端和所述第一电阻R1的第一端,所述第二MOS管M2的漏极连接所述运算放大器OP的反相输入端和所述第二晶体管Q2的发射极,所述第三MOS管M3的漏极连接所述第二电阻R2的第一端并产生所述带隙基准电压VBG;所述第一电阻R1的第二端连接所述第一晶体管Q1的发射极,所述第二电阻R2的第二端连接所述第三晶体管Q3的发射极,所述第一晶体管Q1、所述第二晶体管Q2和所述第三晶体管Q3的基极均连接各自的集电极并接地;其中,所述第一电阻R1和所述第二电阻R2均为固定电阻。
图1所示带隙基准电路中,带隙基准电压满足公式一:VBG=α*ΔVEB+VEB,其中,VBG为带隙基准电压,α为温度系数,ΔVEB为正温度系数电压,VEB为负温度系数电压;由于ΔVEB远小于VEB(约为1/16),故使用α来平衡ΔVEB和VEB,从而使VBG近似为零温度系数电压,其中,α=R2/R1,为一固定比值的常量。
VEB除具有一阶温度系数外,还存在二阶温度系数,而这个二阶温度系数则是导致VBG不精准的根源,实际上,VBG的电压值随温度变化呈一个抛物线(如图2所示);因此,若要提高VBG的精度,就必须补偿这个二阶温度系数,也即,要引入一个与温度相关的系数。根据公式一可知,如果α可以跟随温度变化,那么其就刚好可以用来补偿VEB的二阶温度系数。
基于此,将公式一等号左右两边同时除以ΔVEB,得到公式二:VBG/ΔVEB=α+VEB/ΔVEB。理想的VBG是一个零温度系数电压,可看作常数,而ΔVEB与温度成正比,由此,可以根据不同温度做出一个参考关系,这个参考关系是固定的;由于VEB的二阶温度系数导致的电压变化体现在VEB/ΔVEB上,因此,只要计算出VEB/ΔVEB的值,将其代入参考关系中,即可计算出不同温度下α的值。
基于上述思路,申请人提出了本申请,实现了利用随温度变化的α的值,来补偿VEB的二阶温度系数,从而提高VBG的精度。
如图3所示,本实施例提供一种带隙基准电路,所述带隙基准电路包括:基准产生模块10和温度系数修调模块20。
所述基准产生模块10用于根据温度系数修调值对正温度系数电压ΔVEB和负温度系数电压VEB进行叠加并产生带隙基准电压VBG。
具体的,所述基准产生模块10包括:第一MOS管M1、第二MOS管M2、第三MOS管M3、运算放大器OP、第一电阻R1、第二电阻R2、第一晶体管Q1、第二晶体管Q2及第三晶体管Q3;所述第一MOS管M1、所述第二MOS管M2和所述第三MOS管M3的源极均连接电源电压VDD,所述第一MOS管M1、所述第二MOS管M2和所述第三MOS管M3的栅极彼此相连并连接所述运算放大器OP的输出端,所述第一MOS管M1的漏极连接所述运算放大器OP的同相输入端和所述第一电阻R1的第一端,所述第二MOS管M2的漏极连接所述运算放大器OP的反相输入端和所述第二晶体管Q2的发射极,所述第三MOS管M3的漏极连接所述第二电阻R2的第一端并产生所述带隙基准电压VBG;所述第一电阻R1的第二端连接所述第一晶体管Q1的发射极,所述第二电阻R2的第二端连接所述第三晶体管Q3的发射极,所述第一晶体管Q1、所述第二晶体管Q2和所述第三晶体管Q3的基极均连接各自的集电极并接地;其中,所述第一电阻R1和/或所述第二电阻R2为可调电阻。
更具体的,所述第一MOS管M1、所述第二MOS管M2和所述第三MOS管M3的宽长比为1:N:1,所述第一晶体管Q1、所述第二晶体管Q2和所述第三晶体管Q3的发射极面积比为1:1:1。
本实施例中,所述带隙基准电压满足公式:VBG=α*ΔVEB+VEB,其中,VBG为带隙基准电压,α=R2/R1,为温度系数,ΔVEB为正温度系数电压,VEB为负温度系数电压;通过设置所述第一电阻R1和/或所述第二电阻R2为可调电阻,以便于通过调节所述第一电阻R1和/或所述第二电阻R2的阻值,对温度系数α进行修调,使α跟随温度变化,以此来补偿VEB的二阶温度系数,提高VBG的精度。实际应用中,由于所述第一电阻R1的阻值远小于所述第二电阻R2的阻值,故通常设置所述第一电阻R1为固定电阻,所述第二电阻R2为可调电阻。
所述温度系数修调模块20与所述基准产生模块10相连接,用于根据负温度系数电压转换的第一时钟对正温度系数电压转换的第二时钟进行计数,并根据计数结果得到当前温度下的温度系数理论值,再根据所述温度系数理论值对所述基准产生模块10的温度系数进行修调得到所述温度系数修调值。
具体的,所述温度系数修调模块20包括:第一转换单元21、第二转换单元22、计数单元23及修调控制单元24。
所述第一转换单元21接收所述负温度系数电压VEB,用于将所述负温度系数电压VEB转换为第一时钟,其中,所述第一时钟具有第一时钟频率Fref。
更具体的,所述第一转换单元21包括第一压控振荡器VCO1,所述第一压控振荡器VCO1的输入端连接所述负温度系数电压VEB,所述第一压控振荡器VCO1的输出端产生频率为Fref的第一时钟。
所述第二转换单元22接收所述正温度系数电压ΔVEB,用于将所述正温度系数电压ΔVEB转换为第二时钟,其中,所述第二时钟具有第二时钟频率Fin。
更具体的,所述第二转换单元22包括第二压控振荡器VCO2,所述第二压控振荡器VCO2的输入端连接所述正温度系数电压ΔVEB,所述第二压控振荡器VCO2的输出端产生频率为Fin的第二时钟。
所述计数单元23连接所述第一转换单元21和所述第二转换单元22的输出端,用于根据所述第一时钟对所述第二时钟进行计数并产生计数结果。
更具体的,所述计数单元23包括计数器,所述计数器的参考时钟端连接频率为Fref的第一时钟,所述计数器的输入时钟端连接频率为Fin的第二时钟,所述计数器的输出端产生所述计数结果Dout。
进一步的,所述温度系数修调模块20还包括一加法器25;所述加法器25的第一输入端连接所述第一晶体管Q1的发射极,所述加法器25的第二输入端连接所述第二晶体管Q2的发射极,所述加法器25的输出端连接所述第二压控振荡器VCO2的输入端,所述第二压控振荡器VCO2的输出端连接所述计数器的输入时钟端,所述第一压控振荡器VCO1的输入端连接所述第三晶体管Q3的发射极,所述第一压控振荡器VCO1的输出端连接所述计数器的参考时钟端,所述计数器的输出端产生所述计数结果Dout。
本实施例中,为了量化VEB和ΔVEB,引入了两个压控振荡器,其中,VEB=VEB3,ΔVEB=VEB2-VEB1。由于VEB在全温度范围(-40℃-125℃)对应的电压范围约为700mV-300mV,ΔVEB在全温度范围(-40℃-125℃)对应的电压范围约为40mV-90mV,两者整体电压范围都处于一个相对较小的区间,因此,可以将压控振荡器看作是一个线性器件,将输入的电压线性的转换为时钟频率。
如此,Fref=k1*VEB,Fin=k2*ΔVEB,由于VEB远大于ΔVEB,故Fref远大于Fin(如图4所示);为了得到VEB/ΔVEB的值,采用频率较大的第一时钟对频率较小的第二时钟进行计数,最终,Dout=Fref/Fin=(VEB/ΔVEB)*(k1/k2),其中,k1是第一压控振荡器VCO1的增益(灵敏度),k2是第二压控振荡器VCO2的增益(灵敏度),k1/k2为已知值。实际应用中,k1和k2可以根据需要设计成相同值,也可以设计成倍数值,本实施例对此不做限制。
所述修调控制单元24连接所述计数单元23的输出端,用于根据所述计数结果得到当前温度下的所述温度系数理论值,并根据所述温度系数理论值产生修调控制信号,以对所述基准产生模块10的温度系数进行修调控制。
更具体的,所述修调控制单元24包括:存储器241及修调控制器242。
所述存储器241用于存储查找表,所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值,其中,VEB为负温度系数电压,ΔVEB为正温度系数电压,α为温度系数理论值。
实际应用中,根据精度要求没有必要针对每个温度都做补偿,因此,可将全温度范围划分为多个温度区间(温度区间个数由精度决定),此时,与温度区间的端点值对应的若干呈单调变化的VEB/ΔVEB的值也会形成多个比值区间,每个比值区间对应一个α的值;如将全温度范围划分为6个温度区间(A到F),相应的,预先计算出与7个温度区间端点值对应的VEB/ΔVEB的值,由此形成6个比值区间,每个比值区间对应一个α的值,该α的值可以是每个温度区间的温度中位数对应的值;应用中,从查找表中找到当前VEB/ΔVEB的值所属的比值区间,由此得到该比值区间对应的α的值(如图5所示)。
所述修调控制器242同时与所述计数单元23和所述存储器241相连接,用于根据所述计数单元23输出的计数结果得到当前温度下VEB/ΔVEB的值,并从所述查找表中得到与之对应的α的值,以此产生所述修调控制信号。
实际应用中,所述修调控制器242可采用处理器加译码器的组合来实现,其中,所述处理器用于根据所述计数结果得到当前温度下VEB/ΔVEB的值,并从所述查找表中得到与之对应的α的值;所述译码器用于根据α的值产生修调控制信号,以实现在不同温度下用逻辑控制去修调所述第二电阻R2的值,从而达到温度补偿的效果。
本实施例还提供一种带隙基准电压的温度补偿方法,可采用但不限于如上所述带隙基准电路来实现,所述温度补偿方法包括:步骤1)、步骤2)、步骤3)及步骤4)。
步骤1)将负温度系数电压VEB转换为第一时钟,将正温度系数电压ΔVEB转换为第二时钟。
具体的,采用压控振荡器将相应电压转换为相应时钟;也即,采用第一压控振荡器VCO1将负温度系数电压VEB转换为频率为Fref的第一时钟,采用第二压控振荡器VCO2将正温度系数电压ΔVEB转换为频率为Fin的第二时钟。
步骤2)利用所述第一时钟对所述第二时钟进行计数并得到VEB/ΔVEB的值。
具体的,Fref=k1*VEB,Fin=k2*ΔVEB,故计数结果Dout=Fref/Fin=(VEB/ΔVEB)*(k1/k2),其中,k1是第一压控振荡器VCO1的增益(灵敏度),k2是第二压控振荡器VCO2的增益(灵敏度),k1/k2为已知值。
步骤3)基于VEB/ΔVEB的值得到当前温度下的温度系数理论值α,并根据所述温度系数理论值α对产生带隙基准电压的温度系数进行修调以得到温度系数修调值。
具体的,基于VEB/ΔVEB的值得到当前温度下的温度系数理论值的方法包括:基于VEB/ΔVEB的值,从查找表中找到与之对应的α的值;所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值。
所述查找表的生成方法包括:基于步骤1)和步骤2)得到不同温度下VEB/ΔVEB的值,并基于公式VBG/ΔVEB=α+VEB/ΔVEB得到与之对应的α的值,由此生成所述查找表;其中,VBG为带隙基准电压。实际应用中,根据精度要求没有必要针对每个温度都做补偿,因此,所述查找表中,若干VEB/ΔVEB的值形成多个比值区间,每个比值区间对应一个α的值。
步骤4)根据所述温度系数修调值对所述正温度系数电压ΔVEB和所述负温度系数电压VEB进行叠加并产生带隙基准电压VBG;其中,VBG=α*ΔVEB+VEB。
本实施例中,整个补偿过程是一个闭环操作,不需要外部测试或人为干预,高效可靠,最终补偿效果如图6所示;由图6可知,基于本实施例所述补偿方案得到的带隙基准电压,可近似看作为零温度系数电压。
综上所述,本发明的一种带隙基准电路及带隙基准电压的温度补偿方法,利用负温度系数电压与正温度系数电压的比值来得到不同温度下的温度系数,利用随温度变化的温度系数来补偿负温度系数电压的二阶温度系数所带来的非线性,以此提高带隙基准电压的精度。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种带隙基准电路,其特征在于,所述带隙基准电路包括:
基准产生模块,用于根据温度系数修调值对正温度系数电压和负温度系数电压进行叠加并产生带隙基准电压;
温度系数修调模块,与所述基准产生模块相连接,用于根据负温度系数电压转换的第一时钟对正温度系数电压转换的第二时钟进行计数,并根据计数结果得到当前温度下的温度系数理论值,再根据所述温度系数理论值对所述基准产生模块的温度系数进行修调得到所述温度系数修调值。
2.根据权利要求1所述的带隙基准电路,其特征在于,所述基准产生模块包括:第一MOS管、第二MOS管、第三MOS管、运算放大器、第一电阻、第二电阻、第一晶体管、第二晶体管及第三晶体管;
所述第一MOS管、所述第二MOS管和所述第三MOS管的源极均连接电源电压,所述第一MOS管、所述第二MOS管和所述第三MOS管的栅极彼此相连并连接所述运算放大器的输出端,所述第一MOS管的漏极连接所述运算放大器的同相输入端和所述第一电阻的第一端,所述第二MOS管的漏极连接所述运算放大器的反相输入端和所述第二晶体管的发射极,所述第三MOS管的漏极连接所述第二电阻的第一端并产生所述带隙基准电压;所述第一电阻的第二端连接所述第一晶体管的发射极,所述第二电阻的第二端连接所述第三晶体管的发射极,所述第一晶体管、所述第二晶体管和所述第三晶体管的基极均连接各自的集电极并接地;其中,所述第一电阻和/或所述第二电阻为可调电阻。
3.根据权利要求2所述的带隙基准电路,其特征在于,所述第一电阻为固定电阻,所述第二电阻为可调电阻。
4.根据权利要求2所述的带隙基准电路,其特征在于,所述第一MOS管、所述第二MOS管和所述第三MOS管的宽长比为1:N:1,所述第一晶体管、所述第二晶体管和所述第三晶体管的发射极面积比为1:1:1。
5.根据权利要求1-4任一项所述的带隙基准电路,其特征在于,所述温度系数修调模块包括:
第一转换单元,接收所述负温度系数电压,用于将所述负温度系数电压转换为第一时钟,其中,所述第一时钟具有第一时钟频率;
第二转换单元,接收所述正温度系数电压,用于将所述正温度系数电压转换为第二时钟,其中,所述第二时钟具有第二时钟频率;
计数单元,连接所述第一转换单元和所述第二转换单元的输出端,用于根据所述第一时钟对所述第二时钟进行计数并产生计数结果;
修调控制单元,连接所述计数单元的输出端,用于根据所述计数结果得到当前温度下的所述温度系数理论值,并根据所述温度系数理论值产生修调控制信号,以对所述基准产生模块的温度系数进行修调控制。
6.根据权利要求5所述的带隙基准电路,其特征在于,所述第一转换单元包括第一压控振荡器,所述第二转换单元包括第二压控振荡器,所述计数单元包括计数器;
所述第一压控振荡器的输入端连接所述负温度系数电压,所述第一压控振荡器的输出端连接所述计数器的参考时钟端,所述第二压控振荡器的输入端连接所述正温度系数电压,所述第二压控振荡器的输出端连接所述计数器的输入时钟端,所述计数器的输出端产生所述计数结果。
7.根据权利要求6所述的带隙基准电路,其特征在于,在所述基准产生模块包括第一晶体管、第二晶体管及第三晶体管时,所述温度系数修调模块还包括:一加法器,所述加法器的第一输入端连接所述第一晶体管的发射极,所述加法器的第二输入端连接所述第二晶体管的发射极,所述加法器的输出端连接所述第二压控振荡器的输入端;同时,所述第一压控振荡器的输入端连接所述第三晶体管的发射极。
8.根据权利要求5所述的带隙基准电路,其特征在于,所述修调控制单元包括:
存储器,用于存储查找表,所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值,其中,VEB为负温度系数电压,ΔVEB为正温度系数电压,α为温度系数理论值;
修调控制器,同时与所述计数单元和所述存储器相连接,用于根据所述计数单元输出的计数结果得到当前温度下VEB/ΔVEB的值,并从所述查找表中得到与之对应的α的值,以此产生所述修调控制信号。
9.一种带隙基准电压的温度补偿方法,其特征在于,所述温度补偿方法包括:
将负温度系数电压转换为第一时钟,将正温度系数电压转换为第二时钟;
利用所述第一时钟对所述第二时钟进行计数并得到VEB/ΔVEB的值,其中,VEB为负温度系数电压,ΔVEB为正温度系数电压;
基于VEB/ΔVEB的值得到当前温度下的温度系数理论值,并根据所述温度系数理论值对产生带隙基准电压的温度系数进行修调以得到温度系数修调值;
根据所述温度系数修调值对所述正温度系数电压和所述负温度系数电压进行叠加并产生带隙基准电压。
10.根据权利要求9所述的带隙基准电压的温度补偿方法,其特征在于,采用压控振荡器将相应电压转换为相应时钟。
11.根据权利要求9所述的带隙基准电压的温度补偿方法,其特征在于,基于VEB/ΔVEB的值得到当前温度下的温度系数理论值的方法包括:
基于VEB/ΔVEB的值,从查找表中找到与之对应的α的值;所述查找表中包括若干不同温度下VEB/ΔVEB的值及与之对应的α的值,其中,α为温度系数理论值。
12.根据权利要求11所述的带隙基准电压的温度补偿方法,其特征在于,所述查找表的生成方法包括:
得到不同温度下VEB/ΔVEB的值,并基于公式VBG/ΔVEB=α+VEB/ΔVEB得到与之对应的α的值,由此生成所述查找表;其中,VBG为带隙基准电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210475745.8A CN114879799B (zh) | 2022-04-29 | 2022-04-29 | 带隙基准电路及带隙基准电压的温度补偿方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210475745.8A CN114879799B (zh) | 2022-04-29 | 2022-04-29 | 带隙基准电路及带隙基准电压的温度补偿方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114879799A CN114879799A (zh) | 2022-08-09 |
CN114879799B true CN114879799B (zh) | 2022-11-29 |
Family
ID=82674535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210475745.8A Active CN114879799B (zh) | 2022-04-29 | 2022-04-29 | 带隙基准电路及带隙基准电压的温度补偿方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114879799B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116931642B (zh) * | 2023-09-13 | 2023-12-19 | 浙江地芯引力科技有限公司 | 带隙基准电压源及带隙基准电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106708150A (zh) * | 2016-12-21 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种分段多阶补偿的高精度电压及电流基准电路 |
CN108562373A (zh) * | 2018-04-24 | 2018-09-21 | 电子科技大学 | 一种高精度的温度传感器电路 |
CN108572034A (zh) * | 2018-04-24 | 2018-09-25 | 电子科技大学 | 一种内建时钟的温度传感器电路 |
CN111276178A (zh) * | 2018-12-05 | 2020-06-12 | 爱思开海力士有限公司 | 用于检测电压降水平的半导体器件和半导体系统 |
CN112422106A (zh) * | 2021-01-25 | 2021-02-26 | 微龛(广州)半导体有限公司 | 抑制失调电压的比较器及抑制比较器失调电压的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI337694B (en) * | 2007-12-06 | 2011-02-21 | Ind Tech Res Inst | Bandgap reference circuit |
-
2022
- 2022-04-29 CN CN202210475745.8A patent/CN114879799B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106708150A (zh) * | 2016-12-21 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种分段多阶补偿的高精度电压及电流基准电路 |
CN108562373A (zh) * | 2018-04-24 | 2018-09-21 | 电子科技大学 | 一种高精度的温度传感器电路 |
CN108572034A (zh) * | 2018-04-24 | 2018-09-25 | 电子科技大学 | 一种内建时钟的温度传感器电路 |
CN111276178A (zh) * | 2018-12-05 | 2020-06-12 | 爱思开海力士有限公司 | 用于检测电压降水平的半导体器件和半导体系统 |
CN112422106A (zh) * | 2021-01-25 | 2021-02-26 | 微龛(广州)半导体有限公司 | 抑制失调电压的比较器及抑制比较器失调电压的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114879799A (zh) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108474820B (zh) | 用于计量系统的参考电路 | |
US20230283265A1 (en) | On-chip rc oscillator, chip, and communication terminal | |
CN110504920B (zh) | 振荡器 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN108562373B (zh) | 一种高精度的温度传感器电路 | |
IT201800004496A1 (it) | Circuito sensore, sistema e procedimento corrispondenti | |
CN108572034B (zh) | 一种内建时钟的温度传感器电路 | |
CN107356347B (zh) | Cmos数字温度传感器 | |
CN101242166A (zh) | 调整主动式滤波器的方法与装置 | |
JP2011155489A (ja) | 半導体集積回路装置および発振周波数較正方法 | |
CN113721694B (zh) | 一种基于曲率函数的自补偿带隙基准源结构及其应用 | |
CN114879799B (zh) | 带隙基准电路及带隙基准电压的温度补偿方法 | |
CN114153260A (zh) | 高精度振荡器 | |
CN110542849B (zh) | 全mos电压及温度监测方法及电路 | |
CN201984371U (zh) | 一种可编程参考基准源电路 | |
CN102545779A (zh) | 一种无晶振时钟电路 | |
CN115167596B (zh) | 一种新型分段补偿带隙基准电路 | |
CN113311897B (zh) | 一种应用于fbar振荡器的低功耗温度传感器及其工作方法 | |
CN110514314B (zh) | 一种cmos工艺低功耗高精度温度传感器 | |
CN113008410B (zh) | 用于集成电路的温度传感器 | |
Wang et al. | A precision voltage reference circuit with trimming for 16-bit SAR ADC in 55nm CMOS technology | |
CN112953523B (zh) | 适用于模数转化器中环形压控振荡器的pvt数字校准方法 | |
CN103116381B (zh) | 一种高阶温度补偿电流产生电路及电流连续调节方法 | |
CN208369560U (zh) | 高精度片上振荡器 | |
CN113655841A (zh) | 一种带隙基准电压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |