CN202171758U

CN202171758U - 带隙基准电压电路

Info

Publication number: CN202171758U
Application number: CN2011203272531U
Authority: CN
Inventors: 周继军
Original assignee: Individual
Current assignee: Individual
Priority date: 2011-08-24
Filing date: 2011-08-24
Publication date: 2012-03-21
Anticipated expiration: 2021-08-24

Abstract

本实用新型涉及一种带隙基准电压电路，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻。第一双极型晶体管的基极和集电极接地，其射极经由第一电阻接地。第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻接地；第四电阻的一端接地，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压。第四电阻包括多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值，进而可以调整所述基准电压，从而得到精度更高的基准电压。

Description

带隙基准电压电路

【技术领域】

本实用新型涉及电路设计领域，特别是涉及一种带隙基准(BandgapReference)电压电路。

【背景技术】

带隙基准电压电路可以在温度变化环境中提供稳定的参考电压，因此其广泛应用于电源调节器、A/D和D/A转换器等电路中。传统的带隙基准电路利用正温度系数的电压V_T对于负温度系数的电压V_BE进行补偿，从而可以产生不随温度变化的直流输出电压，此电压通常为1.2伏，其中电压V_BE通常为双极性晶体管(Bipolar Transistor)的基极-射极电压差。

上述带隙基准电路的输出电压通常在1.2V左右，其电源电压一般需要大于1.2V，这就限制了所述带隙基准电路在低压下的应用。然而，由于IC设计目前以低功率和低电压目标为主流，许多IC电路需要在1.2伏左右或以下进行操作，在这些低压的应用中，需要低压的带隙基准电路来提供基准电压。

此外，利用正负温度系数的电压互相补偿后，产生的基准电压还是会随着温度在较小的范围内波动，这对于有些对基准电压的精度要求很高的应用来说仍然是不能接受的。

因此，希望提出一种高精度的随温度变化极小的带隙基准电压电路。

【实用新型内容】

因此，本实用新型的一个目的在于提供一种带隙基准电压电路，其可以提供更高精度的随温度变化极小的基准电压。

根据本实用新型的第一方面，本实用新型提供一种带隙基准电压电路，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻。第一双极型晶体管的基极和集电极接地，其射极经由第一电阻与地连接；第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与地连接；第四电阻的一端与地连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压。其中第四电阻包括基础电阻单元和多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值。

进一步的，第一双极型晶体管为一个基准双极型晶体管，第二双极型晶体管包括多个并联的基准双极型晶体管。

更进一步的，所述带隙基准电压电路还包括有第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及运算放大器，

各个PMOS晶体管的源极接电源，栅极互相连接，

第一PMOS晶体管的漏极接第一双极型晶体管的阳极，

第二PMOS晶体管的漏极接第三电阻的与第二电阻连接的一端，

第三PMOS晶体管的漏极与第四电阻相连，第三PMOS晶体管的漏极和第四电阻的中间节点的电压为所述基准电压，

所述运算放大器的负相输入端接第一PMOS晶体管PM1的漏极，正相输入端接第二PMOS晶体管的漏极，其输出端接第三PMOS晶体管的栅极。

再进一步的，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜，第三PMOS晶体管上流过的电流与第二PMOS晶体管上流过的电流成正比。

进一步的：所述带隙基准电压电路还包括：感应当前温度的数字温度传感器；根据当前温度得到温度校正数据，并根据将所述温度校正数据控制各个开关的温度补偿模块。

与现有技术相比，本实用新型中的带隙基准电压电路是可以编程的，这样可以根据温度对其输出电压进行校准，从而实现温度补偿。

【附图说明】

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。其中：

图1是本实用新型中的带隙基准电压电路在一个实施例中的结构框图；

图2是图1中的带隙基准电压电路的带隙基准电压单元的电路示意图；

图3是图2中的带隙基准电压单元的可编程电阻的结构示意图；和

图4为对基准电压进行温度补偿的原理示意图。

【具体实施方式】

下面结合附图和实施例对本实用新型作进一步的说明。

图1为本实用新型中的带隙基准电压电路100在一个实施例中的电路示意图。请参看图1所示，所述带隙基准电压电路100包括数字温度传感器110、温度补偿模块120和带隙基准电压单元130。

所述数字温度传感器110感应所述带隙基准电压单元130的当前温度，并将当前温度提供给所述温度补偿模块120。所述温度补偿模块120根据当前温度得到温度校正数据，并将所述温度校正数据提供给所述带隙基准电压单元130。所述带隙基准电压单元130根据所述温度校正数据对输出的基准电压进行温度校正。

图2为图1中的带隙基准电压电路100的带隙基准电压单元130的电路示意图。请参阅图2所示，所述带隙基准电压单元130包括双极型晶体管Q1(PNP)、双极型晶体管Q2(PNP)、电阻R1、R2和R3。

双极型晶体管Q1的基极和集电极接地，射极经由电阻R1与地连接，双极型晶体管Q2的基极和集电极接地，射极连接于电阻R3的一端，电阻R3的另一端经由电阻R2与地连接。如果将双极型晶体管Q1视为一个基准双极型晶体管，那么双极型晶体管Q2则包括多个并联的基准双极型晶体管(即基极相连，射极相连，集电极相连)，这样可以使得双极型晶体管Q1和Q2得到更好的匹配，在一个示例中所述双极型晶体管Q2包括8个并联的基准双极型晶体管。

在所述带隙基准电压电路100处于稳定状态时，所述晶体管Q1的射极的电压与所述电阻R3的与电阻R2连接的一端的电压相等，这样可得到下述公式：V_BE1＝V_BE2+I_PTAT*R3，其中V_BE1为晶体管Q1的导通压降，V_BE2为晶体管Q2的导通压降，I_PTAT为电阻R3上流过的电流。

对上式进行公式变换得：I_PTAT＝(V_BE1-V_BE2)/R3＝ΔV_BE/R3，ΔV_BE为正温度系数的电压，因此I_PTAT为正温度系数的电流。

此外，流过电阻R2的电流I_CTAT为：I_CTAT＝V_BE1/R2，V_BE1为负温度系数的电压，因此I_CTAT为负温度系数的电流。通过调整电阻R2和R3的大小可以使得I_CTAT和I_PTAT的混合电流为近似零温度系数，即不随着温度的改变而改变电流的大小，或者改变很小。

所述带隙基准电压电路100还包括有可编程电阻R4，利用近似零温度系数的电流流过所述可编程电阻R4可以得到近似零温度系数的带隙电压V_BG。所述电阻R1、R2、R3和R4为互相匹配的电阻，这样可以减小电阻的温度系数的影响，也可以减小各电阻由于工艺造成的相对误差。

所述带隙基准电压电路100还包括有PMOS(P-type Complementary MetalOxide Semiconductor)晶体管PM1、PM2和PM3，以及运算放大器OP。各个PMOS晶体管PM1、PM2和PM3的源极接电源V_DD，栅极互相连接。PMOS晶体管PM1的漏极接所述晶体管Q1的射极，所述PMOS晶体管PM2的漏极接所述电阻R3的与电阻R2连接的一端，所述PMOS晶体管PM3的漏极经由所述电阻R4与地相连，所述PMOS晶体管PM3的漏极和所述电阻R4的中间节点的电压为所述带隙电压V_BG(也可以称输出电压、基准电压、带隙基准电压)。所述运算放大器OP的负相输入端接PMOS晶体管PM1的漏极，正相输入端接PMOS晶体管MP2的漏极，其输出端接PMOS晶体管MP3的栅极。所述运算放大器通过控制PMOS晶体管MP1和MP2的栅极电压来使得其两个输入端的电压相等，即使得所述晶体管Q1的射极的电压与所述电阻R3的与电阻R2连接的一端的电压相等，这样所述PMOS晶体管MP2上流过的电流就是近似零温度系数的I_CTAT和I_PTAT的混合电流。

PMOS晶体管PM1、PM2和PM3构成电流镜，PMOS晶体管MP3上流过的电流与PMOS晶体管MP2上流过的电流成正比，这样PMOS晶体管MP3上流过的电流也为近似零温度系数的电流，近似零温度系数的电流I_CONST流过所述电阻R4可以得到近似零温度系数的带隙电压V_BG。在一个实施例中，PMOS晶体管PM1、PM2和PM3的宽长比之比为1∶1∶1，这样流过各个PMOS晶体管的电流是相等的。

由于采用了近似零温度系数的电流在电阻上形成电压的方式，使得带隙电压V_BG可以小于1V。

所述带隙基准电压单元130根据所述温度校正数据对所述可编程电阻R4进行调整，进而对其输出的基准电压进行温度校正，使输出的基准电压随温度的变化非常小。

图3是图2中的带隙基准电压单元的可编程电阻R4的结构示意图。如图3所示，所述可编程电阻R4包括基础电阻单元R400和n个可调电阻单元R40、R41、R42、……、R4n。每个可调电阻单元与对应的开关S0、S1、S2、……、Sn并联，各个开关的控制端由所述温度校正数据D0、D1、D2、……、Dn控制。通过控制各个开关的导通和截止就可以调整可编程电阻R4的阻值，从而改变了基准电压V_BG。

图4为对基准电压进行温度补偿的原理示意图，其中示出未补偿基准电压温度曲线、温度补偿曲线和补偿后基准电压温度曲线。可以看出，补偿后基准电压温度曲线随温度的变化很小，可以适用于非常严格的应用。

此外，由于有后续的温度补偿方案，使得在设计带隙基准电压电路时可以更为容易。换句话说，对于其输出基准电压达不到应用标准的电路，也可以采用温度补偿方案使其达到标准，这样减轻了对工艺和设计的压力。

要对带隙基准电压电路进行温度补偿，需要预先测得该带隙基准电压电路的未补偿基准电压温度曲线，根据该曲线可以得到对应的温度补偿曲线。在具体实现时，可以根据多个带隙基准电压电路的未补偿基准电压温度曲线得到一条平均的未补偿基准电压温度曲线，由此得到对应的温度补偿曲线。在该温度补偿曲线上取一些采样点，比如每5度采样一个补偿点，在-30度至130度的范围可以得到30多个补偿点，每个补偿点都对应有温度校正数据，将这些温度校正数据存储在温度补偿模块120内。

所述温度补偿模块120在得到当前温度时找到其对应的温度校正数据就可以了。由于前述实施例中，补偿点是离散的，因此当前温度可能没有正好对应的温度校正数据，此时可对当前温度对应的两个相邻的温度校正数据进行插值从而得到当前温度的温度校正数据。

在一个实施例中，对可编程电阻的调整步长为0.1％，如果温度校正数据D1～Dn构成的二进制数的值为20，那么将对可编程电阻进行2％的调整，也就是说对基准电压进行了2％的调整。

本文中的“连接”、“相接”或“接”等词的含义包括直接连接、间接连接或其他显而易见的连接方式。本文中的“多个”或“若干”的含义为两个或两个以上。

上述说明已经充分揭露了本实用新型的具体实施方式。需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims

1.一种带隙基准电压电路，其特征在于，其包括第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第四电阻，

第一双极型晶体管的基极和集电极接地，其射极经由第一电阻与地连接；第二双极型晶体管的基极和集电极接地，其射极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与地连接；第四电阻的一端与地连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压，

其中第四电阻包括基础电阻单元和多个可调电阻单元，每个可调电阻单元与一个对应的开关并联，通过控制各个开关的导通和截止来调整第四电阻的阻值。

2.根据权利要求1所述的电路，其特征在于：第一双极型晶体管为一个基准双极型晶体管，第二双极型晶体管包括多个并联的基准双极型晶体管。

3.根据权利要求2所述的电路，其特征在于：其还包括有第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及运算放大器，

各个PMOS晶体管的源极接电源，栅极互相连接，

第一PMOS晶体管的漏极接第一双极型晶体管的射极，

第二PMOS晶体管的漏极接第三电阻的与第二电阻连接的一端，

所述运算放大器的负相输入端接第一PMOS晶体管的漏极，正相输入端接第二PMOS晶体管的漏极，其输出端接第三PMOS晶体管的栅极。

4.根据权利要求3所述的电路，其特征在于：第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜，第三PMOS晶体管上流过的电流与第二PMOS晶体管上流过的电流成正比。

5.根据权利要求1-4任一所述的电路，其特征在于：还包括：

感应当前温度的数字温度传感器；和

根据当前温度得到温度校正数据，并根据将所述温度校正数据控制各个开关的温度补偿模块。