CN108241402A - 一种基准电压源 - Google Patents

一种基准电压源 Download PDF

Info

Publication number
CN108241402A
CN108241402A CN201810050129.1A CN201810050129A CN108241402A CN 108241402 A CN108241402 A CN 108241402A CN 201810050129 A CN201810050129 A CN 201810050129A CN 108241402 A CN108241402 A CN 108241402A
Authority
CN
China
Prior art keywords
drain electrode
tube
grid
pmos tube
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810050129.1A
Other languages
English (en)
Other versions
CN108241402B (zh
Inventor
黄爱华
王健
余生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.
Original Assignee
Shanghai Interesting Network Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Interesting Network Polytron Technologies Inc filed Critical Shanghai Interesting Network Polytron Technologies Inc
Priority to CN201810050129.1A priority Critical patent/CN108241402B/zh
Publication of CN108241402A publication Critical patent/CN108241402A/zh
Application granted granted Critical
Publication of CN108241402B publication Critical patent/CN108241402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Abstract

本发明提出了一种基准电压源，属于模拟集成电路技术领域。该基准电压源包括启动电路以及与其分别连接的偏置电压产生电路、运放电路和基准电压产生电路。启动电路在上电信号的触发下，对基准电压产生电路进行充电，以使得基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与启动电路分离。运放电路还与基准电压产生电路连接，以在基准电压产生电路处于正常工作状态时为基准电压产生电路调制基准电压。偏置电压产生电路与启动电路、运放电路和基准电压产生电路均连接，以为它们提供偏置电压。在停机信号触发下，上述各电路均进入高阻状态。本发明能够及时正确地启动和停机，并且在停机时能够实现极低功耗，功耗能够降到nA级别。

Description

一种基准电压源
技术领域
本发明属于模拟集成电路技术领域，涉及一种电压源，尤其是基准电压源。
背景技术
基准电压源为集成电路中其它电路模块提供一个对电源电压、温度等不敏感的基准电压，是集成电路中不可或缺的构成模块，广泛应用于模数转换器(ADC)、数模转换器(DAC)、传感器接口以及电源管理等电路中。
除了提供基准电压外，基准电压源通常还提供偏置电流给集成电路中的上电复位模块以及时钟电路模块，这两个模块是其所在集成电路上电进入正常工作状态所不可缺少的。
基于CMOS工艺的基准电压产生电路需要一个启动电路使其在上电时摆脱简并偏置点并进入正常工作状态。电路启动后，启动电路中的MOS管工作于亚阈值状态，通常需要消耗几个uA至几十个uA的电流。随着对低功耗电路的需求，特别是电池供电的传感器等应用的增加，要求集成电路具有停机和再启动的功能，即在闲置时可以进入极低功耗的停机状态，在收到再启动信号后又可以迅速进入正常工作状态。这就要求基准电压源在上电时能够迅速进入正常工作状态使需要其提供偏置电流的上电复位电路以及时钟电路开始工作，又需要在集成电路进入正常状态后能够自我关闭进入零功耗(除了漏电流)的停机状态。因此消耗几个uA的现有启动电路不能满足超低功耗的需求。
发明内容
本发明的目的在于提供一种微功耗可停机的基准电压源，使得其能够正确地启动和停机，且在停机时功耗大大降低。
为了达到上述目的，本发明的解决方案是：
一种基准电压源，包括启动电路以及与所述启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路；所述启动电路在上电信号的触发下，对所述基准电压产生电路进行充电，以使得所述基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与所述启动电路分离；所述运放电路还与所述基准电压产生电路连接，以在所述基准电压产生电路处于正常工作状态时为所述基准电压产生电路调制基准电压；所述偏置电压产生电路与所述启动电路、所述运放电路和所述基准电压产生电路均连接，以为所述启动电路、所述运放电路和所述基准电压产生电路提供偏置电压；在停机信号触发下，所述启动电路、所述偏置电压产生电路、所述运放电路和所述基准电压产生电路均进入高阻状态。
所述启动电路包括第一PMOS管M1、电压调节电路、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八NMOS管M8；第一PMOS管M1的源极连接电源电压，栅极连接停机信号SD，漏极连接所述电压调节电路的一端；所述电压调节电路的一端连接第一PMOS管M1的漏极，另一端连接第八NMOS管M8的栅极，以调节第八NMOS管M8的栅极电压；第五NMOS管M5的源极接地，栅极连接第一偏置电压VBN1，漏极连接第八NMOS管M8的栅极；第六NMOS管M6的漏极与第五NMOS管M5的漏极和第八NMOS管M8的栅极连接，第六NMOS管M6的栅极连接所述停机信号SD，源极接地；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第八NMOS管M8的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八NMOS管M8的源极接地；所述基准电压源被触发停机时，所述停机信号SD为高电平，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述停机信号SD为低电平，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二PMOS管M2；第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极和漏极均连接第五NMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三PMOS管M3；第三PMOS管M3串联在第二PMOS管M2与第五NMOS管M5之间；第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极、漏极与第二PMOS管M2的栅极一起连接第五NMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四PMOS管M4，第四PMOS管M4串联在第三PMOS管M3与第五NMOS管M5之间；第四PMOS管M4的源极连接第三PMOS管M3的漏极，第四PMOS管M4的栅极、漏极与第三PMOS管M3的栅极一起连接第五NMOS管M5的漏极。
或者，所述启动电路包括第一NMOS管M1、电压调节电路、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和第八PMOS管M8，第三十五NMOS管M35和第三十六NMOS管M36；第一NMOS管M1的源极接地，栅极连接反停机信号SDB，漏极连接所述电压调节电路；所述电压调节电路的一端连接第一NMOS管M1的漏极，另一端连接第八PMOS管M8的栅极，以调节第八PMOS管M8的栅极电压；第五PMOS管M5的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第八PMOS管M8的栅极；第六PMOS管M6的源极连接电源电压，漏极与第五PMOS管M5的漏极和第八PMOS管M8的栅极连接，栅极连接反停机信号SDB；第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第三十六NMOS管M36的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；第八PMOS管M8的源极连接电源电压，栅极与所述电压调节电路的另一端、第五PMOS管M5的漏极和第六PMOS管M6的漏极连接在一起，漏极连接第三十五NMOS管M35的漏极；第三十五NMOS管M35的源极和第三十六NMOS管36的源极均接地，栅极相连且均与第三十五NMOS管M35的漏极连接；第三十五NMOS管M35的漏极连接第八PMOS管M8的漏极，第三十六NMOS管M36的漏极连接第七PMOS管M7的漏极；所述基准电压源被触发停机时，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述反停机信号SDB为高电平；所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；优选地，所述高电平为电源电压，所述低电平为接地电压；优选地，所述电压调节电路包括第二NMOS管M2；第二NMOS管M2的源极连接第一NMOS管M1的漏极，栅极和漏极均连接第五PMOS管M5的漏极；进一步优选地，所述电压调节电路还包括第三NMOS管M3；第三NMOS管M3串联在第二NMOS管M2与第一NMOS管M1之间；第三NMOS管M3的源极连接第一NMOS管M1的漏极，第三NMOS管M3的栅极与第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极；更进一步优选地，所述电压调节电路还包括第四NMOS管M4，第四NMOS管M4串联在第三NMOS管M3与第一NMOS管M1之间；第四NMOS管M4的源极连接第一NMOS管M1的漏极，第四NMOS管M4的栅极与第三NMOS管M3的栅极、第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极。
所述偏置电压产生电路包括第一电阻R1、第二电阻R2、第九PMOS管M9、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16、第十七PMOS管M17、第十NMOS管M10、第十一NMOS管M11、第十二NMOS管M12、第十三NMOS管M13、第十八NMOS管M18和第十九NMOS管M19；第九PMOS管M9的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第一电阻R1的一端；第一电阻R1的另一端连接第十NMOS管M10的漏极；第十NMOS管M10的源极连接第十一NMOS管M11的漏极，栅极连接第一电阻R1的一端和第十二NMOS管M12的栅极且产生第二偏置电压VBN2，漏极连接第一电阻R1的另一端；第十一NMOS管M11的源极接地，栅极连接第十三NMOS管M13的栅极且产生第一偏置电压VBN1，漏极连接第十NMOS管M10的源极；第十二NMOS管M12的源极连接第十三NMOS管M13的漏极、栅极连接第十NMOS管M10的栅极和第一电阻R1的一端，漏极连接第二电阻R2的一端；第十三NMOS管M13的源极接地，栅极连接第十一NMOS管M11的栅极，漏极连接第十二NMOS管M12的源极；第十八NMOS管M18的源极接地，栅极连接停机信号SD，漏极连接第十一NMOS管M11的栅极；第十九NMOS管M19的源极接地，栅极连接停机信号SD，漏极连接第十NMOS管M10的栅极；第二电阻R2的一端连接第十二NMOS管M12的漏极，另一端连接第十五PMOS管M15的漏极；第十五PMOS管M15的源极连接第十四PMOS管M14的漏极，栅极连接第二电阻R2的一端并产生第四偏置电压VBP2，漏极连接第二电阻R2的另一端；第十四PMOS管M14的源极连接电源电压，栅极连接第十五PMOS管M15的漏极，漏极连接第十五PMOS管M15的源极；第十六PMOS管M16的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十四PMOS管M14的栅极；第十七PMOS管M17的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十五PMOS管M15的栅极。
所述运放电路的正相输入端和反相输入端均连接所述基准电压产生电路，输出端输出第三偏置电压VBP1，以提供负反馈，通过第三偏置电压VBP1调制所述基准电压产生电路的电流，确保所述基准电压产生电路产生设定的基准电压。
所述运放电路为折叠式共源共栅运算放大器。优选地，所述运放电路包括第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22、第二十三PMOS管M23、第二十八PMOS管M28、第二十九PMOS管M29、第三十PMOS管M30、第三十一PMOS管M31、第二十四NMOS管M24、第二十五NMOS管M25、第二十六NMOS管M26和第二十七NMOS管M27；第二十PMOS管M20的源极连接电源正极，栅极与第二十二PMOS管M22的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十一PMOS管M21的源极；第二十一PMOS管M21的源极连接第二十PMOS管M20的漏极，栅极与第二十三PMOS管M23的栅极一起连接第四偏置电压VBP2，漏极连接第二十四NMOS管M24的漏极；第二十二PMOS管M22的源极连接电源正极，栅极与第二十PMOS管M20的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十三PMOS管M23的源极；第二十三PMOS管M23的源极连接第二十二PMOS管M22的漏极，栅极与第二十一PMOS管M21的栅极一起连接第四偏置电压VBP2，漏极连接第二十六NMOS管M26的漏极并一起产生和输出第三偏置电压VBP1；第二十八PMOS管M28的源极连接电源电压，栅极连接第二十三PMOS管M23的漏极，漏极连接第二十九PMOS管M29的源极；第二十九PMOS管M29的源极连接第二十八PMOS管M28的漏极，栅极连接第四偏置电压VBP2，漏极连接第三十PMOS管M30的源极和第三十一PMOS管M31的源极；第三十PMOS管M30的源极连接第二十九PMOS管M29的漏极，栅极为所述运放电路的反相输入端，连接所述基准电压产生电路，漏极连接第二十四NMOS管M24的源极和第二十五NMOS管M25的漏极；第三十一PMOS管M31的源极连接第二十九PMOS管M29的漏极，栅极为所述运放电路的正相输入端，连接所述基准电压产生电路，漏极连接第二十六NMOS管M26的源极和第二十七NMOS管M27的漏极；第二十四NMOS管M24的源极连接第二十五NMOS管M25的漏极，栅极与第二十六NMOS管M26的栅极一起连接第二偏置电压VBN2，漏极连接第二十一PMOS管M21的漏极；第二十五NMOS管M25的源极接地，栅极与第二十七NMOS管M27的栅极一起连接第一偏置电压VBN1，漏极连接第二十四NMOS管M24的源极；第二十六NMOS管M26的源极连接第二十七NMOS管M27的漏极，栅极与第二十四NMOS管M24的栅极一起连接第二偏置电压VBN2，漏极连接第二十三PMOS管M23的漏极并一起产生和输出第三偏置电压VBP1；第二十七NMOS管M27的源极接地，栅极与第二十五NMOS管M25的栅极一起连接第一偏置电压VBN1，漏极连接第二十六NMOS管M26的源极。
所述运放电路可以为两级式运算放大器或套筒式运算放大器。
所述基准电压产生电路包括第三十二PMOS管M32、第三十三PMOS管M33、第三十四NMOS管M34、第一PNP型三极管Q1、第二PNP型三极管Q2、第四电阻R4、第五电阻R5和第六电阻R6；第三十二PMOS管M32的源极连接电源正极，栅极连接所述运放电路的输出端及第三偏置电压VBP1，漏极连接第三十三PMOS管M33的源极；第三十三PMOS管M33的源极连接第三十二PMOS管M32的漏极，栅极连接第四偏置电压VBP2，漏极连接第三电阻R3的一端并在该端产生基准电压VREF；第三电阻R3的一端连接第三十三PMOS管M33的漏极，另一端分别连接第四电阻R4的一端和第五电阻R5的一端；第四电阻R4的一端连接第三电阻R3的另一端，另一端连接第一PNP型三极管Q1的发射极以及所述运放电路的正相输入端；第五电阻R5的一端连接第三电阻R3的另一端，另一端连接第六电阻R6的一端以及所述运放电路的反相输入端；第六电阻R6的一端连接第五电阻R5的另一端，另一端连接第二PNP型三极管Q2的发射极；第一PNP型三极管Q1的发射极连接第四电阻R4的另一端，基极和集电极均接地；第二PNP型三极管Q2的发射极连接第六电阻R6的另一端，基极和集电极均接地；第三十四NMOS管M34的源极接地，栅极连接停机信号SD，漏极连接第三十三PMOS管M33的漏极。
在正常工作时，所述运放电路通过调节第三偏置电压VBP1使得第四电阻R4的两端电压和第五电阻R5的两端电压相等。
所述基准电压源为CMOS基准电压源。
由于采用上述方案，本发明的有益效果是：本发明提出了一种微功耗可停机的基准电压源，该基准电压源能够及时正确地启动和停机，并且在停机时能够实现极低功耗，功耗能够降到nA(纳安)级别。
附图说明
图1a为本发明第一实施例中基准电压源中启动电路和偏置电压产生电路的电路原理图；
图1b为本发明第一实施例中基准电压源中运放电路和基准电压产生电路的电路原理图；
图2为本发明第二实施例中启动电路的电路原理图。
具体实施方式
以下结合附图所示实施例对本发明作进一步的说明。
第一实施例：
一种微功耗可停机的CMOS基准电压源，其电路原理图如图1a和图1b所示。该CMOS基准电压源包括启动电路以及与该启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路。其中，启动电路在上电信号的触发下，对基准电压产生电路进行充电，以使得基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与启动电路分离；运放电路还与基准电压产生电路连接，以在基准电压产生电路处于正常工作状态时为基准电压产生电路调制基准电压；偏置电压产生电路与启动电路、运放电路和基准电压产生电路均连接，以为启动电路、运放电路和基准电压产生电路提供偏置电压，也可以为外部电路提供偏置电压；在停机信号的触发下，启动电路、偏置电压产生电路、运放电路和基准电压产生电路均进入高阻状态，基准电压归零。
启动电路用于保证在上电或从停机状态转换至工作状态时，整个基准电压源能够摆脱简并偏置点而进入正常的工作状态。如图1a所示，启动电路包括第一PMOS管M1、电压调节电路、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八NMOS管M8；其中电压调节电路包括依次串联连接的第二PMOS管M2、第三PMOS管M3和第四PMOS管M4。
第一PMOS管M1的源极连接电源电压，栅极连接停机信号SD，漏极连接电压调节电路，具体为连接第二PMOS管M2的源极。
电压调节电路的一端连接第一PMOS管M1的漏极，另一端连接第八NMOS管M8的栅极，以调节第八NMOS管M8的栅极电压，在上电时导通第八NMOS管M8。具体地，第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极与第三PMOS管M3的栅极、第四PMOS管M4的栅极、漏极、第五NMOS管M5的漏极相连并一起连接至第八NMOS管M8的栅极，第二PMOS管M2的漏极连接第三PMOS管M3的源极。第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极连接第二PMOS管M2的栅极和第四PMOS管M4的栅极，漏极连接第四PMOS管M4的源极。第四PMOS管M4的源极连接第三PMOS管M3的漏极，栅极、漏极均连接第二PMOS管M2的栅极和第三PMOS管M3的栅极，并一起连接到第五NMOS管M5的漏极。
第五NMOS管M5的源极接地，栅极连接第一偏置电压VBN1，漏极连接第八NMOS管M8的栅极。
第六NMOS管M6的源极接地，漏极与第五NMOS管M5的漏极和第八NMOS管M8的栅极连接，第六NMOS管M6的栅极连接停机信号SD。
第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第八NMOS管M8的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1。
第八NMOS管M8的源极接地。
在该基准电压源被触发停机时，停机信号SD为高电平，反停机信号SDB为低电平。在该基准电压源被触发启动时，停机信号SDB为低电平，反停机信号SDB为高电平。
基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平(使栅极连接VBN1的NMOS管导通)，否则第一偏置电压VBN1为低电平(使栅极连接VBN1的NMOS管关断)。
第三偏置电压VBP1为高电平时，偏置电压产生电路、运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，偏置电压产生电路、运放电路和基准电压产生电路均被接通。
本实施例中，高电平为电源电压，低电平为接地电压。
该启动电路的工作原理为：在上电或从停机状态转至工作状态时，停机信号SD为低电平，反停机信号SDB为高电平，第一PMOS管M1处于导通状态，第六NMOS管M6处于截至状态，第七PMOS管M7也处于截至状态，若此时其他电路处于非理想工作点，即第三偏置电压VBP1很高从而导致M9，M28，M32的输出电流为零，造成第一偏置电压VBN1很低，从而导致启动电路中的第五NMOS管M5截至。这时，由于第一PMOS管M1，第二PMOS管M2，第三PMOS管M3，第四PMOS管M4导通，从而将第八NMOS管M8的栅极拉高，第八NMOS管M8导通，从而将第三偏置电压VBP1拉底，这时PMOS管M9，M28，M32导通，电路开始工作，从而基准电压输出达到设定值。当基准电压输出达到设定值后，第一偏置电压VBN1被拉高，第五NMOS管M5开始导通，将第八NMOS管M8的栅极拉底，第八NMOS管M8关断，使启动电路与其他电路分离。进入停机状态时，停机信号SD为高电平，反停机信号SDB为低电平，此时第一PMOS管M1截至，第六NMOS管M6导通，将第八NMOS管M8的栅极拉底；同时第七PMOS管M7导通，将第三偏置电压VBP1拉高，整个电路(包括启动电路)进入高阻状态。
本实施例中，电压调节电路由三个PMOS管串联而成，这里MOS管的参数和数量的选择取决于第八NMOS管M8的阈值电压，根据M8的阈值电压，也可以选择仅一个MOS管如仅第二PMOS管M2，可以选择仅两个MOS管如仅第二PMOS管M2和第三PMOS管M3串联，也可以选择电阻来实现。
当该电压调节电路仅由一个MOS管如仅由第二PMOS管M2组成时，第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极和漏极均连接第五NMOS管M5的漏极。
当该电压调节电路仅由两个MOS管如仅由第二PMOS管M2和第三PMOS管M3组成时，第二PMOS管M2的源极连接第一PMOS管M1的漏极，漏极连接第三PMOS管M3的源极，栅极连接第三PMOS管M3的栅极。第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极、漏极与第二PMOS管M2的栅极一起连接第五NMOS管M5的漏极。
上述偏置电压产生电路包括第一电阻R1、第二电阻R2、第九PMOS管M9、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16、第十七PMOS管M17、第十NMOS管M10、第十一NMOS管M11、第十二NMOS管M12、第十三NMOS管M13、第十八NMOS管M18和第十九NMOS管M19。
第九PMOS管M9的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第一电阻R1的一端。
第一电阻R1的另一端连接第十NMOS管M10的漏极。
第十NMOS管M10的源极连接第十一NMOS管M11的漏极，栅极连接第一电阻R1的一端和第十二NMOS管M12的栅极且产生第二偏置电压VBN2，漏极连接第一电阻R1的另一端。
第十一NMOS管M11的源极接地，栅极连接第一电阻R1的另一端和第十三NMOS管M13的栅极且产生第一偏置电压VBN1，漏极连接第十NMOS管M10的源极。
第十二NMOS管M12的源极连接第十三NMOS管M13的漏极、栅极连接第十NMOS管M10的栅极和第一电阻R1的一端，漏极连接第二电阻R2的一端。
第十三NMOS管M13的源极接地，栅极连接第十一NMOS管M11的栅极，漏极连接第十二NMOS管M12的源极。
第十八NMOS管M18的源极接地，栅极与第十九NMOS管M19的栅极一同连接停机信号SD，漏极连接第十一NMOS管M11的栅极。
第十九NMOS管M19的源极接地，栅极连接停机信号SD，漏极连接第十NMOS管M10的栅极。
第二电阻R2的一端连接第十二NMOS管M12的漏极，另一端连接第十五PMOS管M15的漏极。
第十五PMOS管M15的源极连接第十四PMOS管M14的漏极，栅极连接第二电阻R2的一端并产生第四偏置电压VBP2，漏极连接第二电阻R2的另一端。
第十四PMOS管M14的源极连接电源电压，栅极连接第十五PMOS管M15的漏极，漏极连接第十五PMOS管M15的源极。
第十六PMOS管M16的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十四PMOS管M14的栅极。
第十七PMOS管M17的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十五PMOS管M15的栅极。
该偏置电压产生电路的工作原理为：在上电或从停机状态转至工作状态时，停机信号SD为低电平，反停机信号为高电平，M16，M17，M18，M19均处于截至状态。当启动电路将第一偏置电压VBP1拉底后，M9，M28，M32开始导通并提供电流，由于运放电路和基准电压产生电路获得电流从而进入正常工作状态，第三偏置电压VBP1被调制在设定值，M9提供恒定的电流给R1、M10和M11，从而产生第一偏置电压VBN1和第二偏置电压VBN2。第一偏置电压VBN1和第二偏置电压VBN2产生后，受其控制的M12和M13导通并提供电流给R2，M14，M15，从而产生第四偏置电压VBP2。进入停机状态时，停机信号SD为1，反停机信号SDB为0，M16、M17、M18和M19全部导通，从而将第一偏置电压VBN1和第二偏置电压VBN2拉底，将第三偏置电压VBP1和第四偏置电压VBP2拉高，使得M10，M11，M12，M13，M14，M15全部截至，电路进入高阻状态。
运放电路的正相输入端和反相输入端均连接基准电压产生电路，输出端输出第三偏置电压VBP1，以提供负反馈，通过第三偏置电压VBP1调制流过M32的电流，使得电阻R4和R5靠近三极管Q1和Q2的一端的电压相等，从而确保基准电压产生电路正确地产生设定的基准电压。对于该运放电路选用的运算放大器，应该确保具有足够高的增益，以使其输出电压能够良好地跟随基准电压；同时应具有足够强的驱动能力以保证将负载驱动到基准电压电位上。本实施例中，该运放电路采用标准的折叠式共源共栅运算放大器。
运放电路包括第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22、第二十三PMOS管M23、第二十八PMOS管M28、第二十九PMOS管M29、第三十PMOS管M30、第三十一PMOS管M31、第二十四NMOS管M24、第二十五NMOS管M25、第二十六NMOS管M26和第二十七NMOS管M27。
第二十PMOS管M20的源极连接电源电压，栅极与第二十二PMOS管M22的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十一PMOS管M21的源极。
第二十一PMOS管M21的源极连接第二十PMOS管M20的漏极，栅极与第二十三PMOS管M23的栅极一起连接第四偏置电压VBP2，漏极连接第二十四NMOS管M24的漏极。
第二十二PMOS管M22的源极连接电源电压，栅极与第二十PMOS管M20的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十三PMOS管M23的源极。
第二十三PMOS管M23的源极连接第二十二PMOS管M22的漏极，栅极与第二十一PMOS管M21的栅极一起连接第四偏置电压VBP2，漏极连接第二十六NMOS管M26的漏极并一起产生和输出第三偏置电压VBP1。
第二十八PMOS管M28的源极连接电源电压，栅极连接第二十三PMOS管M23的漏极，漏极连接第二十九PMOS管M29的源极。
第二十九PMOS管M29的源极连接第二十八PMOS管M28的漏极，栅极连接第四偏置电压VBP2，漏极连接第三十PMOS管M30的源极和第三十一PMOS管M31的源极。
第三十PMOS管M30的源极连接第二十九PMOS管M29的漏极，栅极为运放电路的反相输入端，连接基准电压产生电路，漏极连接第二十四NMOS管M24的源极和第二十五NMOS管M25的漏极。
第三十一PMOS管M31的源极连接第二十九PMOS管M29的漏极，栅极为运放电路的正相输入端，连接基准电压产生电路，漏极连接第二十六NMOS管M26的源极和第二十七NMOS管M27的漏极。
第二十四NMOS管M24的源极连接第二十五NMOS管M25的漏极，栅极与第二十六NMOS管M26的栅极一起连接第二偏置电压VBN2，漏极连接第二十一PMOS管M21的漏极。
第二十五NMOS管M25的源极接地，栅极与第二十七NMOS管M27的栅极一起连接第一偏置电压VBN1，漏极连接第二十四NMOS管M24的源极。
第二十六NMOS管M26的源极连接第二十七NMOS管M27的漏极，栅极与第二十四NMOS管M24的栅极一起连接第二偏置电压VBN2，漏极连接第二十三PMOS管M23的漏极并一起产生和输出第三偏置电压VBP1。
第二十七NMOS管M27的源极接地，栅极与第二十五NMOS管M25的栅极一起连接第一偏置电压VBN1，漏极连接第二十六NMOS管M26的源极。
本发明中，运放电路还可以采用两级式运算放大器或套筒式运算放大器。
上述基准电压产生电路包括第三十二PMOS管M32、第三十三PMOS管M33、第三十四NMOS管M34、第一PNP型三极管Q1、第二PNP型三极管Q2、第四电阻R4、第五电阻R5和第六电阻R6。
第三十二PMOS管M32的源极连接电源电压，栅极连接运放电路的输出端及第三偏置电压VBP1，漏极连接第三十三PMOS管M33的源极。
第三十三PMOS管M33的源极连接第三十二PMOS管M32的漏极，栅极连接第四偏置电压VBP2，漏极连接第三电阻R3的一端并在该端产生基准电压VREF。
第三电阻R3的一端连接第三十三PMOS管M33的漏极，另一端分别连接第四电阻R4的一端和第五电阻R5的一端。
第四电阻R4的一端连接第三电阻R3的另一端，另一端连接第一PNP型三极管Q1的发射极以及运放电路的正相输入端(本实施例中即第三十一PMOS管M31的栅极)。
第五电阻R5的一端连接第三电阻R3的另一端，另一端连接第六电阻R6的一端以及运放电路的反相输入端(本实施例中即第三十PMOS管M30的栅极)。
第六电阻R6的一端连接第五电阻R5的另一端，另一端连接第二PNP型三极管Q2的发射极。
第一PNP型三极管Q1的发射极连接第四电阻R4的另一端，基极和集电极均接地。
第二PNP型三极管Q2的发射极连接第六电阻R6的另一端，基极和集电极均接地。
第三十四NMOS管M34的源极接地，栅极连接停机信号SD，漏极连接第三十三PMOS管M33的漏极。
该基准电压源产生电路的工作原理为：由于工作在负反馈的运算放大器的调制作用，第四电阻R4的两端电压和第五电阻R5的两端电压相等，第一PNP型三极管Q1的基极发射极电压等于第六电阻R6两端电压加上第二PNP型三极管Q2的基极发射极电压，因此流过第六电阻R6两端的电路I6为：
其中：VBE1为第一PNP型三极管Q1的基极发射极电压；
VBE2为第二PNP型三极管Q2的基极发射极电压；
ΔBE为VBE1减去VBE2之差；
R6’为第六电阻R6的电阻值。
第六电阻R6的电流同样流过第五电阻R5，因此有I5＝I6(I5为流过第五电阻R5的电流，I6为流过第六电阻R6的电流)。又因为第四电阻R4和第五电阻R5两端的电压相同，且阻值相同，因此流过第四电阻R4的电流为：
其中：I4为流过第四电阻R4的电流；
R4’为第四电阻R4的电阻值；
R5’为第五电阻R5的电阻值。
同时流过R3的电流I3＝I4+I5，因此有：
最终基准电压VREF的值为第三电阻R3，第四电阻R4，第一PNP型三极管Q1两端的电压值的和，可表示为：
其中：由于ΔVBE具有正温度系数，VBE具有负温度系数，通过挑选第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6的阻值，使得ΔVBE和VBE的温度系数相互抵消，那么就能够实现基准电压VREF的值与温度无关。
第二实施例：
本实施例中，仅启动电路与第一实施例不同，其余电路均与第一实施例相同，可参考第一实施例。图2所示为本实施例中启动电路的电路原理图。
如图2所示，该启动电路包括第一NMOS管M1、电压调节电路、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和第八PMOS管M8，第三十五NMOS管M35和第三十六NMOS管M36。
第一NMOS管M1的源极接地，栅极连接反停机信号SDB，漏极连接电压调节电路。
电压调节电路的一端连接第一NMOS管M1的漏极，另一端连接第八PMOS管M8的栅极，以调节第八PMOS管M8的栅极电压。本实施例中，该电压调节电路由第二NMOS管M2、第三NMOS管M3和第四NMOS管M4串联组成。具体地，第二NMOS管M2的栅极、第三NMOS管M3的栅极和第四NMOS管M4的栅极连接，并一起连接到第二NMOS管M2的漏极上。第二NMOS管M2的漏极连接第五PMOS管M5的漏极，源极连接第三NMOS管M3的漏极。第三NMOS管M3的源极连接第四NMOS管M4的漏极。第四NMOS管M4的源极连接第一NMOS管M1的漏极。
第五PMOS管M5的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第八PMOS管M8的栅极。
第六PMOS管M6的源极连接电源电压，漏极与第五PMOS管M5的漏极和第八PMOS管M8的栅极连接，栅极连接反停机信号SDB。
第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第三十六NMOS管M36的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1。
第八PMOS管M8的源极连接电源电压，栅极与第五PMOS管M5的漏极和第六PMOS管M6的漏极连接在一起，漏极连接第三十五NMOS管M35的漏极。
第三十五NMOS管M35的源极和第三十六NMOS管36的源极均接地，栅极相连且均与第三十五NMOS管M35的漏极连接；第三十五NMOS管M35的漏极连接第八PMOS管M8的漏极，第三十六NMOS管M36的漏极连接第七PMOS管M7的漏极。
该基准电压源被触发停机时，停机信号SD为高电平，反停机信号SDB为低电平；该基准电压源被触发启动时，反停机信号SDB为高电平。
该基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平。
第三偏置电压VBP1为高电平时，偏置电压产生电路、运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，偏置电压产生电路、运放电路和基准电压产生电路均被接通。
本实施例中，高电平为电源电压，低电平为接地电压。
该启动电路的工作原理为：在上电或从停机状态转至工作状态时，停机信号SD为低电平，反停机信号SDB为高电平，第一NMOS管M1处于导通状态，第六PMOS管M6处于截止状态，第七PMOS管M7也处于截至状态，若此时其他电路处于非理想工作点，即第三偏置电压VBP1的电压很高从而导致该启动电路中的第五PMOS管M5截止。这时，由于第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4导通，从而将第八PMOS管M8的栅极拉低，第八PMOS管M8导通，从而造成第三十五NMOS管M35和第三十六NMOS管M36导通(M35和M36为电流镜连接)，从而将第三偏置电压VBP1拉底，这时PMOS管M9，M28，M32导通，整个电路开始工作，从而基准电压输出达到设定值。当基准电压输出达到设定值后，第三偏置电压VBP1也达到设定值，第五PMOS管M5开始导通，将第八PMOS管M8的栅极拉高，第八PMOS管M8关断，使启动电路与其他电路分离。进入停机状态时，停机信号SD为高电平，反停机信号SDB为低电平，此时第一NMOS管M1截至，第六PMOS管M6导通，将第八PMOS管M8的栅极拉高；同时第七PMOS管M7导通，将第三偏置电压VBP1拉高，整个电路(包括启动电路)进入高阻状态。
本实施例中，电压调节电路由三个NMOS管M2、M3和M4串联而成，这里MOS管的参数和数量的选择取决于第八PMOS管M8的阈值电压，根据M8的阈值电压，也可以选择仅一个MOS管如仅第二NMOS管M2，可以选择仅两个MOS管如仅第二NMOS管M2和第三NMOS管M3串联，也可以采用电阻来实现。
当仅由一个MOS管如仅由第二NOMS管M2来实现时，第二NMOS管M2的源极连接第一NMOS管M1的漏极，栅极和漏极均连接第五PMOS管M5的漏极。
当仅由两个MOS管如仅由第二NMOS管M2和第三NMOS管M3来实现时，第二NMOS管M2的源极连接第三NMOS管M3的漏极，栅极和漏极均连接第五PMOS管M5的漏极；第三NMOS管M3的源极连接第一NMOS管M1的漏极，栅极连接第二NMOS管M2的栅极和漏极。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (10)

1.一种基准电压源，其特征在于：包括启动电路以及与所述启动电路分别连接的偏置电压产生电路、运放电路和基准电压产生电路；
所述启动电路在上电信号的触发下，对所述基准电压产生电路进行充电，以使得所述基准电压产生电路摆脱简并偏置点，进入正常工作状态，且之后与所述启动电路分离；
所述运放电路还与所述基准电压产生电路连接，以在所述基准电压产生电路处于正常工作状态时为所述基准电压产生电路调制基准电压；
所述偏置电压产生电路与所述启动电路、所述运放电路和所述基准电压产生电路均连接，以为所述启动电路、所述运放电路和所述基准电压产生电路提供偏置电压；
在停机信号触发下，所述启动电路、所述偏置电压产生电路、所述运放电路和所述基准电压产生电路均进入高阻状态。
2.根据权利要求1所述的基准电压源，其特征在于：所述启动电路包括第一PMOS管M1、电压调节电路、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八NMOS管M8；
第一PMOS管M1的源极连接电源电压，栅极连接停机信号SD，漏极连接所述电压调节电路的一端；
所述电压调节电路的一端连接第一PMOS管M1的漏极，另一端连接第八NMOS管M8的栅极，以调节第八NMOS管M8的栅极电压；
第五NMOS管M5的源极接地，栅极连接第一偏置电压VBN1，漏极连接第八NMOS管M8的栅极；
第六NMOS管M6的漏极与第五NMOS管M5的漏极和第八NMOS管M8的栅极连接，第六NMOS管M6的栅极连接所述停机信号SD，源极接地；
第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第八NMOS管M8的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；
第八NMOS管M8的源极接地；
所述基准电压源被触发停机时，所述停机信号SD为高电平，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述停机信号SD为低电平，所述反停机信号SDB为高电平；
所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；
第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；
优选地，所述高电平为电源电压，所述低电平为接地电压；
优选地，所述电压调节电路包括第二PMOS管M2；第二PMOS管M2的源极连接第一PMOS管M1的漏极，栅极和漏极均连接第五NMOS管M5的漏极；
进一步优选地，所述电压调节电路还包括第三PMOS管M3；第三PMOS管M3串联在第二PMOS管M2与第五NMOS管M5之间；第三PMOS管M3的源极连接第二PMOS管M2的漏极，第三PMOS管M3的栅极、漏极与第二PMOS管M2的栅极一起连接第五NMOS管M5的漏极；
更进一步优选地，所述电压调节电路还包括第四PMOS管M4，第四PMOS管M4串联在第三PMOS管M3与第五NMOS管M5之间；第四PMOS管M4的源极连接第三PMOS管M3的漏极，第四PMOS管M4的栅极、漏极与第三PMOS管M3的栅极一起连接第五NMOS管M5的漏极。
3.根据权利要求1所述的基准电压源，其特征在于：所述启动电路包括第一NMOS管M1、电压调节电路、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7和第八PMOS管M8，第三十五NMOS管M35和第三十六NMOS管M36；
第一NMOS管M1的源极接地，栅极连接反停机信号SDB，漏极连接所述电压调节电路；
所述电压调节电路的一端连接第一NMOS管M1的漏极，另一端连接第八PMOS管M8的栅极，以调节第八PMOS管M8的栅极电压；
第五PMOS管M5的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第八PMOS管M8的栅极；
第六PMOS管M6的源极连接电源电压，漏极与第五PMOS管M5的漏极和第八PMOS管M8的栅极连接，栅极连接反停机信号SDB；
第七PMOS管M7的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第三十六NMOS管M36的漏极；第七PMOS管M7的漏极还连接第三偏置电压VBP1；
第八PMOS管M8的源极连接电源电压，栅极与所述电压调节电路的另一端、第五PMOS管M5的漏极和第六PMOS管M6的漏极连接在一起，漏极连接第三十五NMOS管M35的漏极；
第三十五NMOS管M35的源极和第三十六NMOS管36的源极均接地，栅极相连且均与第三十五NMOS管M35的漏极连接；第三十五NMOS管M35的漏极连接第八PMOS管M8的漏极，第三十六NMOS管M36的漏极连接第七PMOS管M7的漏极；
所述基准电压源被触发停机时，所述反停机信号SDB为低电平；所述基准电压源被触发启动时，所述反停机信号SDB为高电平；
所述基准电压产生电路产生的基准电压为设定值时，第一偏置电压VBN1为高电平，否则第一偏置电压VBN1为低电平；
第三偏置电压VBP1为高电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均处于高阻状态；第三偏置电压VBP1为低电平时，所述偏置电压产生电路、所述运放电路和基准电压产生电路均被接通；
优选地，所述高电平为电源电压，所述低电平为接地电压；
优选地，所述电压调节电路包括第二NMOS管M2；第二NMOS管M2的源极连接第一NMOS管M1的漏极，栅极和漏极均连接第五PMOS管M5的漏极；
进一步优选地，所述电压调节电路还包括第三NMOS管M3；第三NMOS管M3串联在第二NMOS管M2与第一NMOS管M1之间；第三NMOS管M3的源极连接第一NMOS管M1的漏极，第三NMOS管M3的栅极与第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极；
更进一步优选地，所述电压调节电路还包括第四NMOS管M4，第四NMOS管M4串联在第三NMOS管M3与第一NMOS管M1之间；第四NMOS管M4的源极连接第一NMOS管M1的漏极，第四NMOS管M4的栅极与第三NMOS管M3的栅极、第二NMOS管M2的栅极、漏极一起连接第五PMOS管M5的漏极。
4.根据权利要求2或3所述的基准电压源，其特征在于：所述偏置电压产生电路包括第一电阻R1、第二电阻R2、第九PMOS管M9、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16、第十七PMOS管M17、第十NMOS管M10、第十一NMOS管M11、第十二NMOS管M12、第十三NMOS管M13、第十八NMOS管M18和第十九NMOS管M19；
第九PMOS管M9的源极连接电源电压，栅极连接第三偏置电压VBP1，漏极连接第一电阻R1的一端；
第一电阻R1的另一端连接第十NMOS管M10的漏极；
第十NMOS管M10的源极连接第十一NMOS管M11的漏极，栅极连接第一电阻R1的一端和第十二NMOS管M12的栅极且产生第二偏置电压VBN2，漏极连接第一电阻R1的另一端；
第十一NMOS管M11的源极接地，栅极连接第十三NMOS管M13的栅极且产生第一偏置电压VBN1，漏极连接第十NMOS管M10的源极；
第十二NMOS管M12的源极连接第十三NMOS管M13的漏极、栅极连接第十NMOS管M10的栅极和第一电阻R1的一端，漏极连接第二电阻R2的一端；
第十三NMOS管M13的源极接地，栅极连接第十一NMOS管M11的栅极，漏极连接第十二NMOS管M12的源极；
第十八NMOS管M18的源极接地，栅极连接停机信号SD，漏极连接第十一NMOS管M11的栅极；
第十九NMOS管M19的源极接地，栅极连接停机信号SD，漏极连接第十NMOS管M10的栅极；
第二电阻R2的一端连接第十二NMOS管M12的漏极，另一端连接第十五PMOS管M15的漏极；
第十五PMOS管M15的源极连接第十四PMOS管M14的漏极，栅极连接第二电阻R2的一端并产生第四偏置电压VBP2，漏极连接第二电阻R2的另一端；
第十四PMOS管M14的源极连接电源电压，栅极连接第十五PMOS管M15的漏极，漏极连接第十五PMOS管M15的源极；
第十六PMOS管M16的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十四PMOS管M14的栅极；
第十七PMOS管M17的源极连接电源电压，栅极连接反停机信号SDB，漏极连接第十五PMOS管M15的栅极。
5.根据权利要求2-4中任一项所述的基准电压源，其特征在于：所述运放电路的正相输入端和反相输入端均连接所述基准电压产生电路，输出端输出第三偏置电压VBP1，以提供负反馈，通过第三偏置电压VBP1调制所述基准电压产生电路的电流，确保所述基准电压产生电路产生设定的基准电压。
6.根据权利要求5所述的基准电压源，其特征在于：所述运放电路为折叠式共源共栅运算放大器。
优选地，所述运放电路包括第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22、第二十三PMOS管M23、第二十八PMOS管M28、第二十九PMOS管M29、第三十PMOS管M30、第三十一PMOS管M31、第二十四NMOS管M24、第二十五NMOS管M25、第二十六NMOS管M26和第二十七NMOS管M27；
第二十PMOS管M20的源极连接电源正极，栅极与第二十二PMOS管M22的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十一PMOS管M21的源极；
第二十一PMOS管M21的源极连接第二十PMOS管M20的漏极，栅极与第二十三PMOS管M23的栅极一起连接第四偏置电压VBP2，漏极连接第二十四NMOS管M24的漏极；
第二十二PMOS管M22的源极连接电源正极，栅极与第二十PMOS管M20的栅极一起连接第二十一PMOS管M21的漏极，漏极连接第二十三PMOS管M23的源极；
第二十三PMOS管M23的源极连接第二十二PMOS管M22的漏极，栅极与第二十一PMOS管M21的栅极一起连接第四偏置电压VBP2，漏极连接第二十六NMOS管M26的漏极并一起产生和输出第三偏置电压VBP1；
第二十八PMOS管M28的源极连接电源电压，栅极连接第二十三PMOS管M23的漏极，漏极连接第二十九PMOS管M29的源极；
第二十九PMOS管M29的源极连接第二十八PMOS管M28的漏极，栅极连接第四偏置电压VBP2，漏极连接第三十PMOS管M30的源极和第三十一PMOS管M31的源极；
第三十PMOS管M30的源极连接第二十九PMOS管M29的漏极，栅极为所述运放电路的反相输入端，连接所述基准电压产生电路，漏极连接第二十四NMOS管M24的源极和第二十五NMOS管M25的漏极；
第三十一PMOS管M31的源极连接第二十九PMOS管M29的漏极，栅极为所述运放电路的正相输入端，连接所述基准电压产生电路，漏极连接第二十六NMOS管M26的源极和第二十七NMOS管M27的漏极；
第二十四NMOS管M24的源极连接第二十五NMOS管M25的漏极，栅极与第二十六NMOS管M26的栅极一起连接第二偏置电压VBN2，漏极连接第二十一PMOS管M21的漏极；
第二十五NMOS管M25的源极接地，栅极与第二十七NMOS管M27的栅极一起连接第一偏置电压VBN1，漏极连接第二十四NMOS管M24的源极；
第二十六NMOS管M26的源极连接第二十七NMOS管M27的漏极，栅极与第二十四NMOS管M24的栅极一起连接第二偏置电压VBN2，漏极连接第二十三PMOS管M23的漏极并一起产生和输出第三偏置电压VBP1；
第二十七NMOS管M27的源极接地，栅极与第二十五NMOS管M25的栅极一起连接第一偏置电压VBN1，漏极连接第二十六NMOS管M26的源极。
7.根据权利要求5所述的基准电压源，其特征在于：所述运放电路为两级式运算放大器或套筒式运算放大器。
8.根据权利要求5所述的基准电压源，其特征在于：所述基准电压产生电路包括第三十二PMOS管M32、第三十三PMOS管M33、第三十四NMOS管M34、第一PNP型三极管Q1、第二PNP型三极管Q2、第四电阻R4、第五电阻R5和第六电阻R6；
第三十二PMOS管M32的源极连接电源正极，栅极连接所述运放电路的输出端及第三偏置电压VBP1，漏极连接第三十三PMOS管M33的源极；
第三十三PMOS管M33的源极连接第三十二PMOS管M32的漏极，栅极连接第四偏置电压VBP2，漏极连接第三电阻R3的一端并在该端产生基准电压VREF；
第三电阻R3的一端连接第三十三PMOS管M33的漏极，另一端分别连接第四电阻R4的一端和第五电阻R5的一端；
第四电阻R4的一端连接第三电阻R3的另一端，另一端连接第一PNP型三极管Q1的发射极以及所述运放电路的正相输入端；
第五电阻R5的一端连接第三电阻R3的另一端，另一端连接第六电阻R6的一端以及所述运放电路的反相输入端；
第六电阻R6的一端连接第五电阻R5的另一端，另一端连接第二PNP型三极管Q2的发射极；
第一PNP型三极管Q1的发射极连接第四电阻R4的另一端，基极和集电极均接地；
第二PNP型三极管Q2的发射极连接第六电阻R6的另一端，基极和集电极均接地；
第三十四NMOS管M34的源极接地，栅极连接停机信号SD，漏极连接第三十三PMOS管M33的漏极。
9.根据权利要求8所述的基准电压源，其特征在于：在正常工作时，所述运放电路通过调节第三偏置电压VBP1使得第四电阻R4的两端电压和第五电阻R5的两端电压相等。
10.根据权利要求1所述的基准电压源，其特征在于：所述基准电压源为CMOS基准电压源。
CN201810050129.1A 2018-01-18 2018-01-18 一种基准电压源 Active CN108241402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810050129.1A CN108241402B (zh) 2018-01-18 2018-01-18 一种基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810050129.1A CN108241402B (zh) 2018-01-18 2018-01-18 一种基准电压源

Publications (2)

Publication Number Publication Date
CN108241402A true CN108241402A (zh) 2018-07-03
CN108241402B CN108241402B (zh) 2020-05-01

Family

ID=62699088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810050129.1A Active CN108241402B (zh) 2018-01-18 2018-01-18 一种基准电压源

Country Status (1)

Country Link
CN (1) CN108241402B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933770B1 (en) * 2003-12-05 2005-08-23 National Semiconductor Corporation Metal oxide semiconductor (MOS) bandgap voltage reference circuit
CN102073333A (zh) * 2009-11-24 2011-05-25 上海华虹Nec电子有限公司 具有开关控制特性的电压基准电路
CN103389762A (zh) * 2012-05-11 2013-11-13 安凯(广州)微电子技术有限公司 启动电路和包括启动电路的带隙基准源电路
CN203643886U (zh) * 2013-12-19 2014-06-11 深圳创维－Rgb电子有限公司 一种带隙基准源电路和带隙基准源
CN203849633U (zh) * 2014-03-13 2014-09-24 苏州芯动科技有限公司 一种高电源抑制比基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933770B1 (en) * 2003-12-05 2005-08-23 National Semiconductor Corporation Metal oxide semiconductor (MOS) bandgap voltage reference circuit
CN102073333A (zh) * 2009-11-24 2011-05-25 上海华虹Nec电子有限公司 具有开关控制特性的电压基准电路
CN103389762A (zh) * 2012-05-11 2013-11-13 安凯(广州)微电子技术有限公司 启动电路和包括启动电路的带隙基准源电路
CN203643886U (zh) * 2013-12-19 2014-06-11 深圳创维－Rgb电子有限公司 一种带隙基准源电路和带隙基准源
CN203849633U (zh) * 2014-03-13 2014-09-24 苏州芯动科技有限公司 一种高电源抑制比基准电压源

Also Published As

Publication number Publication date
CN108241402B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
CN108037791B (zh) 一种无运放的带隙基准电路
CN102385407B (zh) 一种带隙基准电压源
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN101387557B (zh) 温度检测电路及其电子机器
CN101178610A (zh) 一种输出可调正、负或零温度系数电流、电压基准的电路
CN105048792B (zh) 一种用于buck变换器的软启动电路
CN102981546B (zh) 指数补偿带隙基准电压源
CN205983278U (zh) 一种高精度低温漂带隙基准电压源
CN107179800B (zh) 一种带钳位功能的内部电源产生电路
CN110320954B (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN102375468B (zh) 能带隙参考电路及能带隙参考电流源
CN107831819A (zh) 一种基准电压源以及包括其的基准电流源
CN106055002A (zh) 低压输出的带隙基准电路
CN102109871A (zh) 带隙基准源
CN109582078A (zh) 用于低电压的电流模式带隙的方法和电路
CN106020318B (zh) 一种高精度低温漂带隙基准电压源
CN108710401A (zh) 一种高精度大驱动电流的带隙基准电压源
CN103163935B (zh) 一种cmos集成电路中基准电流源产生电路
CN208752489U (zh) 一种电池管理芯片中的电源管理电路
CN108241402A (zh) 一种基准电压源
CN107908216B (zh) 一种非带隙无电阻基准源
CN202257343U (zh) 低压带隙基准电压产生电路
CN106843352B (zh) 带隙基准电路
CN209103181U (zh) 一种同步实现线性稳压与双电压域基准电流源的电路
CN103633973B (zh) 具零待机电流消耗的电源重置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200433 room 6015-4, 335 Guo Ding Road, Yangpu District, Shanghai.

Patentee after: SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.

Address before: 17th floor, Shanghai Waijing building, No. 681, xiaomuqiao Road, Xuhui District, Shanghai 200030

Patentee before: SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.