CN208888682U - 低压差线性稳压电路、电子设备 - Google Patents

Abstract

本公开实施例提供一种低压差线性稳压电路、电子设备，该低压差线性稳压电路包括误差放大电路和输出电路；所述误差放大电路包括第一共源共栅电路、第二共源共栅电路，其中第一共源共栅电路包括第一电压反馈点，第二共源共栅电路包括第二电压反馈点；输出电路包括第一反馈电容和第二反馈电容，第一反馈电容跨接于第一电压反馈点和输出电路的输出电压之间，第二反馈电容跨接于第二电压反馈点和输出电路的输出电压之间。本公开实施例通过双回路的密勒补偿，使得回路更加稳定，具有更快的响应速度和较小的跌落电压，能够获得更高的带宽，并且使用的电容面积会更小，有利于芯片集成。

Description

低压差线性稳压电路、电子设备

技术领域

本实用新型涉及集成电路的供电技术领域，具体而言，涉及一种低压差线性稳压电路、电子设备。

背景技术

低压差线性稳压器(LDO)作为线性稳压电源的一种，具有体积小、噪声小、较高的电源抑制比以及外围电路简单等优点，普遍应用于集成电路中。同传统的LDO相比，无电容型LDO在电路结构上少了输出端并联的大电容，更容易集成于SoC系统中，但是相应地在稳定性和瞬态响应特性方面存在缺点。

图1是现有技术中一种无电容型低压差线性稳压器100的电路示意图。如图1所示，该低压差线性稳压器包括误差放大电路110和输出电路120，误差放大电路110采用若干个PMOS晶体管MP1-MP4以及NMOS晶体管MN1-MN4组成共源共栅放大器结构，其中NMOS晶体管MN1和MN2的栅极构成误差放大电路110的输入端，分别接收参考电压VREF和输出电压LDO_OUT的反馈电压，根据参考电压VREF和输出电压LDO_OUT的反馈电压的比较结果控制输出电路120中功率晶体管MPS的栅极电压VG，从而调节功率晶体管MPS以稳定输出电压LDO_OUT。该低压差线性稳压器中，输出电路120中功率晶体管MPS的输出端和栅极之间跨接一电容C1，作为密勒补偿电容。为了使得反馈回路稳定，该电容C1通常需要非常大,这样就会降低电路整体的响应速度；当输出抽载，负载电流增大时，会造成输出电压LDO_OUT产生较大的跌落电压(DROP Voltage)；如果调整以使得反馈回路的响应速度加快，则会造成反馈回路不稳定，形成震荡。

图2是在图1基础上改进的一种无电容型低压差线性稳压器200的电路示意图。如图2所示，在图1基础上，该低压差线性稳压器在功率晶体管MPS的输出端和栅极之间增加一并联的积分电路230，该积分电路230用于侦测输出电压LDO_OUT的变化后，改变功率晶体管MPS的栅极电压VG，进而加速回路响应，但是这种额外增加的积分电路需要增加额外的电阻和电容面积，且要配置较大的偏置电流才能得以实现，不利于芯片集成，并且电路整体的稳定性也会存在问题。

实用新型内容

本公开实施例提供一种低压差线性稳压电路，以解决现有技术中低压差线性稳压器在稳定性差、响应速度慢、不利于芯片集成的问题。

第一方面，本公开实施例提出一种低压差线性稳压电路，包括误差放大电路和输出电路；

所述误差放大电路包括第一共源共栅电路、第二共源共栅电路，其中，所述第一共源共栅电路包括共栅极连接的第一PMOS管和第二PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极相连接处构成第一电压反馈点；所述第二共源共栅电路包括共栅极连接的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极和第二NMOS管的源极相连接处构成第二电压反馈点；

所述输出电路包括功率晶体管、第一反馈电容和第二反馈电容，其中，所述功率晶体管的栅极连接至所述第二PMOS管和第二NMOS管的漏极，所述功率晶体管的漏极提供输出电压，所述第一反馈电容跨接于所述第一电压反馈点和所述输出电压之间，所述第二反馈电容跨接于所述第二电压反馈点和所述输出电压之间。

在一些实施方式中，所述功率晶体管包括PMOS晶体管，其源极连接电源电压，漏极连接电阻的一端，该电阻的另一端接地。

在一些实施方式中，所述第一共源共栅电路还包括共栅极连接的第三PMOS管和第四PMOS管，所述第二共源共栅电路还包括共栅极连接的第三NMOS管和第四NMOS管，其中，所述第三PMOS管的漏极和第四PMOS管的源极相连接，所述第三NMOS管的漏极和第四NMOS管的源极相连接，所述第四PMOS管和第四NMOS管的漏极相连接。

在一些实施方式中，所述误差放大电路还包括共源极连接的第五NMOS管和第六NMOS管，所述第五NMOS管的栅极输入参考电压，所述第六NMOS管的栅极输入所述输出电压，所述第五NMOS管和第六NMOS管的源极连接至电流源的一端，该电流源的另一端接地。

在一些实施方式中，所述第一共源共栅电路还包括共栅极连接的第五PMOS管和第六PMOS管，所述第五PMOS管的漏极和第六PMOS管的源极相连接，所述第六PMOS管的漏极与栅极短接，并连接至所述第六NMOS管的漏极。

在一些实施方式中，所述第一共源共栅电路还包括共栅极连接的第七PMOS管和第八PMOS管，所述第七PMOS管的漏极和第八PMOS管的源极相连接，所述第八PMOS管的漏极与栅极短接，并连接至所述第五NMOS管的漏极。

在一些实施方式中，所述第六PMOS管与第二PMOS管共栅极连接，所述第八PMOS管与第四PMOS管共栅极连接，所述第四NMOS管与第二NMOS管共栅极连接。

在一些实施方式中，所述第一PMOS管、第三PMOS管、第五PMOS管、第七PMOS管的源极连接电源电压，所述第一NMOS管、第三NMOS管的源极接地。

第二方面，本公开实施例提出一种电子设备，包括如第一方面任一实施方式所述的低压差线性稳压电路。

本公开实施例通过改进误差放大电路中共源共栅电路的结构，在第一共源共栅电路配置共栅极连接的第一和第二PMOS管，在第二共源共栅电路配置共栅极连接的第一和第二NMOS管，将该第一PMOS管的漏极和第二PMOS管的源极的连接处作为第一电压反馈点，将该第一NMOS管的漏极和第二NMOS管的源极的连接处作为第二电压反馈点，并分别利用第一反馈电容和第二反馈电容实现LDO的输出电压端到所述第一电压反馈点和第二电压反馈点的电压反馈。相比现有技术，本公开实施例通过双回路的密勒补偿，使得无电容型低压差线性稳压器的回路更加稳定，具有更快的响应速度和较小的跌落电压，能够获得更高的带宽，并且使用的电容面积会更小，有利于芯片集成。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中一种无电容型低压差线性稳压器100的电路示意图；

图2是在图1基础上改进的一种无电容型低压差线性稳压器200的电路示意图；

图3是根据本公开一实施方式的无电容型低压差线性稳压器300的电路示意图；

图4是本公开实施例与现有技术的电路仿真结果的对比示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。

图3是根据本公开一实施方式的无电容型低压差线性稳压器300的电路示意图。如图3所示，本公开实施例的无电容型低压差线性稳压器300包括误差放大电路310和输出电路320。

该误差放大电路310包括第一共源共栅电路311、第二共源共栅电路312。其中，该第一共源共栅电路311至少包括共栅极连接的PMOS管MP4和MP14，该PMOS管MP4的漏极和MP14的源极相连接，相连接处构成第一电压反馈点VFBP；该第二共源共栅电路312至少包括共栅极连接的NMOS管MN4和MN14，该NMOS管MN4的漏极和MN14的源极相连接，相连接处构成第二电压反馈点VFBN。

该输出电路320包括功率晶体管MPS、反馈电容CFBP和CFBN，其中，该功率晶体管MPS的栅极连接至所述PMOS管MP14和NMOS管MN14的漏极，该功率晶体管MPS的漏极提供输出电压LDO_OUT，该反馈电容CFBP跨接于所述第一电压反馈点VFBP和所述输出电压LDO_OUT之间，该反馈电容CFBN跨接于所述第二电压反馈点VFBN和所述输出电压LDO_OUT之间。

之前提及，如图1和图2所示的现有技术中的无电容型低压差线性稳压器的反馈回路设计存在稳定性差、响应速度慢，或者需要额外的电阻和电容面积以及较大的偏置电流，不利于芯片集成。

考虑到上述缺陷，本公开实施例通过改进误差放大电路中共源共栅电路的结构，在第一共源共栅电路配置共栅极连接的第一和第二PMOS管，在第二共源共栅电路配置共栅极连接的第一和第二NMOS管，将该第一PMOS管的漏极和第二PMOS管的源极的连接处作为第一电压反馈点，将该第一NMOS管的漏极和第二NMOS管的源极的连接处作为第二电压反馈点，并分别利用第一反馈电容和第二反馈电容实现LDO的输出电压端到所述第一电压反馈点和第二电压反馈点的电压反馈。

这种具有双回路的反馈回路的工作原理说明如下：

一方面，当输出电压LDO_OUT被抽取电流时，反馈电容CFBP会马上向所述第一电压反馈点VFBP反馈向下电压，迫使PMOS管MP14趋向关断(OFF)方向，同时反馈电容CFBN则会向第二电压反馈点VFBN反馈向下电压，使得NMOS管MN14的电流加速向源极方向流动，导致连接至NMOS管MN14的漏极的功率晶体管MPS的栅极电压VG能够更快向下，从而使得功率晶体管MPS更快反应补偿输出电压LDO_OUT因为抽载失去的电流。

另一方面，当输出电压LDO_OUT不再被抽取电流而产生电压上升时，反馈电容CFBP会马上向所述第一电压反馈点VFBP反馈向上电压，迫使PMOS管MP14趋向导通(ON)方向增加电流，同时反馈电容CFBN则会向第二电压反馈点VFBN反馈向上电压，使得NMOS管MN14趋向关断(OFF)方向，降低电流向源极方向流动，导致连接至NMOS管MN14的漏极的功率晶体管MPS的栅极电压VG能够更快向上，从而使得功率晶体管MPS更快趋向关断(OFF)方向，让输出电压LDO_OUT快速向下恢复至锁定电压。

本实施方式相比现有技术，通过双回路的密勒补偿，使得无电容型低压差线性稳压器的回路更加稳定，具有更快的响应速度和较小的跌落电压，能够获得更高的带宽，并且使用的电容面积会更小，有利于芯片集成。

在一些实施方式中，输出电路320中的功率晶体管MPS可以是PMOS晶体管，其源极连接电源电压，漏极连接电阻R1的一端，该电阻R1的另一端接地。

在一些实施方式中，该第一共源共栅电路311还包括共栅极连接的PMOS管MP1和MP11，该第二共源共栅电路312还包括共栅极连接的NMOS管MN3和MN13，其中，该PMOS管MP1的漏极和MP11的源极相连接，该NMOS管MN3的漏极和MN13的源极相连接，该PMOS管MP11和该NMOS管MN13的漏极相连接。

在一些实施方式中，该误差放大电路还包括共源极连接的NMOS管MN1和MN2，MN1和MN2作为输入对管，其中，MN1的栅极输入参考电压VREF，MN2的栅极输入所述输出电压LDO_OUT。MN1和MN2的源极连接至电流源IB的一端，该电流源的另一端接地。

在一些实施方式中，该第一共源共栅电路311还包括共栅极连接的PMOS管MP3和MP13，MP3的漏极和MP13的源极相连接，MP13的漏极与栅极短接，并连接至NMOS管MN2的漏极。

在一些实施方式中，该第一共源共栅电路311还包括共栅极连接的PMOS管MP2和MP12，MP2的漏极和MP12的源极相连接，MP12的漏极与栅极短接，并连接至NMOS管MN1的漏极。

在一些实施方式中，该PMOS管MP13与MP14共栅极连接，该PMOS管MP11与MP12共栅极连接，该NMOS管MN13与MN14共栅极连接。

在一些实施方式中，该PMOS管MP1-MP4的源极连接电源电压，该NMOS管MN3和MN4的源极接地。

图4是本公开实施例与现有技术的电路仿真结果的对比示意图。如图4所示，在同样的抽载电流下，现有技术中图1和图2所示低压差线性稳压器的跌落电压分别为350mv和200mv，而本公开实施例的低压差线性稳压器的跌落电压小于80mv，并且响应回复速度更快。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (9)

1.一种低压差线性稳压电路，其特征在于，包括误差放大电路和输出电路；

所述误差放大电路包括第一共源共栅电路、第二共源共栅电路，其中，所述第一共源共栅电路包括共栅极连接的第一PMOS管和第二PMOS管，所述第一PMOS管的漏极和第二PMOS管的源极相连接处构成第一电压反馈点；所述第二共源共栅电路包括共栅极连接的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极和第二NMOS管的源极相连接处构成第二电压反馈点；

所述输出电路包括功率晶体管、第一反馈电容和第二反馈电容，其中，所述功率晶体管的栅极连接至所述第二PMOS管和第二NMOS管的漏极，所述功率晶体管的漏极提供输出电压，所述第一反馈电容跨接于所述第一电压反馈点和所述输出电压之间，所述第二反馈电容跨接于所述第二电压反馈点和所述输出电压之间。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述功率晶体管包括PMOS晶体管，其源极连接电源电压，漏极连接电阻的一端，该电阻的另一端接地。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述第一共源共栅电路还包括共栅极连接的第三PMOS管和第四PMOS管，所述第二共源共栅电路还包括共栅极连接的第三NMOS管和第四NMOS管，其中，所述第三PMOS管的漏极和第四PMOS管的源极相连接，所述第三NMOS管的漏极和第四NMOS管的源极相连接，所述第四PMOS管和第四NMOS管的漏极相连接。

4.根据权利要求3所述的低压差线性稳压电路，其特征在于，所述误差放大电路还包括共源极连接的第五NMOS管和第六NMOS管，所述第五NMOS管的栅极输入参考电压，所述第六NMOS管的栅极输入所述输出电压，所述第五NMOS管和第六NMOS管的源极连接至电流源的一端，该电流源的另一端接地。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述第一共源共栅电路还包括共栅极连接的第五PMOS管和第六PMOS管，所述第五PMOS管的漏极和第六PMOS管的源极相连接，所述第六PMOS管的漏极与栅极短接，并连接至所述第六NMOS管的漏极。

6.根据权利要求5所述的低压差线性稳压电路，其特征在于，所述第一共源共栅电路还包括共栅极连接的第七PMOS管和第八PMOS管，所述第七PMOS管的漏极和第八PMOS管的源极相连接，所述第八PMOS管的漏极与栅极短接，并连接至所述第五NMOS管的漏极。

7.根据权利要求6所述的低压差线性稳压电路，其特征在于，所述第六PMOS管与第二PMOS管共栅极连接，所述第八PMOS管与第四PMOS管共栅极连接，所述第四NMOS管与第二NMOS管共栅极连接。

8.根据权利要求7所述的低压差线性稳压电路，其特征在于，所述第一PMOS管、第三PMOS管、第五PMOS管、第七PMOS管的源极连接电源电压，所述第一NMOS管、第三NMOS管的源极接地。

9.一种电子设备，其特征在于，包括如权利要求1-8任一项所述的低压差线性稳压电路。