CN109768777A - 一种用于提高跨阻放大器电源抑制比的增强电路 - Google Patents

Abstract

一种用于提高跨阻放大器电源抑制比的增强电路，属于激光三维成像中的模拟信号处理领域。由第四PMOS管、第一NMOS管、第二PMOS管和第一PMOS管组成负反馈环路①，第一NMOS管、第二PMOS管和第三PMOS管组成正反馈环路②，第一NMOS管、第二NMOS管和第三NMOS管组成负反馈环路③，负反馈环路③的增益大于正反馈环路②的增益。本发明通过正反馈环路和负反馈环路的共同作用能够稳定跨阻放大器电源端V_DDA电压，从而改善跨阻放大器的电源抑制比，进而解决APD阵列读出电路的串扰问题。

Description

一种用于提高跨阻放大器电源抑制比的增强电路

技术领域

本发明属于激光三维成像中的模拟信号处理领域，具体涉及一种应用于提升雪崩二极管(Avalanche Photodiode，APD)阵列读出电路中跨阻放大器电源抑制比的增强电路。

背景技术

激光三维成像是激光雷达的典型应用，雪崩二极管(Avalanche Photodiode，APD)阵列光电探测器是激光雷达的核心器件，通常由APD阵列和相应的读出电路组成。跨阻放大器是读出电路的关键部分，其作用是将光电二极管输出的微弱电流脉冲信号转换成电压脉冲信号。常见的线性模式APD阵列读出电路如图1所示，外部电源V_IN统一为跨阻放大器TIA供电，其中R_par为导线寄生电阻。当阵列中有一个跨阻放大器TIA接收到脉冲光电流后，会给电源带来微弱的扰动，从而影响到阵列中其它跨阻放大器TIA的电源电压V_DDA。常见的APD阵列读出电路模拟前端的电源抑制比较差，这导致阵列读出电路易受到干扰，串扰较为严重。

发明内容

针对上述跨阻放大器电源抑制比较差导致电路受干扰的问题，本发明提出了一种增强电路，能够应用于跨阻放大器中增强跨阻放大器的电源抑制比，从而解决阵列读出电路的串扰问题。

本发明的技术方案为：

一种用于提高跨阻放大器电源抑制比的增强电路，包括第一电容、第二电容、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电流源和偏置电压源，

第一PMOS管的栅极连接第一NMOS管的漏极、第三PMOS管的栅极、第二PMOS管的栅极和漏极，其漏极连接第四PMOS管的源极和所述跨阻放大器的电源端并通过第一电容后接地，其源极连接第二PMOS管和第三PMOS管的源极以及电流源的正极并连接外部电源；

第四PMOS管的栅极连接偏置电压源的正极，其漏极连接第一NMOS管的源极、第三NMOS管的栅极、第二NMOS管的栅极和漏极；

第三NMOS管的漏极连接第一NMOS管的栅极、第三PMOS管的漏极和电流源的负极并通过第二电容后接地，其源极连接第二NMOS管的源极和偏置电压源的负极并接地；

第二NMOS管的宽长比与第三NMOS管的宽长比之比小于第二PMOS管的宽长比与第三PMOS管的宽长比之比。

本发明的有益效果是：通过正反馈环路和负反馈环路的结合能够改善跨阻放大器的电源抑制比，进而解决APD阵列读出电路的串扰问题。

附图说明

图1为线性雪崩二极管APD阵列读出电路的结构示意图。

图2为本发明提出的一种用于提高跨阻放大器电源抑制比的增强电路的结构示意图。

图3为本发明一种用于提高跨阻放大器电源抑制比的增强电路的小信号示意图。

图4为传统跨阻放大器与应用本发明一种用于提高跨阻放大器电源抑制比的增强电路后的跨阻放大器的电源抑制比幅频特性对比示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述：

本发明提出的增强电路应用于跨阻放大器时的结构示意图如图2所示，本发明的增强电路包括第一电容C1、第二电容C2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、电流源I_B和偏置电压源V_B，第一PMOS管MP1的栅极连接第一NMOS管MN1的漏极、第三PMOS管MP3的栅极、第二PMOS管MP2的栅极和漏极，其漏极连接第四PMOS管MP4的源极和跨阻放大器TIA的电源端V_DDA并通过第一电容C1后接地，其源极连接第二PMOS管MP2和第三PMOS管MP3的源极以及电流源I_B的正极并连接外部电源V_IN，外部电源V_IN是一个固定电压值的电压；第四PMOS管MP4的栅极连接偏置电压源VB的正极，其漏极连接第一NMOS管MN1的源极、第三NMOS管MN3的栅极、第二NMOS管MN2的栅极和漏极；第三NMOS管MN3的漏极连接第一NMOS管MN1的栅极、第三PMOS管MP3的漏极和电流源I_B的负极并通过第二电容C2后接地，其源极连接第二NMOS管MN2的源极和偏置电压源V_B的负极并接地。

将本发明提出的增强电路应用于图1所示的APD阵列读出电路中时，APD阵列读出电路中每一个跨阻放大器TIA的电源端都连接一个增强电路，用于稳定各个跨阻放大器TIA的电源电压，本实施例的工作原理为：

当跨阻放大器TIA输入脉冲信号时，其工作电流变化，在寄生走线电阻R_par上产生压降，导致相邻的跨阻放大器TIA的电源端V_DDA的电压产生微小的波动。第四PMOS管MP4、第一NMOS管MN1、第二PMOS管MP2和第一PMOS管MP1组成负反馈环路①，第一NMOS管MN1、第二PMOS管MP2和第三PMOS管MP3组成正反馈环路②，第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3组成负反馈环路③，正反馈环路和负反馈环路共同作用使跨阻放大器的电源端V_DDA电压恢复至稳态值。第一电容C1和第二电容C2作为补偿电容，有着稳定环路的作用。

若跨阻放大器的电源端V_DDA存在一个负向的扰动，第四PMOS管MP4的源极到栅极压降降低，第四PMOS管MP4电流减小。第二NMOS管MN2的电流由于负反馈环路③的作用保持不变，因此第一NMOS管MN1电流变大，增大第二PMOS管MP2的电流，进而增大第一PMOS管MP1的源栅电压，增大第一PMOS管MP1的电流，使得跨阻放大器电源端V_DDA电压上升，恢复到稳态值。当第二PMOS管MP2的电流增加后，第三PMOS管MP3电流增加，由于负反馈环路③的作用，第三NMOS管MN3和第二NMOS管MN2的电流增加，第一NMOS管MN1的电流进一步增加，使得第二PMOS管MP2、第一PMOS管MP1的电流进一步增加，使跨阻放大器电源端V_DDA电压更加稳定。

反之，若跨阻放大器电源端V_DDA存在一个正向的扰动，第四PMOS管MP4的源极到栅极电压增加，第四PMOS管MP4电流增大。第二NMOS管MN2的电流由于管负反馈环路③的作用保持不变，因此第一NMOS管MN1电流变小，减小第二PMOS管MP2的电流，进而减小第一PMOS管MP1的栅源电压，减小第一PMOS管MP1的电流，使得跨阻放大器电源端V_DDA电压下降，恢复到稳态值。当第二PMOS管MP2的电流减小后，第三PMOS管MP3电流减小，由于负反馈环路③的作用，第三NMOS管MN3和第二NMOS管MN2的电流减小，第一NMOS管MN1的电流进一步减小，使得第二PMOS管MP2、第一PMOS管MP1的电流进一步减小，使跨阻放大器电源端V_DDA电压更加稳定。

正反馈环路和负反馈环路的共同作用能够稳定跨阻放大器电源端V_DDA电压，从而改善跨阻放大器的电源抑制比，正反馈环路②的引入增强了本发明电路的电源抑制比和瞬态响应，但由于正反馈的引入，要保证系统的稳定，需要负反馈增益大于正反馈，即负反馈环路③增益大于正反馈环路②增益。

计算各环路增益如下：

A_V3＝M·g_mMN3(R_oMN3||R_oMP3) (3)

其中，A_V1代表负反馈环路①的增益，A_V2代表正反馈环路②的增益，A_V3代表负反馈环路③的增益，g_mMN1、g_mMN2、g_mMN3、g_mMP2、g_mMP3g_mMP4分别代表第一NMOS管、第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管、第四PMOS管的跨导，R_oMN3、R_oMP3分别代表第三NMOS管和第三PMOS管的输出电阻。

通过设置第二NMOS管MN2的宽长比与第三NMOS管MN3的宽长比之比小于第二PMOS管MP2的宽长比与第三PMOS管MP3的宽长比之比，即设置器件尺寸使M＜N，来满足负反馈环路③增益大于正反馈环路②增益。

本发明提出的一种用于提高跨阻放大器电源抑制比的增强电路的小信号模型参见示意图3，小信号节点方程如下：

图4为传统跨阻放大器结构和应用本发明提出的增强电路后的跨阻放大器的电源抑制比幅频曲线对比图。通过对比可以得出，本发明的增强电路应用于跨阻放大器后明显改善了传统跨阻放大器的电源抑制比特性，即改善APD阵列读出电路跨阻放大器的电源抑制比，进而解决阵列读出电路的串扰问题。

以上所述为本发明的优选实施例而已，并不用于限制本发明，将本发明提出的增强电路用于除跨阻放大器之外的其他器件时也能够稳定其电源电压，从而改善其电源抑制比，凡在本发明的精神和原则之内，所做的任何修改、替换、改进等，均在本发明的保护范围之内。

Claims (1)

1.一种用于提高跨阻放大器电源抑制比的增强电路，其特征在于，包括第一电容、第二电容、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电流源和偏置电压源，

第一PMOS管的栅极连接第一NMOS管的漏极、第三PMOS管的栅极、第二PMOS管的栅极和漏极，其漏极连接第四PMOS管的源极和所述跨阻放大器的电源端并通过第一电容后接地，其源极连接第二PMOS管和第三PMOS管的源极以及电流源的正极并连接外部电源；

第四PMOS管的栅极连接偏置电压源的正极，其漏极连接第一NMOS管的源极、第三NMOS管的栅极、第二NMOS管的栅极和漏极；

第三NMOS管的漏极连接第一NMOS管的栅极、第三PMOS管的漏极和电流源的负极并通过第二电容后接地，其源极连接第二NMOS管的源极和偏置电压源的负极并接地；

第二NMOS管的宽长比与第三NMOS管的宽长比之比小于第二PMOS管的宽长比与第三PMOS管的宽长比之比。