KR20110068613A

KR20110068613A - 응답속도를 개선한 아날로그 회로

Info

Publication number: KR20110068613A
Application number: KR1020090125655A
Authority: KR
Inventors: 이이; 김상희; 나준경; 하상훈
Original assignee: 삼성전기주식회사
Priority date: 2009-12-16
Filing date: 2009-12-16
Publication date: 2011-06-22
Also published as: KR101070118B1; US8232828B2; US20110140756A1

Abstract

본 발명은 응답속도를 개선한 아날로그 회로에 관한 것으로, 기설정된 입력신호(Vin)가 기준레벨보다 낮은 로우레벨일 경우, 입력신호를 기설정된 비로우레벨을 갖는 신호로 변환하는 로우레벨 리미터(100); 및 상기 로우레벨 리미터(100)로부터의 신호를 기설정된 레벨의 신호로 증폭하는 아날로그 회로부(200)를 포함한다.

아날로그 회로, 응답속도, 지연, 전압 팔로워, 로우레벨 변환

Description

응답속도를 개선한 아날로그 회로{ANALOG CIRCUIT WITH IMPROVED RESPONSE SPEED FEATURE}

본 발명은 통신 시스템에 적용될 수 있는 아날로그 회로에 관한 것으로, 특히 영(zero)을 포함하는 로우레벨을 기준레벨보다 높게 설정된 비로우레벨(non-low level)로 변환시킴으로써, 턴온 타임 지연(Td: turn on time delay)을 줄여서 응답속도를 개선할 수 있는 아날로그 회로에 관한 것이다.

현재, CMOS 기술(Technology)을 이용한 전압 및 전류 공급 회로에 대한 연구가 활발히 진행되고 있으며, 그 중에서 전압 팔로워(voltage follower)는 가장 널리 사용되는 회로중 하나이다.

도 1은 종래 전압 팔로워의 회로도이다.

도 1에 도시된 종래 전압 팔로워(10)는, 연산증폭기를 이용한 버퍼 증폭기로서, 입력신호(Vin)을 레벨증폭없이 출력전압(Vin)으로 출력한다.

이러한 종래 전압 팔로워는, 입력전압이 영전압인 경우에는 출력전압이 지연 되어, 응답속도가 현저히 낮아지는 특성을 보인다. 즉, 입력전압이 영전압과 같이 낮은 레벨일 경우에는, 턴온(turn on)하는 시점에서의 응답속도가 현저하게 감소한다.

도 2는 도 1의 전압 팔로워의 응답 특성도이다.

도 2를 참조하면, 종래 전압 팔로워에서, 입력신호(Vin)의 입력 범위에 따라 전압 팔로워의 증폭기의 응답속도가 달라진다.

특히 증폭기가 오프 상태에서 온상태로 될 때는 도 2에 도시한 바와 같이, 전압 팔로워의 증폭기의 응답속도가 느려져 지연시간(Td: Time delay)이 발생하게 되고, 이와 같이, 증폭기가 턴온시 발생하는 지연은 후단 회로의 동작에 악영향을 미치게 되며, 이에 따라 전체 시스템의 응답속도를 떨어지게 하는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써, 그 목적은, 영(zero)을 포함하는 로우레벨을 기준레벨보다 높게 설정된 비로우레벨(non-low level)로 변환시킴으로써, 턴온 타임 지연(Td: turn on time delay)을 줄여서 응답속도를 개선할 수 있는 아날로그 회로를 제공하는데 있다.

상기한 본 발명의 목적을 달성하기 위한 본 발명의 제1 기술적인 측면은, 기설정된 기준레벨보다 낮은 로우레벨을 갖는 신호를 기설정된 비로우레벨을 갖는 신호로 변환하는 로우레벨 리미터; 및 상기 로우레벨 리미터로부터의 신호를 기설정된 레벨의 신호로 증폭하는 아날로그 회로부를 포함하는 응답속도를 개선한 아날로그 회로를 제안한다.

상기 아날로그 회로부는, 상기 로우레벨 리미터의 출력단에 연결된 비반전 입력단, 반전 입력단 및 상기 반전 입력단에 연결된 출력단을 갖는 제1 연산증폭기로 이루어진 전압 팔로워로 이루어진 것을 특징으로 한다.

상기 로우레벨 리미터에서 기설정되는 비로우레벨은, 상기 아날로그 회로부의 응답 지연을 줄일 수 있는 레벨로 설정되는 것을 특징으로 한다.

상기 로우레벨 리미터는, 입력단에 연결된 반전 입력단, 비반전 입력단 및 출력단을 갖는 제2 연산증폭기; 동작 전원단에 연결된 소오스, 상기 제2 연산증폭 기의 출력단에 연결된 게이트 및 상기 제2 연산증폭기의 비반전 입력단에 연결된 드레인을 갖는 PMOS 트랜지스터; 상기 동작 전원단과 상기 PMOS 트랜지스터의 소오스 사이에 연결되어, 기설정된 제1 전류를 생성하는 전류원; 및 상기 PMOS 트랜지스터의 드레인과 상기 제2 연산증폭기의 비반전 입력단과의 접속노드와 접지 사이에 연결된 제1 저항을 포함하는 것을 특징으로 한다.

상기 전류원의 제1 전류는, 상기 제1 저항과 함께 결정되는 전압이 상기 제1 연산증폭기의 응답지연을 줄일 수 있는 전압이 되도록 하는 전류값으로 설정되는 것을 특징으로 한다.

이와 같은 본 발명에 의하면, 영(zero)을 포함하는 로우레벨을 기준레벨보다 높게 설정된 비로우레벨(non-low level)로 변환시킴으로써, 턴온 타임 지연(Td: turn on time delay)을 줄여서 응답속도를 개선할 수 있는 효과가 있다.

이에 따라, 아날로그 회로가 적용되는 시스템 전체의 속도 지연을 방지할 수 있다.

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.

본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에 서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

도 3은 본 발명에 따른 아날로그 회로의 블록도이다.

도 3을 참조하면, 본 발명에 따른 아날로그 회로는, 기설정된 기준레벨보다 낮은 로우레벨을 갖는 신호를 기설정된 비로우레벨(non-low level)을 갖는 신호로 변환하는 로우레벨 리미터(100)와, 상기 로우레벨 리미터(100)로부터의 신호를 기설정된 레벨의 신호로 증폭하는 아날로그 회로부(200)를 포함할 수 있다.

상기 아날로그 회로부(200)는, 상기 로우레벨 리미터(100)의 출력단에 연결된 비반전 입력단, 반전 입력단 및 상기 반전 입력단에 연결된 출력단을 갖는 제1 연산증폭기(A1)로 이루어진 전압 팔로워로 이루어질 수 있다.

상기 로우레벨 리미터(100)에서 기설정되는 비로우레벨은, 상기 아날로그 회로부(200)의 응답 지연을 줄일 수 있는 레벨로 설정될 수 있다.

도 4는 본 발명의 로우레벨 리미터의 회로도이다.

도 4를 참조하면, 상기 로우레벨 리미터(100)는, 입력단에 연결된 반전 입력단, 비반전 입력단 및 출력단을 갖는 제2 연산증폭기(A2)와, 동작 전원(Vdd)단에 연결된 소오스, 상기 제2 연산증폭기(A2)의 출력단에 연결된 게이트 및 상기 제2 연산증폭기(A2)의 비반전 입력단에 연결된 드레인을 갖는 PMOS 트랜지스터(PM1)와, 상기 동작 전원(Vdd)단과 상기 PMOS 트랜지스터(PM1)의 소오스 사이에 연결되어, 기설정된 제1 전류(I1)를 생성하는 전류원(IS)과, 상기 PMOS 트랜지스터(PM1)의 드레인과 상기 제2 연산증폭기(A2)의 비반전 입력단과의 접속노드(N1)와 접지 사이에 연결된 제1 저항(R1)을 포함할 수 있다.

상기 전류원(IS)의 제1 전류(I1)는, 상기 제1 저항(R1)과 함께 결정되는 전압이 상기 제1 연산증폭기(A1)의 응답지연을 줄일 수 있는 전압이 되도록 하는 전류값으로 설정될 수 있다.

도 5는 본 발명의 주요 신호의 타이밍챠트로써, 도 5에서, Vin은 입력신호이고, Vo는 상기 로우레벨 리미터(100)의 출력신호이고, Vout는 아날로그 회로부(200)의 출력신호이다.

이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.

도 3 내지 도 5를 참조하여 본 발명에 따른 아날로그 회로에 대해 설명하면, 먼저 도 3에서, 본 발명의 로우레벨 리미터(100)는, 기설정된 기준레벨보다 낮은 로우레벨을 갖는 신호를 기설정된 비로우레벨을 갖는 신호로 변환하여 상기 아날로그 회로부(200)로 출력한다.

상기 아날로그 회로부(200)는, 상기 로우레벨 리미터(100)로부터의 신호를 기설정된 레벨의 신호로 증폭한다.

예를 들어, 상기 입력 신호의 레벨 범위가 0V 내지 2V일 경우, 상기 기설정된 비로우레벨을 0.2V로 설정할 수 있다. 이때, 상기 입력신호가 0.2V보다 낮은 레벨일 경우에는 상기 로우레벨 리미터(100)에 의해 0.2V의 신호로 변환될 수 있다.

상기 아날로그 회로부(200)는, 제1 연산증폭기(A1)로 이루어진 전압 팔로워로 이루어질 수 있으며, 이 경우, 상기 로우레벨 리미터(100)로부터의 신호를 증폭율 "1"로 증폭하여 출력하는데, 실제로는 레벨변화없이 입력되는 신호를 그대로 또는 반전시켜 출력할 수 있다.

한편, 상기 로우레벨 리미터(100)에서 기설정되는 비로우레벨은, 상기 아날로그 회로부(200)의 응답 지연을 줄일 수 있는 레벨로 설정될 수 있다.

예를 들어, 상기 아날로그 회로부(200)가 연산증폭기로 이루어진 경우, 상기 연산증폭기는 영전압에서 아주 느리게 동작하는 특성을 가지므로, 영전압이 입력되는 경우 영산증폭기에서는 동작지연이 발생될 수 있으나, 본 발명의 로우레벨 리미터(100)는 입력되는 신호를 영전압이 아닌 일정한 레벨을 갖는 비로우레벨의 신호로 변환하여 연산증폭기로 전달한다. 이러한 경우, 상기 연산 증폭기는 지연없이 응답할 수 있다.

도 4를 참조하면, 상기 로우레벨 리미터(100)의 구현 예에 대해 설명한다.

도 4에서, 상기 제2 연산증폭기(A2)의 반전 입력단으로 입력되는 신호의 레벨이 제2 연산증폭기(A2)의 출력단에 연결된 PMOS 트랜지스터(PM1)를 턴온시킬 수 있는 정도로 충분히 큰 레벨일 경우에는, 상기 PMOS 트랜지스터(PM1)가 턴온된다.

이때, 상기 로우레벨 리미터(100)의 제2 연산증폭기(A2)는 동작 특성상 반전단 입력단과 비반전 입력단이 동전위가 되므로, PMOS 트랜지스터(PM1)가 턴온 일 경우에는 상기 제2 연산증폭기(A2)의 반전 입력단으로 입력되는 신호는 상기 제2 연산증폭기(A2)의 비반전 입력단에 연결된 출력단을 통해 하기 수학식 1과 같이 출력전압(Vo)으로 출력된다.

[수학식 1]

Vo = (R1 x I1) + (R1 x I2) = R1 x (I1+I2) = R1 x I3 = Vin

이와 달리, 상기 제2 연산증폭기(A2)의 반전 입력단으로 입력되는 신호의 레벨이 영전위일 경우에는 상기 제2 연산증폭기(A2)의 출력단에 연결된 PMOS 트랜지스터(PM1)의 게이트에 영전위가 걸리므로, 상기 PMOS 트랜지스터(PM1)가 턴오프가 된다.

이에 따라, 상기 PMOS 트랜지스터(PM1)가 턴오프일 경우에는, 상기 PMOS 트랜지스터(PM1)를 통해 흐르는 전류는 없고, 전류원(IS)에 의해 생성된 전류만 제1 저항(R1)을 통해 흐르게 되어, 결국 상기 제1 저항(R1)에 인가되는 전압은 하기 수 학식 2와 같이 결정될 수 있다.

[수학식 2]

Vo = R1 x I1

상기 수학식 1을 참조하면, 상기 전류가 2mA이고, 상기 저항기 10Ω일 경우, 상기 출력전압(Vo)은 0.2V가 된다.

한편, 도 5를 참조하면, 상기 PMOS 트랜지스터(PM1)는 입력신호(Vin)이 영전위일때부터 턴오프되어 기설정된 전압까지 턴오프상태를 유지한다.

예를 들어, 기설정된 전압은 상기 PMOS 트랜지스터(PM1)가 턴오프일 때 상기 제1 저항(R1) 영단 전압(R1 x I1)이 된다.

이에 따라, 상기 입력신호(Vin)이 0.2V 이하인 로우레벨일 경우에는 본 발명의 로우레벨 리미터(100)에서는 0.2V를 출력하고, 상기 입력신호(Vin)이 0.2V 이상의 레벨일 경우에는 본 발명의 로우레벨 리미터(100)에서는 입력신호(Vin)과 동일한 전압을 출력한다.

전술한 바와 같은 본 발명에서, 로우레벨 리미터에 의해서, 아날로그 회로부의 제1 연산증폭기가 항상 턴온되어 있는 상태를 유지하도록 하여 제1 연산증폭기의 턴온 지연시간(turn on delay time)을 줄일 수 있다.

또한, 제1 연산 증폭기의 입력전압(Vo)은 제1 연산증폭기가 항상 안정적 동작을 하는 범위의 전압을 가질 수 있도록 조절한다. 이때, 입력신호(Vin)이 낮은 경우, 전류원(IS)의 영향으로 본 발명의 로우레벨 리미터의 출력(Vo)은 일정 값 이상의 전압을 갖는다.

도 1은 종래 전압 팔로워의 회로도.

도 2는 도 1의 전압 팔로워의 응답 특성도.

도 3은 본 발명에 따른 아날로그 회로의 블록도.

도 4는 본 발명의 로우레벨 리미터의 회로도.

도 5는 본 발명의 주요 신호의 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명 *

100 : 로우레벨 리미터 200 : 아날로그 회로부

A1 : 제1 연산증폭기 A2 : 제2 연산증폭기

PM1 : PMOS 트랜지스터 IS : 전류원

R1 : 제1 저항

Claims

기설정된 기준레벨보다 낮은 로우레벨을 갖는 신호를 기설정된 비로우레벨을 갖는 신호로 변환하는 로우레벨 리미터; 및

상기 로우레벨 리미터로부터의 신호를 기설정된 레벨의 신호로 증폭하는 아날로그 회로부

를 포함하는 응답속도를 개선한 아날로그 회로.
제1항에 있어서, 상기 아날로그 회로부는,

상기 로우레벨 리미터의 출력단에 연결된 비반전 입력단, 반전 입력단 및 상기 반전 입력단에 연결된 출력단을 갖는 제1 연산증폭기로 이루어진 전압 팔로워로 이루어진 것을 특징으로 하는 응답속도를 개선한 아날로그 회로.
제2항에 있어서, 상기 로우레벨 리미터에서 기설정되는 비로우레벨은,

상기 아날로그 회로부의 응답 지연을 줄일 수 있는 레벨로 설정되는 것을 특징으로 하는 응답속도를 개선한 아날로그 회로.
제2항에 있어서, 상기 로우레벨 리미터는,

입력단에 연결된 반전 입력단, 비반전 입력단 및 출력단을 갖는 제2 연산증폭기;

동작 전원단에 연결된 소오스, 상기 제2 연산증폭기의 출력단에 연결된 게이트 및 상기 제2 연산증폭기의 비반전 입력단에 연결된 드레인을 갖는 PMOS 트랜지스터;

상기 동작 전원단과 상기 PMOS 트랜지스터의 소오스 사이에 연결되어, 기설정된 제1 전류를 생성하는 전류원; 및

상기 PMOS 트랜지스터의 드레인과 상기 제2 연산증폭기의 비반전 입력단과의 접속노드와 접지 사이에 연결된 제1 저항

을 포함하는 것을 특징으로 하는 응답속도를 개선한 아날로그 회로.
제3항에 있어서, 상기 전류원의 제1 전류는,

상기 제1 저항과 함께 결정되는 전압이 상기 제1 연산증폭기의 응답지연을 줄일 수 있는 전압이 되도록 하는 전류값으로 설정되는 것을 특징으로 하는 응답속도를 개선한 아날로그 회로.