CN114448369A - 放大电路、相关芯片及电子装置 - Google Patents

Abstract

本申请公开了一种放大电路、相关芯片及电子装置。放大电路包括电流平衡单元、偏置单元、输出单元以及各自接收第一输入电压信号及第二输入电压信号的P型晶体管差分放大单元、N型晶体管复制差分输入单元、P型晶体管复制差分输入单元及N型晶体管差分放大单元。电流平衡单元平衡P型晶体管差分放大单元及N型晶体管差分放大单元所产生的电流。偏置单元对P型晶体管差分放大单元及N型晶体管复制差分输入单元共同输出第一偏置电流，及对P型晶体管复制差分输入单元及N型晶体管差分放大单元共同提供第二偏置电流。输出单元依据P型晶体管差分放大单元及N型晶体管差分放大单元所产生的多个电流信号产生输出端电流。

Description

放大电路、相关芯片及电子装置

技术领域

本申请涉及一种放大电路，特别是涉及一种输出端电流稳定的放大电路。

背景技术

由于锁相环所产生的时钟信号具有低噪声高稳定性的优点，因此在各类芯片中用途广泛，并逐渐往低功耗和高集成度的方向发展。在电荷泵锁相环中，电荷泵的性能对抑制锁相环的参考杂散起到重要作用。在现有技术中，为了减小电荷泵中因为寄生电容的充放电作用和电荷泵输出端的电压抖动所造成的电流失配，常会利用放大器来进行反馈，以对电荷泵的输出端进行钳位，从而增强电荷泵的电流匹配精确性。

由于电荷泵需要较小的静态电流和快速的开关速度，因此对于用以提供反馈的放大器也有较高的要求，例如放大器需具有较大的共模输入范围、较高的驱动能力、较低的功耗及较大带宽等特性，以抑制放大器对电荷泵的工作点产生的影响。也就是说，如何使提供适当的放大器以减少对电荷泵工作点的影响，就成为了有待解决的问题。

发明内容

本申请的目的之一在于公开一种放大电路、相关芯片及电子装置，来解决上述问题。

本申请的一实施例提供一种放大电路。放大电路包括P型晶体管差分放大单元、N型晶体管复制差分输入单元、P型晶体管复制差分输入单元、N型晶体管差分放大单元、电流平衡单元、偏置单元及输出单元。所述P型晶体管差分放大单元用以接收第一输入电压信号及第二输入电压信号。所述N型晶体管复制差分输入单元用以接收所述第一输入电压信号及所述第二输入电压信号。所述P型晶体管复制差分输入单元用以接收所述第一输入电压信号及所述第二输入电压信号。所述N型晶体管差分放大单元用以接收所述第一输入电压信号及所述第二输入电压信号。所述电流平衡单元用以平衡所述P型晶体管差分放大单元及所述N型晶体管差分放大单元所产生的电流。所述偏置单元用以对所述P型晶体管差分放大单元及所述N型晶体管复制差分输入单元共同提供第一偏置电流，及对所述P型晶体管复制差分输入单元及所述N型晶体管差分放大单元共同提供第二偏置电流。所述输出单元用以依据所述P型晶体管差分放大单元及所述N型晶体管差分放大单元所产生的多个电流信号产生输出端电流。

所述第一偏置电流的电流值与所述第二偏置电流的电流值相同。当所述第一输入电压信号及所述第二输入电压信号的共模电压产生变化时，所述P型晶体管差分放大单元及所述P型晶体管复制差分输入单元所对应产生的电流变化与所述N型晶体管复制差分输入单元及所述N型晶体管差分放大单元所对应产生的电流变化具有相同的变化量及相反的变化方向，使得所述输出单元所产生的所述输出端电流保持稳定。

本申请的另一实施例提供一种芯片，包括放大电路和电源电路，电源电路与放大电路连接，电源电路为放大电路供电，例如，为放大电路提供稳定的电源电压VDD。

本申请的另一实施例提供一种电子装置，包括所述芯片和外壳，芯片设置于外壳内部。

本申请的实施例所提供的放大电路、相关芯片及电子装置可以利利用互补的单级输入共源放大器组来提供增益，并通过与共源放大器并联的电流分支电路及电流平衡单元来平衡共源放大器组的电流，因此可保持输出端电流稳定不变，从而减少对电荷泵的工作点的影响。

附图说明

图1是本申请一实施例的放大电路的示意图。

图2是图1的放大电路的电路图。

图3是第一输入电压信号及第二输入电压信号的共模电压为电源电压的一半时，图1的放大电路的电流示意图。

图4是第一输入电压信号及第二输入电压信号的共模电压为电源电压时，图1的放大电路的电流示意图。

图5是本申请另一实施例的放大电路的示意图。

图6是本申请一实施例的P型晶体管差分放大单元的电路图。

图7是本申请一实施例的N型晶体管复制差分输入单元的电路图。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

图1是本申请一实施例的放大电路100的示意图。放大电路100包括偏置单元110、P型晶体管差分放大单元120、N型晶体管复制差分输入单元130、P型晶体管复制差分输入单元140、N型晶体管差分放大单元150、电流平衡单元160及输出单元170。在本实施例中，放大电路100可以设计成芯片，并可依系统需求设置在电子装置中。

在有些实施例中，为了使放大器能够提供较小的电流消耗及较大的带宽，会使用单级的共源放大器，然而单级共源放大器的输出端电流容易受到负载影响，例如当负载较大时，就可能导致单级共源放大器关闭，而无法正常运作。为解决此问题，在本实施例中，放大电路100可使用单一级输入级共源放大器来提供增益，并通过复制对管来添加电流分支，使得放大电路100能够提供较为稳定的输出端电流。举例来说，在本实施例中，P型晶体管差分放大单元120及N型晶体管差分放大单元150是互补的输入级共源放大器，而P型晶体管复制差分输入单元140及N型晶体管复制差分输入单元130则是与所述输入级共源放大器并联的电流分支电路，且P型晶体管复制差分输入单元140可使用与P型晶体管差分放大单元120同类型且同宽长比的晶体管，N型晶体管复制差分输入单元130可使用与N型晶体管差分放大单元150同类型且同宽长比的晶体管，因此N型晶体管复制差分输入单元130可产生与P型晶体管差分放大单元120相对应且互补的电流变化，而P型晶体管复制差分输入单元140可产生与N型晶体管差分放大单元150相对应且互补的电流变化。如此一来，放大电路100即可具有电流消耗较少且频带较宽的优点。再者，由于P型晶体管复制差分输入单元140及N型晶体管复制差分输入单元130所提供电流分支的能够对P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流进行补偿及平衡，因此放大电路100的输出端电流能够维持在较稳定的状态，且不会影响到输入对管，例如P型晶体管差分放大单元120及N型晶体管差分放大单元150的工作状态。

在本实施例中，P型晶体管差分放大单元120、N型晶体管复制差分输入单元130、P型晶体管复制差分输入单元140、N型晶体管差分放大单元150各自可接收第一输入电压信号VP及第二输入电压信号VN，并可各自将第一输入电压信号VP及第二输入电压信号VN转导为放大电流。此外，在P型晶体管差分放大单元120及N型晶体管差分放大单元150中，除具有输入对晶体管外，还具有提供增益所需的负载对管。然而，由于N型晶体管复制差分输入单元130及P型晶体管复制差分输入单元140的主要功能仅是用来复制分支电流，因此可仅包含输入对晶体管，而可将负载对管省略。有关P型晶体管差分放大单元120、N型晶体管复制差分输入单元130、P型晶体管复制差分输入单元140及N型晶体管差分放大单元150的具体电路结构将在后面的段落中详细说明。

偏置单元110可以提供P型晶体管差分放大单元120、N型晶体管复制差分输入单元130、P型晶体管复制差分输入单元140、N型晶体管差分放大单元150所需的偏置电流。举例来说，偏置单元110可提供第一偏置电流IB1及第二偏置电流IB2，其中第一偏置电流IB1是流入P型晶体管差分放大单元120及N型晶体管复制差分输入单元130的总电流，而第二偏置电流IB2是自P型晶体管复制差分输入单元140及N型晶体管差分放大单元150流出的总电流。在本实施例中，第一偏置电流IB1的电流值与第二偏置电流IB2可具有相同的电流值。

电流平衡单元160可以平衡P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流，而输出单元170可以依据电流平衡单元160综合后的电流信号产生稳定的输出端电流，因此在通过放大电路100的输出端OUT提供输出电压时，不容易因为负载电流过大而导致放大电路100被关闭。

如同前述，在本实施例中，P型晶体管差分放大单元120及N型晶体管差分放大单元150是为互补的共源放大器组，而N型晶体管复制差分输入单元130及P型晶体管复制差分输入单元140则是分别与P型晶体管差分放大单元120及N型晶体管差分放大单元150相并联的电流分支电路。在此情况下，当第一输入电压信号VP及第二输入电压信号VN的共模电压产生变化时，P型晶体管差分放大单元120及P型晶体管复制差分输入单元140所对应产生的电流变化会与N型晶体管复制差分输入单元130及N型晶体管差分放大单元150所对应产生的电流变化具有相同的变化量及相反的变化方向，且电流平衡单元160可进一步平衡P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流，使得输出单元170所产生的输出端电流可以保持稳定，而不会随着共模电压的改变而改变。此外，由于放大电路100可不额外使用的反馈电路，因此所需的面积较小，带宽较大，而功耗也较低。在有些实施例中，放大电路100可以应用在锁相环中，并用以提供电荷泵所需的反馈。

图2是放大电路100的电路图。在图2中，偏置单元110可包括第一电流镜112、第二电流镜114及第三电流镜116。第一电流镜112可依据接收参考电流IB0产生第一复制电流IP1。第二电流镜114可包括多个P型晶体管，并可依据第一复制电流IP1产生第一偏置电流IB1。第三电流镜116可包括多个N型晶体管，并可依据第一复制电流IP1产生第二偏置电流IB2。

举例来说，第一电流镜112可以包括第一N型晶体管MN1及第二N型晶体管MN2，第二电流镜可以包括第一P型晶体管MP1、第二P型晶体管MP2及第三P型晶体管MP3，而第三电流镜116可以包括第三N型晶体管MN3及第四N型晶体管MN4。

第一N型晶体管MN1具有第一端、第二端及控制端，第一N型晶体管MN1的第一端可接收参考电流IB0，第一N型晶体管MN1的第二端耦接于地电压GND，及第一N型晶体管MN1的控制端耦接于第一N型晶体管MN1的第一端。在本实施例中，参考电流IB0可由电流源CS1提供。第二N型晶体管MN2具有第一端、第二端及控制端，第二N型晶体管MN2的第二端耦接于地电压GND，而第二N型晶体管MN2的控制端耦接于第一N型晶体管MN1的控制端。

第一P型晶体管MP1具有第一端、第二端及控制端，第一P型晶体管MP1的第一端耦接于电源电压VDD，第一P型晶体管MP1的第二端耦接于第二N型晶体管MN2的第一端，及第一P型晶体管MP1的控制端耦接于第一P型晶体管MP1的第二端。第二P型晶体管MP2具有第一端、第二端及控制端，第二P型晶体管MP2的第一端耦接于电源电压VDD，而第二P型晶体管MP2的控制端耦接于第一P型晶体管MP1的控制端。第三N型晶体管MN3，具有第一端、第二端及控制端，第三N型晶体管MN3的第一端耦接于第二P型晶体管MP2的第二端，第三N型晶体管MN3的第二端耦接于地电压GND，而第三N型晶体管MN3的控制端耦接于第三N型晶体管MN3的第一端。

在本实施例中，在第一电流镜112中，第二N型晶体管MN2可复制第一N型晶体管MN1所接收的参考电流IB0以产生第一复制电流IP1，而在第二电流镜114中，第二P型晶体管MP2则可复制流经第一P型晶体管MP1的电流IP1，且由于第三N型晶体管MN3与第二P型晶体管MP2串接，因此第三N型晶体管MN3与第二P型晶体管MP2将流经相同的电流，例如同样与电流IP1相等的电流，并可分别用以提供第三P型晶体管MP3及第四N型晶体管MN4所需的偏置电压VB1及VB2。如图2所示，第三P型晶体管MP3具有第一端、第二端及控制端，第三P型晶体管MP3的第一端耦接于电源电压VDD，第三P型晶体管MP3的第二端可提供第一偏置电流IB1，而第三P型晶体管MP3的控制端耦接于第二P型晶体管MP2的控制端以接收偏置电压VB1。也就是说，在第二电流镜114中，第三P型晶体管MP3与第二P型晶体管MP2的控制端可接收到相同的电压，因此第三P型晶体管MP3与第二P型晶体管MP2同样可以复制流经第一P型晶体管MP1的电流从而产生第一偏置电流IB1。

第四N型晶体管MN4具有第一端、第二端及控制端，第四N型晶体管MN4的第一端可提供第二偏置电流IB2，第四N型晶体管MN4的第二端耦接于地电压GND，而第四N型晶体管MN4的控制端耦接于第三N型晶体管MN3的控制端以接收偏置电压VB2。也就是说，在第三电流镜116中，第四N型晶体管MN4与第三N型晶体管MN3的控制端可接收到相同的电压，因此第四N型晶体管MN4可以复制流经第三N型晶体管MN3的电流从而产生第二偏置电流IB2。

此外，P型晶体管差分放大单元120可包括第四P型晶体管MP4、第五P型晶体管MP5、第六N型晶体管MN6及第七N型晶体管MN7，其中第四P型晶体管MP及第五P型晶体管MP5可分别接收第一输入电压信号VP及第二输入电压信号VN，并依据第一输入电压信号VP及第二输入电压信号VN产生转导放大电流至第六N型晶体管MN6及第七N型晶体管MN7。

如图2所示，第四P型晶体管MP4具有第一端、第二端及控制端，所述第四P型晶体管MP4的第一端耦接于第三P型晶体管MP3的第二端，第四P型晶体管MP4的控制端可接收第一输入电压信号VP。第五P型晶体管MP5，具有第一端、第二端及控制端，第五P型晶体管MP5的第一端耦接于第三P型晶体管MP3的第二端，五P型晶体管MP5的控制端可接收第二输入电压信号VN。第六N型晶体管MN6具有第一端、第二端及控制端，第六N型晶体管MN6的第一端耦接于第四P型晶体管MP4的第二端，第六N型晶体管MN6的第二端耦接于地电压GND，而第六N型晶体管MN6的控制端耦接于第六N型晶体管MN6的第一端。第七N型晶体管MN7具有第一端、第二端及控制端，第七N型晶体管MN7的第一端耦接于第五P型晶体管MP5的第二端，第七N型晶体管MN7的第二端耦接于地电压GND，而第七N型晶体管MN7的控制端耦接于第七N型晶体管MN7的第一端。

在本实施例中，P型晶体管差分放大单元120与N型晶体管复制差分输入单元130具有类型互补的输入对晶体管，因此当第一输入电压信号VP及第二输入电压信号VN的共模电压产生变化时，P型晶体管差分放大单元120所产生的电流变化会与N型晶体管复制差分输入单元130所产生的电流变化具有相反的变化方向。举例来说，当P型晶体管差分放大单元120所产生的电流增加时，N型晶体管复制差分输入单元130所产生的电流则会减少，反之亦然。再者，由于P型晶体管差分放大单元120与N型晶体管复制差分输入单元130可共同由第一偏置电流IB1偏置，因此即使P型晶体管差分放大单元120与N型晶体管复制差分输入单元130各自所产生的电流可能会因为第一输入电压信号VP及第二输入电压信号VN的共模电压变化而变化，然而P型晶体管差分放大单元120与N型晶体管复制差分输入单元130两者所产生的电流总和仍可保持不变。

如图2所示，N型晶体管复制差分输入单元130可包括第十N型晶体管MN10及第十一N型晶体管MN11。第十N型晶体管MN10具有第一端、第二端及控制端，第十N型晶体管MN10的第一端耦接于第三P型晶体管MP3的第二端，而第十N型晶体管MN10的控制端可接收第一输入电压信号VP。第十一N型晶体管MN11具有第一端、第二端及控制端，第十一N型晶体管MN11的第一端耦接于第三P型晶体管MP3的第二端，第十一N型晶体管MN11的第二端耦接于第十N型晶体管MN10的第二端，而第十一P型晶体管MN11的控制端可接收第二输入电压信号VN。

在本实施例中，偏置单元110的第三电流镜116还可包括第五N型晶体管MN5以对N型晶体管复制差分输入单元130提供偏置电流IB3，使得N型晶体管复制差分输入单元130对应产生并输出偏置电流IB3。第五N型晶体管MN5具有第一端、第二端及控制端，第五N型晶体管MN5的第一端耦接于第八N型晶体管MN8的第二端以提供偏置电流IB3，第五N型晶体管MN5的第二端耦接于接地电压GND，及第五N型晶体管MN5的控制端耦接于第三N型晶体管MN3的控制端以接收偏置电压VB2。

此外，在本实施例中，偏置单元110可通过第四N型晶体管MN4对P型晶体管复制差分输入单元140与N型晶体管差分放大单元150提供第二偏置电流IB2，使得P型晶体管复制差分输入单元140与N型晶体管差分放大单元150的总输出电流为第二偏置电流IB2。

如图2所示，P型晶体管复制差分输入单元140包括第六P型晶体管MP6及第七P型晶体管MP7。第六P型晶体管MP6具有第一端、第二端及控制端，第六P型晶体管MP6的第二端耦接于第四N型晶体管MN4的第一端，而第六P型晶体管MP6的控制端可接收第一输入电压信号VP。第七P型晶体管MP7具有第一端、第二端及控制端，第七P型晶体管MP7的第一端耦接于第六P型晶体管MP6的第一端，第七P型晶体管MP7的第二端耦接于第四N型晶体管MN4的第一端，而第七P型晶体管MN7的控制端可接收第二输入电压信号VN。

此外，在本实施例中，偏置单元110的第二电流镜114还可包括第八P型晶体管MP8用以提供P型晶体管复制差分输入单元140所需的偏置电流IB4。第八P型晶体管MP8具有第一端、第二端及控制端，第八P型晶体管MP8的第一端耦接于电源电压VPP，第八P型晶体管MP8的第二端耦接于第六P型晶体管MP6的第一端以提供偏置电流IB4，而第八P型晶体管MP8的控制端耦接于第二P型晶体管MP2的控制端以接收偏置电压VB1。

N型晶体管差分放大单元150可包括第九P型晶体管MP9、第十P型晶体管MP10、第八N型晶体管MN8及第九N型晶体管MN9。第九P型晶体管MP9具有第一端、第二端及控制端，第九P型晶体管MP9的第一端耦接于电源电压VPP，而第九P型晶体管MP9的控制端耦接于第九P型晶体管MP9的第二端。第十P型晶体管MP10具有第一端、第二端及控制端，第十P型晶体管MP10的第一端耦接于电源电压VPP，而第十P型晶体管MP10的控制端耦接于第十P型晶体管MP10的第二端。第八N型晶体管MN8具有第一端、第二端及控制端，第八N型晶体管MN8的第一端耦接于第九P型晶体管MP9的第二端，第八N型晶体管MN8的第二端耦接于第四N型晶体管MN4的第一端，而第八N型晶体管MN8的控制端可接收第一输入电压信号VP。第九N型晶体管MN9具有第一端、第二端及控制端，第九N型晶体管MN9的第一端耦接于第十P型晶体管MP10的第二端，第九N型晶体管MN9的第二端耦接于第四N型晶体管MN4的第一端，而第九N型晶体管MN9的控制端可接收第二输入电压信号VN。

电流平衡单元160包括第十一P型晶体管MP11及第十二N型晶体管MN12。第十一P型晶体管MP11，具有第一端、第二端及控制端，第十一P型晶体管MP11的第一端耦接于电源电压VPP，第十一P型晶体管MP11的第二端耦接于第七N型晶体管MN7的第一端，而第十一P型晶体管MP11的控制端耦接于第十P型晶体管MP10的控制端。第十二N型晶体管MN12，具有第一端、第二端及控制端，第十二N型晶体管MN12的第一端耦接于第九P型晶体管MP9的第二端，第十二N型晶体管MN12的第二端耦接于地电压GND，而第十二N型晶体管MN12的控制端耦接于第六N型晶体管MN6的控制端。在本实施例中，第十一P型晶体管MP11可复制第十P型晶体管MP10所产生的电流至第七N型晶体管MN7，而第十二N型晶体管MN12可复制第六N型晶体管MN6所产生的电流至第九P型晶体管MP9，从而平衡P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流。

输出单元170包括第十二P型晶体管MP12及第十三N型晶体管MN13。第十二P型晶体管MP12具有第一端、第二端及控制端，第十二P型晶体管MP12的第一端耦接于电源电压VPP，第十二P型晶体管MP12的第二端耦接放大电路100的输出端OUT，而第十二P型晶体管MP12的控制端耦接于第九P型晶体管MP9的控制端。第十三N型晶体管MN13具有第一端、第二端及控制端，第十三N型晶体管MN13的第一端耦接于输出端OUT，第十三N型晶体管MN13的第二端耦接于地电压GND，而第十三N型晶体管MN13的控制端耦接于七N型晶体管MN7的控制端。

图3是第一输入电压信号VP及第二输入电压信号VN相等且两者的共模电压为电源电压VDD的一半时，放大电路100的电流示意图。在本实施例中，第三P型晶体管MP3的宽长比可以是第一P型晶体管MP1的宽长比的一特定倍数，例如为二倍，使得流经第三P型晶体管MP3的第一偏置电流IB1为流经第一P型晶体管MP1的电流的两倍。此外，为实现在此共模电压下，流经N型晶体管复制差分输入单元130的复制对管电流可占第一偏置电流IB1的二分之一，可设置第五N型晶体管MN5的宽长比可等于第三N型晶体管MN3的宽长比。此外，第四N型晶体管MN4的宽长比也可以是第三N型晶体管MN3的宽长比的同样所述特定倍数，例如为二倍，使得流经第四N型晶体管MN4的第二偏置电流IB2为流经第三N型晶体管MN3的电流的两倍。同样地，为实现在此共模电压下，流经P型晶体管复制差分输入单元140的复制对管电流可占第二偏置电流IB2的二分之一，则可设置第八P型晶体管MP8的宽长比等于第一P型晶体管MP1的宽长比。在此情况下，第一偏置电流IB1的电流值即为偏置电流IB3的电流值的两倍，而第二偏置电流IB2的电流值即为偏置电流IB4的电流值的两倍，且第一偏置电流IB1及第二偏置电流IB2可具有相同的电流值。

在本实施例中，由于P型晶体管差分放大单元120及N型晶体管复制差分输入单元130会共同接收第一偏置电流IB1，且第五N型晶体管MN5所提供的偏置电流IB3的电流值为第一偏置电流IB1的电流值的一半，因此P型晶体管差分放大单元120也将流入大小是第一偏置电流IB1的一半的电流。此外，在第一输入电压信号VP及第二输入电压信号VN相同的情况下，在P型晶体管差分放大单元120中，第四P型晶体管MP4及第五P型晶体管MP5将流过相同大小的电流，而在N型晶体管复制差分输入单元130中，第十N型晶体管MN10及第十一N型晶体管MN11也将流过相同大小的电流。也就是说，第四P型晶体管MP4、第五P型晶体管MP5、第十N型晶体管MN10及第十一N型晶体管MN11都将流经四分之一的第一偏置电流IB1，亦即

相似地，由于P型晶体管复制差分输入单元140及N型晶体管差分放大单元150所输出的电流总和应为第二偏置电流IB2，且第八P型晶体管MP8所提供的偏置电流IB4为第四N型晶体管MN4所提供的偏置电流IB2的一半，因此P型晶体管复制差分输入单元140及N型晶体管差分放大单元150将各输出大小是偏置电流IB2的一半的电流。在第一输入电压信号VP及第二输入电压信号VN相同的情况下，在P型晶体管复制差分输入单元140中，第六P型晶体管MP6及第七P型晶体管MP7将流过相同大小的电流，而在N型晶体管差分放大单元150中，第八N型晶体管MN8及第九N型晶体管MN9也将流过相同大小的电流。也就是说，第六P型晶体管MP6、第七P型晶体管MP7、第八N型晶体管MN8及第九N型晶体管MN9都将流经四分之一的第二偏置电流IB2，亦即

此外，在本实施例中，第十一P型晶体管MP11的宽长比与第十P型晶体管MP10的宽长比相等，而十二N型晶体管MN12的宽长比与第六N型晶体管MN6的宽长比相等。在此情况下，第十一P型晶体管MP11将可依据流经第十P型晶体管MP10的电流

产生与电流

等量的复制电流至第七N型晶体管MN7，而第十二N型晶体管MN12则可依据流经第六N型晶体管MN6的电流

产生与电流

等量的复制电流，并使第九P型晶体管MP9另外输出第十二N型晶体管MN12所复制产生的电流。也就是说，如图3所示，流经第九P型晶体管MP9的电流总和为

相当于二分之一倍的第二偏置电流

而流经第七N型晶体管MN7的电流总和为

相当于二分之一倍的第一偏置电流

在本实施例中，十二P型晶体管MP12的宽长比可以是第九P型晶体管MP9的宽长比的四倍，而十三N型晶体管MN13的宽长比可以是第七N型晶体管MN7的宽长比的四倍。在此情况下，第十二P型晶体管MP12将依据流经第九P型晶体管MP9的电流而产生两倍的第二偏置电流IB2，亦即2IB2，而第十三N型晶体管MN13则将依据流经第七N型晶体管MN7的电流而产生两倍的第一偏置电流IB1，亦即2IB1。由于第一偏置电流IB1与第二偏置电流IB2实质上具有相同的电流值，因此输出单元170所产生的输出端电流实质上即是两倍的第一偏置电流IB1。

此外，由于放大电路100使用了彼此互补共源放大器组及与之并联的电流分支电路，并通过电流平衡单元160来平衡其中P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流，因此在第一输入电压信号VP及第二输入电压信号VN的共模电压产生变化时，仍可维持输出单元170的输出端电流不变。

图4是第一输入电压信号VP及第二输入电压信号VN相等且两者的共模电压为电源电压VDD时，放大电路100的电流示意图。如图4所示，当第一输入电压信号VP及第二输入电压信号VN的共模电压变为电源电压VDD时，P型晶体管差分放大单元120中的P型晶体管MP4及MP5都将被截止。相似地，P型晶体管复制差分输入单元140中的P型晶体管MP6及MP7将被截止

在此情况下，由于第四P型晶体管MP4会被截止，因此第六N型晶体管MN6也不会产生电流，此时电流平衡单元160中的第十二N型晶体管MN12也不会产生电流，而第九P型晶体管MP9也不会输出额外的电流至第十二N型晶体管MN12，因此第九P型晶体管MP9与第八N型晶体管MN8将流经相同的电流

相对地，第十一P型晶体管MP11则会复制第十P型晶体管MP10所产生的电流

至第七N型晶体管MN7，因此第七N型晶体管MN7仍会流经电流

如此一来，第十二P型晶体管MP12将依据流经第九P型晶体管MP9的电流而产生两倍的第二偏置电流IB2，亦即2IB2，而第十三N型晶体管MN13则将依据流经第七N型晶体管MN7的电流而产生两倍的第二偏置电流IB2，亦即2IB2。由于第一偏置电流IB1与第二偏置电流IB2实质上具有相同的电流值，因此输出单元170所产生的输出端电流实质上仍为两倍的第一偏置电流IB1。

此外，当第一输入电压信号VP及第二输入电压信号VN相等且两者的共模电压为地电压GND时，放大电路100也可依据类似的原理而通过电流平衡单元160来平衡P型晶体管差分放大单元120及N型晶体管差分放大单元150所产生的电流，从而使输出单元170所产生的输出端电流保持稳定不变。由于放大电路100可以维持输出端电流恒定，因此当放大电路100被应用在电荷泵当中时，就比较不会对电荷泵的工作点造成影响，使得电荷泵的操作更为精准。

由于放大电路100可以利用互补的单级输入共源放大器组，例如P型晶体管差分放大单元120及N型晶体管差分放大单元150，来提供增益，而可不使用额外的反馈电路，因此所需的电路面积较少，带宽较大，功耗也较低。此外，放大电路100还可通过与共源放大器并联的电流分支电路，例如P型晶体管复制差分输入单元140及N型晶体管复制差分输入单元130，以及电流平衡单元160来平衡共源放大器组的电流，因此还可保持输出端电流稳定不变，从而减少对电荷泵的工作点的影响。然而，本申请并不以此为限，在有些实施例中，为了提高放大电路的增益，也可在放大电路中加入缓冲反馈单元。

图5是本申请另一实施例的放大电路200的示意图。放大电路200与放大电路100具有相似的结构并可依据相似的原理操作，然而放大电路200还可包括缓冲反馈单元280。缓冲反馈单元280可耦接于P型晶体管差分放大单元220、N型晶体管差分放大单元250、电流平衡单元260及输出单元270，并且可以稳定P型晶体管差分放大单元220及N型晶体管差分放大单元250所产生的电流及/或提升放大电路200的增益。

此外，在有些实施例中，P型晶体管差分放大单元220、P型晶体管复制差分输入单元240、N型晶体管复制差分输入单元230及N型晶体管差分放大单元250可与图2中所示的P型晶体管差分放大单元120、P型晶体管复制差分输入单元140、N型晶体管复制差分输入单元130及N型晶体管差分放大单元150使用相同的结构，然而本申请并不限于此。在有些实施例中，P型晶体管差分放大单元220、P型晶体管复制差分输入单元240、N型晶体管复制差分输入单元230及N型晶体管差分放大单元250中的任一者也可利用共源共栅放大器(CascodeAmplifier)的结构来实作以取得较大的输入及输出阻抗。

图6是本申请一实施例的P型晶体管差分放大单元220的电路图。如图6所示，P型晶体管差分放大单元220可包括P型晶体管MP1A、MP2A、MP3A及MP4A以及N型晶体管MN1A、MN2A、MN3A及MN4A。P型晶体管MP1A及MP2A的控制端可分别接收第一输入电压信号VP及第二输入电压信号VN，而P型晶体管MP3A及MP4A以及N型晶体管MN1A、MN2A、MN3A及MN4A的控制端则可分别接收对应的偏置电压VB1A、VB2A及VB3A。在有些实施例中，偏置电压VB1A、VB2A及VB3A可例如由偏置单元210所提供。

再者，在有些实施例中，P型晶体管差分放大单元220、P型晶体管复制差分输入单元240、N型晶体管复制差分输入单元230及N型晶体管差分放大单元250中的任一者也可利用折叠式差分对的结构来实作以取得较大的增益。图7是本申请一实施例的N型晶体管差分输入单元250的电路图。

在本实施例中，偏置单元210可包括P型晶体管MP1B，P型晶体管MP1B可接收偏置电压VB1B，并可提供偏置电流IB2B至P型晶体管复制差分输入单元240及N型晶体管差分放大单元250。在本实施例中，偏置单元210还可包括N型晶体管MN1B，N型晶体管MN1B可接收偏置电压VB2B，并可提供另一偏置电流IB4B至P型晶体管复制差分输入单元240，使得P型晶体管复制差分输入单元240可对应产生并输出偏置电流IB4B。此外，偏置电流IB4B的电流值可以是偏置电流IB2B的一半，在此情况下，在第一输入电压信号VP及第二输入电压信号VN的共模电压为电源电压VDD的一半时，流入P型晶体管复制差分输入单元240的电流会与流入N型晶体管差分放大单元250的电流相同，两者同样是偏置电流IB2B的一半。在有些实施例中，P型晶体管差分放大单元220也以折叠式的共源共栅电路结构来实现，并可依照类似的原理对应地设置N型晶体管复制差分输入单元230所需的偏置电流及偏置电压。

N型晶体管差分放大单元250可包括P型晶体管MP2B、MP3B、MP4B、MP5B、MP6B及MP7B以及N型晶体管MN2B、MN3B、MN4B及MN5B。在本实施例中，为实现折叠式结构，N型晶体管差分放大单元250与图2的N型晶体管差分放大单元150可利用相反类型的晶体管来接收输入电压，例如图7所示，N型晶体管差分放大单元250的P型晶体管MP2B及MP3B的控制端可分别接收第一输入电压信号VP及第二输入电压信号VN。P型晶体管MP4B及MP5B可接收偏置电压VB3B，而P型晶体管MP6B及MP7B可接收偏置电压VB4B。此外，N型晶体管MN2B及MN3B可接收偏置电压VB5B，而N型晶体管MN4B及MN5B则可接收偏置电压VB6B。在有些实施例中，偏置电压VB3B、VB4B、VB5B及VB6B可例如由偏置单元210所提供。

在本实施例中，N型晶体管差分放大单元250中的输入对管，例如P型晶体管MP2B及MP3B的宽长比可等于其同类型的输入管，以通过复制对管反映同类型的输入对管的电流变化。举例来说，在第一输入电压信号VP及第二输入电压信号VN相等且两者的共模电压为电源电压VDD的一半时，N型晶体管差分放大单元250及P型晶体管复制差分输入单元240将流经相同的电流，例如二分之一的第一偏置电流IB1，即

且P型晶体管MP2B及MP3B将各流过四分之一的第一偏置电流IB1，即

由于N型晶体管差分放大单元250具有折叠式的共源共栅电路结构，因此可以实现大增益，然而因为叠加的晶体管较多，因此也可能需较大功耗和较大的电源电压。也就是说，设计者可以依据实际的需求，以适当的结构实现P型晶体管差分放大单元220、P型晶体管复制差分输入单元240、N型晶体管复制差分输入单元230及N型晶体管差分放大单元250。

综上所述，本申请的实施例所提供的放大电路、相关芯片及电子装置可以利用互补的单级输入共源放大器组来提供增益，并通过与共源放大器并联的电流分支电路及电流平衡单元来平衡共源放大器组的电流，因此也可保持输出端电流稳定不变，从而减少对电荷泵的工作点的影响。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。

Claims (18)

1.一种放大电路，其特征在于，包括：

P型晶体管差分放大单元，用以接收第一输入电压信号及第二输入电压信号；

N型晶体管差分放大单元，用以接收所述第一输入电压信号及所述第二输入电压信号；

P型晶体管复制差分输入单元，用以接收所述第一输入电压信号及所述第二输入电压信号；

N型晶体管复制差分输入单元，用以接收所述第一输入电压信号及所述第二输入电压信号；

电流平衡单元，用以平衡所述P型晶体管差分放大单元及所述N型晶体管差分放大单元所产生的电流；

偏置单元，用以对所述P型晶体管差分放大单元及所述N型晶体管复制差分输入单元共同提供第一偏置电流，及对所述P型晶体管复制差分输入单元及所述N型晶体管差分放大单元共同提供第二偏置电流；以及

输出单元，用以依据所述P型晶体管差分放大单元及所述N型晶体管差分放大单元所产生的多个电流信号产生输出端电流；

其中：

所述第一偏置电流的电流值与所述第二偏置电流的电流值相同；及

当所述第一输入电压信号及所述第二输入电压信号的共模电压产生变化时，所述P型晶体管差分放大单元及所述P型晶体管复制差分输入单元所对应产生的电流变化与所述N型晶体管复制差分输入单元及所述N型晶体管差分放大单元所对应产生的电流变化具有相同的变化量及相反的变化方向，使得所述输出单元所产生的所述输出端电流保持稳定。

2.如权利要求1所述的放大电路，其中所述偏置单元包括：

第一电流镜，用以依据接收参考电流产生第一复制电流；及

第二电流镜，包括多个P型晶体管，用以依据所述第一复制电流产生所述第一偏置电流；及

第三电流镜，包括多个N型晶体管，用以依据所述第一复制电流产生所述第二偏置电流。

3.如权利要求2所述的放大电路，其中：

所述第一电流镜包括：

第一N型晶体管，具有第一端、第二端及控制端，所述第一N型晶体管的所述第一端用以接收所述参考电流，所述第一N型晶体管的所述第二端耦接于地电压，及所述第一N型晶体管的所述控制端耦接于所述第一N型晶体管的所述第一端；及

第二N型晶体管，具有第一端、第二端及控制端，所述第二N型晶体管的所述第二端耦接于所述地电压及输出所述第一复制电流，及所述第二N型晶体管的所述控制端耦接于所述第一N型晶体管的所述控制端；

所述第二电流镜包括：

第一P型晶体管，具有第一端、第二端及控制端，所述第一P型晶体管的所述第一端耦接于电源电压，所述第一P型晶体管的所述第二端耦接于所述第二N型晶体管的所述第一端，及所述第一P型晶体管的所述控制端耦接于所述第一P型晶体管的所述第二端；

第二P型晶体管，具有第一端、第二端及控制端，所述第二P型晶体管的所述第一端耦接于所述电源电压，及所述第二P型晶体管的所述控制端耦接于所述第一P型晶体管的所述控制端；及

第三P型晶体管，具有第一端、第二端及控制端，所述第三P型晶体管的所述第一端耦接于所述电源电压，所述第三P型晶体管的所述第二端用以输出所述第一偏置电流，及所述第三P型晶体管的所述控制端耦接于所述第二P型晶体管的所述控制端；及

所述第三电流镜包括：

第三N型晶体管，具有第一端、第二端及控制端，所述第三N型晶体管的所述第一端耦接于所述第二P型晶体管的所述第二端，所述第三N型晶体管的所述第二端耦接于所述地电压，及所述第三N型晶体管的所述控制端耦接于所述第三N型晶体管的所述第一端；及

第四N型晶体管，具有第一端、第二端及控制端，所述第四N型晶体管的所述第一端用以提供所述第二偏置电流，所述第四N型晶体管的所述第二端耦接于所述地电压，及所述第四N型晶体管的所述控制端耦接于所述第三N型晶体管的所述控制端。

4.如权利要求3所述的放大电路，其中所述P型晶体管差分放大单元包括：

第四P型晶体管，具有第一端、第二端及控制端，所述第四P型晶体管的所述第一端耦接于所述第三P型晶体管的所述第二端，及所述第四P型晶体管的所述控制端用以接收所述第一输入电压信号；

第五P型晶体管，具有第一端、第二端及控制端，所述第五P型晶体管的所述第一端耦接于所述第三P型晶体管的所述第二端，及所述第五P型晶体管的所述控制端用以接收所述第二输入电压信号；

第六N型晶体管，具有第一端、第二端及控制端，所述第六N型晶体管的所述第一端耦接于所述第四P型晶体管的所述第二端，所述第六N型晶体管的所述第二端耦接于所述地电压，及所述第六N型晶体管的所述控制端耦接于所述第六N型晶体管的所述第一端；及

第七N型晶体管，具有第一端、第二端及控制端，所述第七N型晶体管的所述第一端耦接于所述第五P型晶体管的所述第二端，所述第七N型晶体管的所述第二端耦接于所述地电压，及所述第七N型晶体管的所述控制端耦接于所述第七N型晶体管的所述第一端。

5.如权利要求4所述的放大电路，其中所述P型晶体管复制差分输入单元包括：

第六P型晶体管，具有第一端、第二端及控制端，所述第六P型晶体管的所述第二端耦接于所述第四N型晶体管的所述第一端，及所述第六P型晶体管的所述控制端用以接收所述第一输入电压信号；及

第七P型晶体管，具有第一端、第二端及控制端，所述第七P型晶体管的所述第一端耦接于所述第六P型晶体管的所述第一端，所述第七P型晶体管的所述第二端耦接于所述第四N型晶体管的所述第一端，及所述第七P型晶体管的所述控制端用以接收所述第二输入电压信号。

6.如权利要求5所述的放大电路，其中：

所述第二电流镜还包括第八P型晶体管，具有第一端、第二端及控制端，所述第八P型晶体管的所述第一端耦接于所述电源电压，所述第八P型晶体管的所述第二端耦接于所述第六P型晶体管的所述第一端，及所述第八P型晶体管的所述控制端耦接于所述第二P型晶体管的所述控制端；及

所述第三P型晶体管的宽长比是所述第一P型晶体管的宽长比的两倍，及所述第八P型晶体管的信道宽长等于所述第一P型晶体管的宽长比。

7.如权利要求4所述的放大电路，其中所述N型晶体管差分放大单元包括：

第九P型晶体管，具有第一端、第二端及控制端，所述第九P型晶体管的所述第一端耦接于所述电源电压，及所述第九P型晶体管的所述控制端耦接于所述第九P型晶体管的所述第二端；

第十P型晶体管，具有第一端、第二端及控制端，所述第十P型晶体管的所述第一端耦接于所述电源电压，及所述第十P型晶体管的所述控制端耦接于所述第十P型晶体管的所述第二端；

第八N型晶体管，具有第一端、第二端及控制端，所述第八N型晶体管的所述第一端耦接于所述第九P型晶体管的所述第二端，所述第八N型晶体管的所述第二端耦接于所述第四N型晶体管的所述第一端，及所述第八N型晶体管的所述控制端用以接收所述第一输入电压信号；及

第九N型晶体管，具有第一端、第二端及控制端，所述第九N型晶体管的所述第一端耦接于所述第十P型晶体管的所述第二端，所述第九N型晶体管的所述第二端耦接于所述第四N型晶体管的所述第一端，及所述第九N型晶体管的所述控制端用以接收所述第二输入电压信号。

8.如权利要求7所述的放大电路，其中所述N型晶体管复制差分输入单元包括：

第十N型晶体管，具有第一端、第二端及控制端，所述第十N型晶体管的所述第一端耦接于所述第三P型晶体管的所述第二端，及所述第十N型晶体管的所述控制端用以接收所述第一输入电压信号；及

第十一N型晶体管，具有第一端、第二端及控制端，所述第十一N型晶体管的所述第一端耦接于所述第三P型晶体管的所述第二端，所述第十一N型晶体管的所述第二端耦接于所述第十N型晶体管的所述第二端，及所述第十一P型晶体管的所述控制端用以接收所述第二输入电压信号。

9.如权利要求8所述的放大电路，其中：

所述第三电流镜还包括第五N型晶体管，具有第一端、第二端及控制端，所述第五N型晶体管的所述第一端耦接于所述第十N型晶体管的所述第二端，所述第五N型晶体管的所述第二端耦接于所述接地电压，及所述第五N型晶体管的所述控制端耦接于所述第三N型晶体管的所述控制端；及

所述第四N型晶体管的宽长比是所述第三N型晶体管的宽长比的两倍，及所述第五N型晶体管的宽长比等于所述第三N型晶体管的宽长比。

10.如权利要求7所述的放大电路，其中所述电流平衡单元包括：

第十一P型晶体管，具有第一端、第二端及控制端，所述第十一P型晶体管的所述第一端耦接于所述电源电压，所述第十一P型晶体管的所述第二端耦接于所述第七N型晶体管的所述第一端，及所述第十一P型晶体管的所述控制端耦接于所述第十P型晶体管的所述控制端；及

第十二N型晶体管，具有第一端、第二端及控制端，所述第十二N型晶体管的所述第一端耦接于所述第九P型晶体管的所述第二端，所述第十二N型晶体管的所述第二端耦接于所述地电压，及所述第十二N型晶体管的所述控制端耦接于所述第六N型晶体管的所述控制端。

11.如权利要求10所述的放大电路，其中：

所述十一P型晶体管的宽长比与所述第十P型晶体管的宽长比相等；及

所述十二N型晶体管的宽长比与所述第六N型晶体管的宽长比相等。

12.如权利要求7所述的放大电路，其中所述输出单元包括：

第十二P型晶体管，具有第一端、第二端及控制端，所述第十二P型晶体管的所述第一端耦接于所述电源电压，所述第十二P型晶体管的所述第二端耦接所述放大电路的输出端，及所述第十二P型晶体管的所述控制端耦接于所述第九P型晶体管的所述控制端；及

第十三N型晶体管，具有第一端、第二端及控制端，所述第十三N型晶体管的所述第一端耦接于所述输出端，所述第十三N型晶体管的所述第二端耦接于所述地电压，及所述第十三N型晶体管的所述控制端耦接于所述七N型晶体管的所述控制端。

13.如权利要求12所述的放大电路，其中：

所述十二P型晶体管的宽长比是所述第九P型晶体管的宽长比的四倍；及

所述十三N型晶体管的宽长比是所述第七N型晶体管的宽长比的四倍。

14.如权利要求1所述的放大电路，其中所述P型晶体管差分放大单元、所述P型晶体管复制差分输入单元、所述N型晶体管复制差分输入单元及所述N型晶体管差分放大单元中的至少一者包括折叠式差分对的结构。

15.如权利要求1所述的放大电路，其中所述P型晶体管差分放大单元及所述N型晶体管差分放大单元中的至少一者包括共源共栅放大器。

16.如权利要求1所述的放大电路，还包括缓冲反馈单元，耦接于所述P型晶体管差分放大单元、所述N型晶体管差分放大单元及所述电流平衡单元，用以稳定所述P型晶体管差分放大单元及所述N型晶体管差分放大单元所产生的电流及/或提升所述放大电路的增益。

17.一种芯片，其特征在于，包括：

如权利要求1至16任一项所述的放大电路和电源电路，所述电源电路与所述放大电路连接，所述电源电路为所述放大电路供电。

18.一种电子装置，其特征在于，包括：

如权利要求17所述的芯片和外壳，所述芯片设置于所述外壳内部。

Images