CN116526833B - 一种输出电压稳定的电荷泵及轨到轨输入运算放大器 - Google Patents

Abstract

本发明公开一种输出电压稳定的电荷泵及轨到轨输入运算放大器，电荷泵包括反相器、N个第一模块、N个第二模块、N个第三模块、第三NMOS管和反馈控制模块，还包括N组第一电容、第二电容、第三电容，第一电容连接第一模块的第一输出端和第三模块的第一电容连接端，第二电容连接第二模块的第二输出端和第三模块的第二电容连接端，第三电容连接第三NMOS管的源极和第三模块的第三输出端。此种电荷泵通过输出电压采样负反馈的方式进行输出电压调节，并可设置REF电位控制输出电压的稳定值，实现电压灵活可调，同时不随负载电流变化。本发明还公开零交越失真一种轨到轨输入运算放大器，能够消除运放的交越失真，将共模输入范围向正电源或负电源之外进行拓展。

Description

一种输出电压稳定的电荷泵及轨到轨输入运算放大器

技术领域

本发明涉及一种电荷泵电路，特别涉及一种输出电压稳定的电荷泵，以及采用所述电荷泵的零输入交越轨到轨输入运算放大器。

背景技术

电荷泵（Charge Pump）是一种利用电容器作为储能元件的直流-直流转换器，多半用来产生比输入电压大的输出电压，或是产生负的输出电压。

图1所示是一种交叉耦合电荷泵电路，包括两个反相器INV1、INV2、两个PMOS管PM1、PM2、两个NMOS管NM1、NM2和三个电容C1、C2、C3，其中，振荡器OSC用于产生时钟信号，A点和B点为反相信号，电容C1/C2上的电压是不可突变的信号，当A点由高电平变为低电平时，B点由低电平变为高电平，由于电容C1/C2上的电压不可突变，那么相应地C点电压会降低VDD，D点电压会升高VDD，C点由0电位降至-VDD，开关PM1打开，将D点上拉至0，开关PM2关闭，开关NM2打开，将C点电压传递至V-。当A点由低电平变为高电平时，B点由高电平变为低电平，由于电容C1/C2上的电压不可突变，那么相应地C点电压会升高VDD，D点电压会降低VDD，D点由0电位降至-VDD，开关PM2打开，将C点上拉至0，开关PM1关闭，开关NM1打开，将D点电压传递至V-。经过一段时间稳定的电容C1和C2交替向电容C3进行电荷转移之后，最终V-电压会稳定在-VDD，进而实现负的电荷泵。该电荷泵的输出电压不可调节，通常在空载的时候（没有负载电流）约等于-VDD，但随着负载电流的变化，输出电压逐渐增大。

另一方面，对于运算放大器来说，其基本结构包含有差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路，通用运算放大器为了实现轨到轨输入，通常是将NMOS输入对管和PMOS输入对管配合使用，但这种结构的运放总会存在NMOS和PMOS同时导通的状态、NMOS单独导通的状态、PMOS单独导通的状态，尽管可以通过一定的修调手段将这三种状态下的失调电压修正到基本相等，但仍会存在切换区域，处于切换区域时失调电压的大小不可控，这表现为运放存在交越失真。

通常来说，NMOS管作为输入级的运算放大器，输入共模范围在GND+1.5V至VCC；PMOS管作为输入级的运算放大器，输入共模范围在GND至VCC-1.5V。单独使用NMOS和PMOS都无法达到轨到轨输入的特点，所以共同使用NMOS和PMOS以实现运算放大器的轨到轨输入特性，但是无论如何设计二者的交替工作，在全输入共模范围内，输入对管的状态总会存在某一区间和其它区间不相同。

发明内容

本发明的目的，在于提供一种输出电压稳定的电荷泵，能够控制输出电压的稳定值，实现可达负输入共模电压。

为了达成上述目的，本发明的解决方案是：

一种输出电压稳定的电荷泵，为一种负压电荷泵，包括第一反相器INV0、N个第一模块、N个第二模块、N个第三模块、第三NMOS管NM3和第一反馈控制模块，其中，各第一模块具有第一输入端、第一输出端、第一逻辑高电平端和第一逻辑低电平端，各第二模块具有第二输入端、第二输出端、第二逻辑高电平端和第二逻辑低电平端，各第三模块具有第三输入端、第三输出端、第一电容连接端和第二电容连接端，其中，第一模块和第二模块均为可变逻辑低电平反相器，第三模块为交叉耦合开关；所述第一反相器的输入端连接振荡器OSC，第一反相器的输出端连接N个第一模块的第一输入端，第一反相器的输入端还连接N个第二模块的第二输入端，N个第一模块的第一逻辑低电平端和N个第二模块的第二逻辑低电平端均连接至第三NMOS管的漏极，N个第一模块的第一逻辑高电平端和N个第二模块的第二逻辑高电平端均连接电源；N个第三模块相串联后，第一个第三模块的第三输入端连接第三NMOS管的源极并接地，最后一个第三模块的第三输出端连接至第一反馈控制模块的输入端，且连接点还作为电荷泵的输出端；第一反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一电容C1、第二电容C2、第三电容C3，其中，第i组中的第一电容的两端分别连接第i个第一模块的第一输出端和第i个第三模块的第一电容连接端，第i组中的第二电容的两端分别连接第i个第二模块的第二输出端和第i个第三模块的第二电容连接端，第i组中的第三电容的两端分别连接第三NMOS管的源极和第i个第三模块的第三输出端；i=1,2,…,N；

上述第一模块包括第三PMOS管PM3和第四NMOS管NM4，其中，第三PMOS管的栅极与第四NMOS管的栅极相连，并作为第一模块的第一输入端；第三PMOS管的漏极与第四NMOS管的漏极相连，并作为第一模块的第一输出端；第三PMOS管的源极连接电源，作为第一模块的第一逻辑高电平端；第四NMOS管的源极作为第一模块的第一逻辑低电平端；

上述第二模块包括第四PMOS管PM4和第五NMOS管NM5，其中，第四PMOS管的源极连接电源，作为第二模块的第二逻辑高电平端；第四PMOS管的漏极与第五NMOS管的漏极相连，并作为第二模块的第二输出端；第四PMOS管的栅极与第五NMOS管的栅极相连，并作为第二模块的第二输入端；第五NMOS管的源极作为第二模块的第二逻辑低电平端；

上述第三模块包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1和第二NMOS管NM2，其中，第一PMOS管的源极与第二PMOS管的源极相连，并作为第三模块的第三输入端；第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极相连，并作为第三模块的第一电容连接端；第二PMOS管的栅极、第二NMOS管的栅极、第一PMOS管的漏极、第一NMOS管的漏极相连，并作为第三模块的第二电容连接端；第一NMOS管的源极与第二NMOS管的源极相连，并作为第三模块的第三输出端。

上述第一反馈控制模块包括第一电阻R1、第二电阻R2、第一电流源I1、第二电流源I2和第一运算放大器O1，其中，第一电流源的输出端经由第一电阻接地，第一电流源的输出端还连接至第一运算放大器的正输入端，用于输入REF电位；第二电流源的输出端连接至第一运算放大器的负输入端IN，第二电流源还连接第二电阻的一端，第二电阻的另一端作为第一反馈控制模块的输入端；第一运算放大器的输出端作为第一反馈控制模块的输出端。

采用上述方案后，本发明通过使用输出电压采样负反馈的方式进行输出电压调节，并可通过设置REF电位控制输出电压的稳定值，可实现电压灵活可调，同时不随负载电流变化的功能。

为了达成上述目的，本发明的解决方案是：

一种输出电压稳定的电荷泵，为一种正压电荷泵，包括第二反相器INV00、N个第四模块、N个第五模块、N个第六模块、第三零NMOS管NM30和第二反馈控制模块，其中，各第四模块具有第四输入端、第四输出端、第四逻辑高电平端和第四逻辑低电平端，各第五模块具有第五输入端、第五输出端、第五逻辑高电平端和第五逻辑低电平端，各第六模块具有第六输入端、第六输出端、第三电容连接端和第四电容连接端，其中，第四模块和第五模块均为可变逻辑低电平反相器，第六模块为交叉耦合开关；所述第二反相器的输入端连接振荡器OSC，第二反相器的输入端还连接N个第五模块的第五输入端，第二反相器的输出端连接N个第四模块的第四输入端N个第四模块的第四逻辑低电平端和N个第五模块的第五逻辑低电平端均连接至第三零NMOS管的漏极，N个第四模块的第四逻辑高电平端和N个第五模块的第五逻辑高电平端均连接电源；N个第六模块相串联后，第一个第六模块的第六输入端连接电源，最后一个第六模块的第六输出端连接至第二反馈控制模块的输入端，且连接点还作为电荷泵的输出端；第二反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一零电容C10、第二零电容C20、第三零电容C30，其中，第i组中的第一零电容的两端分别连接第i个第四模块的第四输出端和第i个第六模块的第三电容连接端，第i组中的第二零电容的两端分别连接第i个第五模块的第无输出端和第i个第六模块的第四电容连接端，第i组中的第三零电容的两端分别连接电源和第i个第六模块的第六输出端；i=1,2,…,N；

上述第四模块包括第三零PMOS管PM30和第四零NMOS管NM40，其中，第三零PMOS管的栅极与第四零NMOS管的栅极相连，并作为第四模块的第四输入端；第三零PMOS管的漏极与第四零NMOS管的漏极相连，并作为第四模块的第四输出端；第三零PMOS管的源极连接电源，作为第四模块的第四逻辑高电平端；第四零NMOS管的源极作为第四模块的第四逻辑低电平端；

上述第五模块包括第四零PMOS管PM40和第五零NMOS管NM50，其中，第四零PMOS管的源极连接电源，作为第五模块的第五逻辑高电平端；第四零PMOS管的漏极与第五零NMOS管的漏极相连，并作为第五模块的第五输出端；第四零PMOS管的栅极与第五零NMOS管的栅极相连，并作为第五模块的第五输入端；第五零NMOS管的源极作为第五模块的第五逻辑低电平端；

上述第六模块包括第一零PMOS管PM10、第二零PMOS管PM20、第一零NMOS管NM10和第二零NMOS管NM20，其中，第一零PMOS管的源极与第二零PMOS管的源极相连，并作为第六模块的第六输出端；第一零PMOS管的栅极、第二零PMOS管的漏极、第一零NMOS管的栅极、第二零NMOS管的漏极相连，并作为第六模块的第三电容连接端；第二零PMOS管的栅极、第二零NMOS管的栅极、第一零PMOS管的漏极、第一零NMOS管的漏极相连，并作为第六模块的第四电容连接端；第一零NMOS管的源极与第二零NMOS管的源极相连，并作为第六模块的第六输入端。

上述第二反馈控制模块包括第一零电阻R10、第二零电阻R20、第三零电阻R30、第一零电流源I10和第二运算放大器O10，其中，第一零电流源的输出端经由第一零电阻接地，第一零电流源的输出端还连接至第二运算放大器的正输入端，用于输入REF电位；第二零电阻的一端连接至第二运算放大器的负输入端，第二零电阻的另一端接地；第三零电阻的一端连接至第二运算放大器的负输入端，第三零电阻的另一端作为第二反馈控制模块的输入端；第二运算放大器的输出端作为第二反馈控制模块的输出端。

采用上述方案后，本发明通过使用输出电压采样负反馈的方式进行输出电压调节，并可通过设置REF电位控制输出电压的稳定值，可实现电压灵活可调，同时不随负载电流变化的功能。

本发明的目的，还在于提供一种零交越失真轨到轨输入运算放大器，能够消除运放的交越失真，可将共模输入范围向正电源或负电源之外进行拓展。

为了达成上述目的，本发明的解决方案是：

一种零交越失真轨到轨输入运算放大器，所述运算放大器包括由输入端至输出端顺序连接的差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路；所述尾电流连接电荷泵的输出端，电荷泵的输入端连接振荡器；上述差分输入对管采用NMOS输入对管，电流源连接NMOS输入对管的一端，电流源连接电荷泵的输出端，电荷泵的输入端连接振荡器；所述电荷泵采用如前所述的输出电压稳定的电荷泵的负压电荷泵。

一种零交越失真轨到轨输入运算放大器，所述运算放大器包括由输入端至输出端顺序连接的差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路；所述尾电流连接电荷泵的输出端，电荷泵的输入端连接振荡器；上述差分输入对管采用PMOS输入对管，电流源连接PMOS输入对管的一端，电流源连接电荷泵的输出端，电荷泵的输入端连接振荡器；所述电荷泵采用如前所述的输出电压稳定的电荷泵的正压电荷泵。

采用上述方案后，本发明只使用NMOS管或PMOS管作为输入对管，不存在输入对管的切换，从而消除交越失真；本发明还采用电荷泵产生负/正电压为NMOS输入对管/PMOS输入对管供电，可将共模输入范围向正电源或负电源之外进行拓展，具体来说，当采用NMOS管和负压电荷泵时，可将共模输入范围向低于地的电压进行扩展；当采用PMOS管和正压电荷泵时，可将共模输入范围向高于电源的电压进行扩展。

附图说明

图1是现有的电荷泵电路图；

图2是本发明提供的负压电荷泵的电路图；

图3是本发明负压电荷泵较佳实施例的电路图；

图4是两级负压电荷泵的电路图；

图5是本发明提供的负压电荷泵应用于运放的示意图；

图6是本发明提供的负压电荷泵应用于运放实施例电路图；

图7是本发明提供的正压电荷泵的电路图；

图8是本发明提供的正压电荷泵应用于运放实施例电路图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

本发明提供一种输出电压稳定的电荷泵，对于负压电荷泵来说，包括第一反相器、N个第一模块、N个第二模块、N个第三模块、第三NMOS管和第一反馈控制模块，其中，各第一模块具有第一输入端、第一输出端、第一逻辑高电平端和第一逻辑低电平端，各第二模块具有第二输入端、第二输出端、第二逻辑高电平端和第二逻辑低电平端，各第三模块具有第三输入端、第三输出端、第一电容连接端和第二电容连接端，其中，第一模块和第二模块均为可变逻辑低电平反相器，第三模块为交叉耦合开关，实现开关的功能；所述第一反相器的输入端连接振荡器，第一反相器的输出端连接N个第一模块的第一输入端，第一反相器的输入端连接N个第二模块的第二输入端，N个第一模块的第一逻辑低电平端和N个第二模块的第二逻辑低电平端均连接至第三NMOS管的漏极，N个第一模块的第一逻辑高电平端和N个第二模块的第二逻辑高电平端均连接电源；N个第三模块相串联后，第一个第三模块的第三输入端连接第三NMOS管的源极并连接到地，最后一个第三模块的第三输出端连接至第一反馈控制模块的输入端，且该连接点还作为电荷泵的输出端；第一反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一电容C1、第二电容C2、第三电容C3，其中，第i组中的第一电容的两端分别连接第i个第一模块的第一输出端和第i个第三模块的第一电容连接端，第i组中的第二电容的两端分别连接第i个第二模块的第二输出端和第i个第三模块的第二电容连接端，第i组中的第三电容的两端分别连接第三NMOS管的源极和第i个第三模块的第三输出端；i=1,2,…,N。

如图2所示，是本发明提供的一种负压电荷泵的一个具体实施例，包括反相器INV0、PMOS管PM1-PM4、NMOS管NM1-NM5、电容C1-C3和反馈控制模块，其中，INV0的输入端连接振荡器OSC，INV0的输入端还分别连接PM4的栅极和NM5的栅极，INV0的输出端分别连接PM3的栅极和NM4的栅极；PM3的漏极与NM4的漏极连接于A点，并共同连接C1的一端；PM3的源极连接PM4的源极，并共同连接电源；PM4的漏极与NM5的漏极连接于B点，并共同连接C2的一端；NM4的源极与NM5的源极连接，并共同连接至NM3的漏极；NM3的栅极连接第一反馈控制模块的输出端，NM3的源极接地，并分别连接PM1的源极、PM2的源极、C3的一端；PM1的栅极连接至C点，还分别连接C1的另一端、NM1的栅极、PM2的漏极、NM2的漏极；PM2的栅极连接至D点，还分别连接C2的另一端、NM2的栅极、PM1的漏极、NM1的漏极；NM1的源极、NM2的源极、C3的另一端共同连接至第一反馈控制模块的输入端，且该连接点还作为电荷泵的输出端；第一反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出。

工作时，C点、D点均用于开关控制逻辑输入，电路通过反馈控制模块对电荷泵输出电压V-和REF进行钳位，若V-高于REF，则反馈控制模块输出电压降低，NM3导通能力减弱，导通阻抗增大，抬升A点的逻辑低电位，即C1的压差降低，那么转移至V-的电压降低，进而降低V-、直至和REF电位相同；若电压V-低于REF，则反馈控制模块输出电压升高，NM3导通能力增强，导通阻抗减小，降低A点的逻辑低电位，即C1的压差增大，那么转移至V-的电压升高，进而升高V-，直至和REF电位相同。

如图3所示，是本发明中第一反馈控制模块的一个较佳电路实现图，包括电阻R1、R2、电流源I1、I2和运算放大器O1，其中，O1的正输入端作为第一反馈控制模块的第一输入端，I1的输出端经由R1接地，I1的输出端还连接至O1的正输入端，用于输入REF电位；I2的输出端连接至O1的负输入端IN，I2还连接R2的一端，R2的另一端作为第一反馈控制模块的第二输入端。工作时，根据运算放大器的虚短特性，其正负输入端口电压相等，即VREF=VIN，所以有I1*R1=VREF=VIN=(V-)+I2*R2，可以得到如下关系，（V-）= I1*R1- I2*R2。通过运算放大器O1对相关电压IN和REF进行钳位，若IN高于REF，则运算放大器O1输出电压降低，NM3导通能力减弱，导通阻抗增大，抬升A点的逻辑低电位，即C1、C2的压差降低，那么转移至V-的电压降低，进而降低V-、降低IN直至和REF电位相同；若电压IN低于REF，则运算放大器O1输出电压升高，NM3导通能力增强，导通阻抗减小，降低A点的逻辑低电位，即C1、C2的压差增大，那么转移至V-的电压升高，进而升高V-、升高IN直至和REF电位相同。

作为本发明的一个较佳实施例，为了实现更宽的负压范围，还可以将图2所示的电荷泵结构拓展为多级结构，图4所示是一种两级电荷泵的电路结构，可以看出，在增加一级电荷泵之后，可以达到的负压范围更宽，可保证在相同输出负电压的条件下，带负载电流能力增强。

本发明提供的电荷泵可以连接至运放的尾电流源，为输入对管的尾电流源提供一个稳定的输出电压。可配合图5所示，对于由NMOS管NM01、NM02组成的输入对管，NM01、NM02的源极连接电流源的正极，电流源的负极连接电荷泵的输出端，此时电荷泵将电流源接入一个幅度大于1.5V负压，共模输入电压可以低于GND，从而可达负输入共模电压。

本发明还提供一种零交越失真轨到轨输入运算放大器，所述运算放大器包括由输入端至输出端顺序连接的差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路，此为常见结构，不再赘述。本发明的改进点在于：所述电荷泵的输入端连接振荡器OSC，电荷泵的输出端连接至尾电流，为输入对管的尾电流源提供一个稳定的输出电压，可同时参考图5。

如图6所示，是本发明提供的运算放大器的一个较佳实施电路，其中，差分输入对管采用NMOS管，这样便不存在输入对管的切换，进而消除交越失真。另一方面，改变现有NMOS输入对管的尾电流源接地的结构，将尾电流源连接至电荷泵的输出端，此时电荷泵将尾电流源接入一个幅度为1.5V负压，可保证NMOS管作对管时，共模输入范围达到GND至VCC，且不存在输入对管的切换，实现零交越失真。若使用本发明的电荷泵将运放输入对管的尾电流源接入一个幅度大于1.5V负压，共模输入电压可以低于GND，可达负输入共模电压。

本发明还提供一种能够实现正压调节的输出电压稳定的电荷泵，包括第二反相器INV00、N个第四模块、N个第五模块、N个第六模块、第三零NMOS管NM30和第二反馈控制模块，其中，各第四模块具有第四输入端、第四输出端、第四逻辑高电平端和第四逻辑低电平端，各第五模块具有第五输入端、第五输出端、第五逻辑高电平端和第五逻辑低电平端，各第六模块具有第六输入端、第六输出端、第三电容连接端和第四电容连接端，其中，第四模块和第五模块均为可变逻辑低电平反相器，第六模块为交叉耦合开关；所述第二反相器的输入端连接振荡器OSC，第二反相器的输入端还连接N个第五模块的第五输入端，第二反相器的输出端连接N个第四模块的第四输入端N个第四模块的第四逻辑低电平端和N个第五模块的第五逻辑低电平端均连接至第三零NMOS管的漏极，N个第四模块的第四逻辑高电平端和N个第五模块的第五逻辑高电平端均连接电源；N个第六模块相串联后，第一个第六模块的第六输入端连接电源，最后一个第六模块的第六输出端连接至第二反馈控制模块的输入端，且该连接点还作为电荷泵的输出端；第二反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一零电容C10、第二零电容C20、第三零电容C30，其中，第i组中的第一零电容的两端分别连接第i个第四模块的第四输出端和第i个第六模块的第三电容连接端，第i组中的第二零电容的两端分别连接第i个第五模块的第无输出端和第i个第六模块的第四电容连接端，第i组中的第三零电容的两端分别连接电源和第i个第六模块的第六输出端；i=1,2,…,N。

如图7所示，是本发明提供的正压电荷泵的一个较佳实现电路，其中，第二反相器INV00的输入端连接振荡器OSC，PMOS管PM30的栅极和NMOS管NM40的栅极相连接，并共同连接至INV00的输出端；PM30的漏极和NM40的漏极相连接于A点，并连接电容C10的一端；PM30的源极连接电源；PMOS管PM40的栅极和NMOS管NM50的栅极相连接，并共同连接至INV00的输入端；PM40的漏极与NM50的漏极相连接于B点，并连接电容C20的一端；PM40的源极连接电源；NM40的源极与NM50的源极相连接，并共同连接至NMOS管NM30的漏极；NM30的源极接地，NM30的栅极则连接第二反馈控制模块的输出端；

PMOS管PM10的栅极、NMOS管NM10的栅极、PMOS管PM20的漏极、NMOS管NM20的漏极相连接于C点，并共同连接至C10的另一端；PM20的栅极、NM20的栅极、PM10的漏极、NM10的漏极相连接于D点，并共同连接至C20的另一端；NM10的源极与NM20的源极相连接，并连接电容C30的一端，还共同连接电源；PM10的源极与PM20的源极相连接，并连接C30的另一端，还共同连接至第二反馈控制模块的输入端，且该连接点还作为电荷泵的输出端；第二反馈控制模块用于根据REF电位，对输入电压进行调节，从而将输出电压调节至稳定输出。

其中，所述第二反馈控制模块的结构包括第一零电阻R10、第二零电阻R20、第一零电流源I10、第二零电流源I20和第二运算放大器O10，其中，第一零电流源I10的输出端经由第一零电阻R10接地，第一零电流源I10的输出端还连接至第二运算放大器O10的正输入端，用于输入REF电位；第二零电流源I20的输出端连接至第二运算放大器O10的负输入端IN，第二零电流源I20还连接第二零电阻R20的一端，第二零电阻R20的另一端作为第二反馈控制模块的输入端；第二运算放大器O10的输出端作为第二反馈控制模块的输出端。其结构与第一反馈控制模块的结构类似，不再赘述。

配合图7所示，示出了第二反馈控制模块的一个较佳实施电路，包括电阻R10、电阻R20、电阻R30、电流源I10和运算放大器O10，其中，O10的正输入端作为第二反馈控制模块的第一输入端，I10的输出端经由R10接地，I10的输出端还连接至O10的正输入端，用于输入REF电位；R20的一端连接至O10的负输入端IN，R20的另一端接地；R30的一端连接至O10的负输入端IN，R30的另一端作为第二反馈控制模块的第二输入端；O10的输出端作为第二反馈控制模块的输出端。工作时，根据运算放大器的虚短特性，其正负输入端口电压相等，即VREF=VIN，所以有I10*R10=VREF=VIN=R20*(V+)/(R20+R30)，可以得到如下关系：(V+)=(I10*R10)*(R20+R30)/R20。通过运算放大器O10对相关电压IN和REF进行钳位，若IN高于REF，则运算放大器O10输出电压降低，NM30导通能力减弱，导通阻抗增大，抬升A点的逻辑低电位，即C10、C20的压差降低，那么转移至V+的电压降低，进而降低V+、降低IN直至和REF电位相同；若电压IN低于REF，则运算放大器O10输出电压升高，NM30导通能力增强，导通阻抗减小，降低A点的逻辑低电位，即C10、C20的压差增大，那么转移至V+的电压升高，进而升高V+、升高IN直至和REF电位相同。

如图8所示，是本发明提供的采用正压电荷泵的运算放大器的一个较佳实施电路，其中，差分输入对管采用PMOS管，并改变现有PMOS输入对管的尾电流源连接电源的结构，将尾电流源连接至正压电荷泵的输出端，此时正压电荷泵将输入对管的尾电流源接入一个幅度高于电源1.5V的电压，可保证PMOS管作对管时，共模输入范围达到GND至VCC，且不存在输入对管的切换，实现零交越失真。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (6)

1.一种输出电压稳定的电荷泵，其特征在于：为一种负压电荷泵，包括第一反相器(INV0)、N个第一模块、N个第二模块、N个第三模块、第三NMOS管(NM3)和第一反馈控制模块，其中，各第一模块具有第一输入端、第一输出端、第一逻辑高电平端和第一逻辑低电平端，各第二模块具有第二输入端、第二输出端、第二逻辑高电平端和第二逻辑低电平端，各第三模块具有第三输入端、第三输出端、第一电容连接端和第二电容连接端，其中，第一模块和第二模块均为可变逻辑低电平反相器，第三模块为交叉耦合开关；所述第一反相器的输入端连接振荡器(OSC)，第一反相器的输出端连接N个第一模块的第一输入端，第一反相器的输入端还连接N个第二模块的第二输入端，N个第一模块的第一逻辑低电平端和N个第二模块的第二逻辑低电平端均连接至第三NMOS管的漏极，N个第一模块的第一逻辑高电平端和N个第二模块的第二逻辑高电平端均连接电源；N个第三模块相串联后，第一个第三模块的第三输入端连接第三NMOS管的源极并共同接地，最后一个第三模块的第三输出端连接至第一反馈控制模块的输入端，且连接点还作为电荷泵的输出端；第一反馈控制模块的输出端连接第三NMOS管的栅极；第一反馈控制模块用于根据REF电位，对输出电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一电容(C1)、第二电容(C2)、第三电容(C3)，其中，第i组中的第一电容的两端分别连接第i个第一模块的第一输出端和第i个第三模块的第一电容连接端，第i组中的第二电容的两端分别连接第i个第二模块的第二输出端和第i个第三模块的第二电容连接端，第i组中的第三电容的两端分别连接第三NMOS管的源极和第i个第三模块的第三输出端；i=1,2,…,N；

所述第一模块包括第三PMOS管(PM3)和第四NMOS管(NM4)，其中，第三PMOS管的栅极与第四NMOS管的栅极相连，并作为第一模块的第一输入端；第三PMOS管的漏极与第四NMOS管的漏极相连，并作为第一模块的第一输出端；第三PMOS管的源极连接电源，作为第一模块的第一逻辑高电平端；第四NMOS管的源极作为第一模块的第一逻辑低电平端；

所述第二模块包括第四PMOS管(PM4)和第五NMOS管(NM5)，其中，第四PMOS管的源极连接电源，作为第二模块的第二逻辑高电平端；第四PMOS管的漏极与第五NMOS管的漏极相连，并作为第二模块的第二输出端；第四PMOS管的栅极与第五NMOS管的栅极相连，并作为第二模块的第二输入端；第五NMOS管的源极作为第二模块的第二逻辑低电平端；

所述第三模块包括第一PMOS管(PM1)、第二PMOS管(PM2)、第一NMOS管(NM1)和第二NMOS管(NM2)，其中，第一PMOS管的源极与第二PMOS管的源极相连，并作为第三模块的第三输入端；第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极相连，并作为第三模块的第一电容连接端；第二PMOS管的栅极、第二NMOS管的栅极、第一PMOS管的漏极、第一NMOS管的漏极相连，并作为第三模块的第二电容连接端；第一NMOS管的源极与第二NMOS管的源极相连，并作为第三模块的第三输出端。

2.如权利要求1所述的输出电压稳定的电荷泵，其特征在于：所述第一反馈控制模块包括第一电阻(R1)、第二电阻(R2)、第一电流源(I1)、第二电流源(I2)和第一运算放大器(O1)，其中，第一电流源的输出端经由第一电阻接地，第一电流源的输出端还连接至第一运算放大器的正输入端，用于输入REF电位；第二电流源的输出端连接至第一运算放大器的负输入端IN，第二电流源还连接第二电阻的一端，第二电阻的另一端作为第一反馈控制模块的输入端；第一运算放大器的输出端作为第一反馈控制模块的输出端。

3.一种零交越失真轨到轨输入运算放大器，所述运算放大器包括由输入端至输出端顺序连接的差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路；其特征在于：所述尾电流连接电荷泵的输出端，电荷泵的输入端连接振荡器；所述电荷泵采用如权利要求1至2任一项所述的输出电压稳定的电荷泵；

所述差分输入对管采用NMOS输入对管，电流源连接NMOS输入对管的一端，电流源连接电荷泵的输出端，电荷泵的输入端连接振荡器。

4.一种输出电压稳定的电荷泵，其特征在于：为一种正压电荷泵，包括第二反相器(INV00)、N个第四模块、N个第五模块、N个第六模块、第三零NMOS管(NM30)和第二反馈控制模块，其中，各第四模块具有第四输入端、第四输出端、第四逻辑高电平端和第四逻辑低电平端，各第五模块具有第五输入端、第五输出端、第五逻辑高电平端和第五逻辑低电平端，各第六模块具有第六输入端、第六输出端、第三电容连接端和第四电容连接端，其中，第四模块和第五模块均为可变逻辑低电平反相器，第六模块为交叉耦合开关；所述第二反相器的输入端连接振荡器(OSC)，第二反相器的输入端还连接N个第五模块的第五输入端，第二反相器的输出端连接N个第四模块的第四输入端；N个第四模块的第四逻辑低电平端和N个第五模块的第五逻辑低电平端均连接至第三零NMOS管的漏极，N个第四模块的第四逻辑高电平端和N个第五模块的第五逻辑高电平端均连接电源；N个第六模块相串联后，第一个第六模块的第六输入端连接电源，最后一个第六模块的第六输出端连接至第二反馈控制模块的输入端，且连接点还作为电荷泵的输出端；第二反馈控制模块的输出端连接第三零NMOS管的栅极；第二反馈控制模块用于根据REF电位，对输出电压进行调节，从而将输出电压调节至稳定输出；

还包括N组第一零电容(C10)、第二零电容(C20)、第三零电容(C30)，其中，第i组中的第一零电容的两端分别连接第i个第四模块的第四输出端和第i个第六模块的第三电容连接端，第i组中的第二零电容的两端分别连接第i个第五模块的第五输出端和第i个第六模块的第四电容连接端，第i组中的第三零电容的两端分别连接电源和第i个第六模块的第六输出端；i=1,2,…,N；

所述第四模块包括第三零PMOS管(PM30)和第四零NMOS管(NM40)，其中，第三零PMOS管的栅极与第四零NMOS管的栅极相连，并作为第四模块的第四输入端；第三零PMOS管的漏极与第四零NMOS管的漏极相连，并作为第四模块的第四输出端；第三零PMOS管的源极连接电源，作为第四模块的第四逻辑高电平端；第四零NMOS管的源极作为第四模块的第四逻辑低电平端；

所述第五模块包括第四零PMOS管(PM40)和第五零NMOS管(NM50)，其中，第四零PMOS管的源极连接电源，作为第五模块的第五逻辑高电平端；第四零PMOS管的漏极与第五零NMOS管的漏极相连，并作为第五模块的第五输出端；第四零PMOS管的栅极与第五零NMOS管的栅极相连，并作为第五模块的第五输入端；第五零NMOS管的源极作为第五模块的第五逻辑低电平端；

所述第六模块包括第一零PMOS管(PM10)、第二零PMOS管(PM20)、第一零NMOS管(NM10)和第二零NMOS管(NM20)，其中，第一零PMOS管的源极与第二零PMOS管的源极相连，并作为第六模块的第六输出端；第一零PMOS管的栅极、第二零PMOS管的漏极、第一零NMOS管的栅极、第二零NMOS管的漏极相连，并作为第六模块的第三电容连接端；第二零PMOS管的栅极、第二零NMOS管的栅极、第一零PMOS管的漏极、第一零NMOS管的漏极相连，并作为第六模块的第四电容连接端；第一零NMOS管的源极与第二零NMOS管的源极相连，并作为第六模块的第六输入端。

5.如权利要求4所述的输出电压稳定的电荷泵，其特征在于：所述第二反馈控制模块包括第一零电阻(R10)、第二零电阻(R20)、第三零电阻(R30)、第一零电流源(I10)和第二运算放大器(O10)，其中，第一零电流源的输出端经由第一零电阻接地，第一零电流源的输出端还连接至第二运算放大器的正输入端，用于输入REF电位；第二零电阻的一端连接至第二运算放大器的负输入端，第二零电阻的另一端接地；第三零电阻的一端连接至第二运算放大器的负输入端，第三零电阻的另一端作为第二反馈控制模块的输入端；第二运算放大器的输出端作为第二反馈控制模块的输出端。

6.一种零交越失真轨到轨输入运算放大器，所述运算放大器包括由输入端至输出端顺序连接的差分输入对管及尾电流、负载电路、共源放大电路、数字逻辑电路；其特征在于：所述尾电流连接电荷泵的输出端，电荷泵的输入端连接振荡器；所述电荷泵采用如权利要求4至5任一项所述的输出电压稳定的电荷泵；

所述差分输入对管采用PMOS输入对管，电流源连接PMOS输入对管的一端，电流源连接电荷泵的输出端，电荷泵的输入端连接振荡器。