CN115079760A - 一种低压差线性稳压器和芯片 - Google Patents

Abstract

本发明提供一种低压差线性稳压器和芯片，包括第一运算放大器、第二运算放大器、电压采集单元和至少一个功率输出电路，其中，功率输出电路包括输出晶体管和第一输出开关单元。第一运算放大器的第一输入端用于连接第一参考电压，第二输入端连接电压采集单元的第二端，输出端连接第二运算放大器的第一输入端；第二运算放大器的第二输入端连接电压采集单元的第二端，输出端分别连接每一第一输出开关单元的第一端，第一输出开关单元的第二端连接输出晶体管的控制端，每一输出晶体管的第一端均分别用于连接一输入电源，第二端均连接电压采集单元的第一端及用于连接负载。上述的低压差线性稳压器和芯片具有较高的稳定性。

Description

一种低压差线性稳压器和芯片

技术领域

本发明实施例涉及电子技术领域，特别是涉及一种低压差线性稳压器和芯片。

背景技术

在芯片的电源模块中，常使用低压差线性稳压器(LDO，lowdropoutregulator)为数字逻辑电路模块提供电源。而当LDO的输出端口配置有滤波电容(外挂电容)时，根据LDO的系统特性分析可知，若在外挂电容的情况下负载电流减小，则极有可能导致LDO系统不稳定，从而使得LDO无法正常工作。

发明内容

本发明实施例提供一种低压差线性稳压器和芯片，能提高低压差线性稳压器的稳定性。

在第一方面，本发明实施例提供一种低压差线性稳压器，包括第一运算放大器、第二运算放大器、电压采集单元和至少一个功率输出电路，其中，功率输出电路包括输出晶体管和第一输出开关单元。

第一运算放大器的第一输入端用于连接第一参考电压，第一运算放大器的第二输入端连接电压采集单元的第二端，第一运算放大器的输出端连接第二运算放大器的第一输入端。

第二运算放大器的第二输入端连接电压采集单元的第二端，第二运算放大器的输出端分别连接每一第一输出开关单元的第一端，第一输出开关单元的第二端连接输出晶体管的控制端，每一输出晶体管的第一端均分别用于连接一输入电源，每一输出晶体管的第二端均连接电压采集单元的第一端及用于连接负载。

在一些实施例中，低压差线性稳压器还包括第一输入开关单元和第二输入开关单元。

第一输入开关单元的第二端分别连接第二输入开关单元的第二端和第一运算放大器的第二输入端，第一输入开关单元的第一端用于连接第一运算放大器的输出端，第二输入开关单元的第二端用于连接电压采集单元的第二端。

在一些实施例中，低压差线性稳压器还包括电容补偿电路，电容补偿电路包括第一电容。

第一电容的第一端连接第一运算放大器的输出端，第一电容的第二端接地。

在一些实施例中，功率输出电路还包括第二输出开关单元。

每一第二输出开关单元的第一端均连接第一运算放大器的输出端，第二输出开关单元的第二端连接输出晶体管的控制端。

在一些实施例中，第一运算放大器包括第一晶体管、差分放大电路、第一电流镜、第二电流镜和第三电流镜。

第一晶体管的控制端用于连接第二参考电压，第一晶体管的第一端连接第一电源，第一晶体管的第二端连接差分放大电路的第一端。

差分放大电路的第二端分别连接第一输入开关单元和第二输入开关单元的第二端，差分放大电路的第三端用于连接第一参考电压，差分放大电路的第四端连接第一电流镜的第一端，差分放大电路的第五端连接第二电流镜的第一端。

第一电流镜的第二端连接第二电流镜的第二端，并用于连接第三参考电压，第一电流镜的第三端连接第三电流镜的第一端，第二电流镜的第三端分别连接第三电流镜的第二端和第二运算放大器的第一输入端。

在一些实施例中，差分放大电路包括第二晶体管、第三晶体管、第一电阻和第二电阻。

第一电流镜包括第四晶体管、第五晶体管和第六晶体管，第二电流镜包括第七晶体管、第八晶体管和第九晶体管，第三电流镜包括第三电阻、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管。

第一电阻的第一端分别连接第二电阻的第一端和第一晶体管的第一端，第一电阻的第二端连接第二晶体管的第二端，第二晶体管的控制端分别连接第一输入开关单元和第二输入开关单元的第二端，第二晶体管的第一端分别连接第六晶体管的第一端和控制端，第二电阻的第二端连接第三晶体管的第二端，第三晶体管的控制端用于连接第二参考电压，第三晶体管的第一端分别连接第八晶体管的第一端和控制端。

第四晶体管的第一端分别连接第三电阻的第一端和第十二晶体管的控制端，第四晶体管的控制端连接第七晶体管的控制端以及用于连接第三参考电压，第四晶体管的第二端连接第五晶体管的第一端，第五晶体管的第二端接地。

第七晶体管的第一端分别连接第十三晶体管的第一端和第二运算放大器的第一输入端，第七晶体管的第二端连接第九晶体管的第一端，第九晶体管的第二端接地。

第十晶体管的第一端连接第十二晶体管的第二端，第十晶体管的第二端用于连接第一电源，第十晶体管的控制端分别连接第三电阻的第二端和第十一晶体管的控制端，第十一晶体管的第二端分别连接第一晶体管的第二端和第十晶体管的第二端，第十一晶体管的第一端连接第十三晶体管的第二端。

在一些实施例中，第二运算放大器包括第十四晶体管、第十五晶体管、第十六晶体管、第四电阻和第五电阻。

第十四晶体管的第一端连接第四电阻的第一端，第十四晶体管的第二端分别连接第十五晶体管的第二端和第十六晶体管的第一端，第十四晶体管的控制端连接第一运算放大器的输出端，第十五晶体管的第一端分别连接第五电阻的第一端和每一输出开关单元的第一端，第十五晶体管的控制端连接电压采集单元的第二端，第十六晶体管的控制端用于连接第四参考电压，第十六晶体管的第二端接地，第四电阻的第二端分别连接第五电阻的第二端和所述第一电源。

在一些实施例中，电容补偿电路还包括至少一个次级电容补偿模块，次级电容补偿模块包括补偿电容和第一电容补偿开关单元。

每个第一电容补偿开关单元的第一端均相连，且分别连接第一运算放大器的输出端和第二运算放大器的第二输入端，每一第一电容补偿开关单元的第二端均分别与每一补偿电容的第一端相连，每一补偿电容的第二端均接地。

在一些实施例中，电容补偿电路还包括电容补偿电阻、至少一个第二电容补偿开关单元和至少一个第三电容补偿开关单元，第二电容补偿开关单元和第三电容补偿开关单元与输出晶体管一一对应。

每一第二电容补偿开关单元的第一端分别相连，且分别与第一电容的第一端、第一电容补偿开关单元的第二端和电容补偿电阻的第一端相连，每一第二电容补偿开关单元的第二端分别与每一输出晶体管的控制端相连。

每一第三电容补偿开关单元的第一端分别与电容补偿电阻的第二端相连，每一第三电容补偿开关单元的第二端分别与每一输出晶体管的控制端相连。

在一些实施例中，功率输出电路还包括第三输出开关单元。

第三输出开关单元的第一端用于连接输入电源，第三输出开关单元的第二端连接输出晶体管的控制端。

在一些实施例中，低压差线性稳压器还包括第一衬底开关单元和第二衬底开关单元。

第一衬底开关单元的第一端分别与第二衬底单元的第一端和每一输出晶体管的衬底相连，第一衬底开关单元的第二端用于连接第一电流，第二衬底开关单元的第二端用于连接所述输出晶体管的第二端。

在一些实施例中，电压采集单元包括第一反馈电阻和第二反馈电阻，第一反馈电阻的第一端分别与每一输出晶体管的第二端相连，第一反馈电阻的第二端分别连接第一运算放大器的第二输入端、第二运算放大器的第一输入端和第二反馈电阻的第一端，第二反馈电阻的第二端接地。

在一些实施例中，低压差线性稳压器还包括控制器，控制器与低压差线性稳压器的开关单元相连，当低压差线性稳压器处于第一模式时，控制第二输入开关单元导通、第一输入开关单元断开，以及控制第一输出开关单元中的其中一个导通和控制其余的开关单元断开。

其中，当低压差线性稳压器处于初始启动状态或低压差线性稳压器的输出端配置有外挂电容时，低压差线性稳压器处于第一模式。

在一些实施例中，控制器还用于当低压差线性稳压器处于第一模式时，控制第一电容补偿开关单元依次导通。

在一些实施例中，控制器还用于当低压差线性稳压器处于第二模式时，控制第二输入开关单元导通、第一输入开关单元断开，控制第一输出开关单元的其中一个导通，控制与已导通的第一输出开关单元对应的第二补偿电容开关单元导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器的输出端无外挂电容时，低压差线性稳压器处于第二模式。

在一些实施例中，控制器还用于当低压差线性稳压器处于第三模式时，控制第二输入开关单元导通、第一输入开关单元断开，控制第二输出开关单元的其中一个导通，控制与已导通的第二输出开关单元对应的第二补偿电容开关单元导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器的输出端无外挂电容、且需满足低于第一功耗的要求时，低压差线性稳压器处于第三模式。

在一些实施例中，控制器还用于当低压差线性稳压器处于第四模式时，控制第一输入开关单元导通、第二输入开关单元断开，控制第一电容补偿开关单元依次导通，控制第一输出开关单元的其中一个导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器的输出端配置外挂电容、且负载较轻时，低压差线性稳压器处于第四模式。

在一些实施例中，控制器还用于当低压差线性稳压器处于第五模式时，控制其中一个第三输出开关单元导通，并控制其余开关单元关闭。

其中，当低压差线性稳压器需满足低于第二功耗的要求时，低压差线性稳压器处于第五模式。

在第二方面，本发明实施例还提供一种芯片，该芯片包括上述任一实施例提供的低压差线性稳压器。

区别于现有技术，本发明实施例提供了一种低压差线性稳压器，该低压差线性稳压器包括第一运算放大器、第二运算放大器、功率输出电路和电压采集单元。其中，第二运算放大器和功率输出电路形成的负反馈环路将功率输出电路中的输出晶体管的跨导提高了与第二运算放大器增益数值相等的倍数，从而将LDO的输出极点(次极点)向高频推移，使得在外挂电容时，LDO的内部极点(主极点)依然在第一运算放大器的输出位置，且两极点间有足够的距离,保证了LDO的稳定性。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是一般的低压差线性稳压器的工作电路示意图；

图2a-图2c是一般的低压差线性稳压器的系统不同极点位置的伯德图；

图3是本发明一实施例提供的低压差线性稳压器的电路结构示意图；

图4是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图5是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图6是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图7是本发明一实施例提供的低压差线性稳压器中第一运算放大器的电路结构示意图；

图8是本发明一实施例提供的低压差线性稳压器中第二运算放大器的电路结构示意图；

图9是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图10是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图11是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图12是本发明又一实施例提供的低压差线性稳压器的电路结构示意图；

图13是本发明一实施例提供的开关单元的电路结构示意图。

具体实施方式

下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请，但不以任何形式限制本申请。应当指出的是，对本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进。这些都属于本申请的保护范围。

为了便于理解本申请，下面结合附图和具体实施例，对本申请进行更详细的说明。除非另有定义，本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本申请。

需要说明的是，如果不冲突，本申请实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，但是在某些情况下，可以以不同于装置中的模块划分。此外，本文所采用的“第一”、“第二”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。

一般的低压差线性稳压器的工作电路如图1所示，其中，低压差线性稳压器包括放大器A1、输出晶体管To(本实施例以NMOS管为例进行说明)、第一反馈电阻Rfb1和第二反馈电阻Rfb2。

在图1所示的实施例中，放大器A1的同相输入端用于连接参考电压ref,放大器A1的反相输入端分别连接第一反馈电阻Rfb1的第二端和第二反馈电阻Rfb2的第一端，放大器A1的输出端连接输出管To的控制端(即NMOS管的栅极)，输出管To的第一端(即NMOS管的漏极)用于连接输入电源Vi1,输出管To的第二端(即NMOS管的源极)分别连接第一反馈电阻Rfb1的第一端和等效电容Capload的第一端，以及用于连接负载的第一端，第二反馈电阻Rfb2的第二端连接等效电容Capload的第二端以及用于连接负载的第二端。

一般的低压差线性稳压器工作电路的系统特性分析具体如下：

设节点Gate的集总电容为Co1、集总电阻为Ro1。其中，Ro1为放大器A1的输出阻抗，即放大器A1中输出MOS管在Gate节点的输出阻抗的并联；Co1为放大器1中输出MOS管在Gate节点等效的寄生电容以及其他连接到Gate节点的电容(如本实施例中NMOS管的栅电容)的总和。

设节点Vo的集总电容为Co2、集总电阻为Ro2。其中，Ro2为Vo节点的阻抗总和，即负载的阻抗、反馈电阻(Rfb1、Rfb2)的阻抗以及NMOS管的阻抗的并联。通常NMOS管具有更低的阻抗，所以可以将Ro2简化为NMOS管的1/gm(gm为跨导)；Co2为负载电容以及外挂电容总和，即Vo节点的所有电容。

低压差线性稳压器工作电路组成的系统有两个主要的极点，其中，将节点Gate对应的极点作为主极点P1(该极点频率较低)，则

将节点Vo对应的节点作为次极点P2(该极点频率比p1高)，则

其中，p1极点对应的Gate节点的电容和电阻是可控的量，即极点的位置可控，不随负载端的情况变化；而p2极点对应的Vo节点的电容由负载(负载寄生电容)和应用(有无外部电容)决定，阻抗则随负载的大小变化(负载大时，流过NMOS管的电流增大，则NMOS管的跨导因此增大，等效到Vo节点的阻抗降低，反之亦然)，即p2极点的位置在使用中会产生变化。另外，根据上述式(2)易知，在负载电流降低或负载处电容增大时，p2频率降低。

而由系统的特性可知，在P1极点和P2极点的位置接近时，系统的相位裕度会随着下降，从而导致系统容易出现不稳定的情况。所以需要将P1极点和P2极点的位置拉远，即将P1推至更低频率、将P2推至更高频率，以使系统具有较大的相位裕度，从而提高系统的稳定性。

具体的，请一并参阅图2a-图2c，图2a-图2c示出了一般的低压差线性稳压器的系统不同极点位置的伯德图。由图2a-图2c所示伯德图可知，当P1极点和P2极点的位置较近时相位裕度较小，容易导致系统不稳定的情况发生；而当将P1极点推至更低频率和/或将P2极点推至更高频率时，在系统的环路增益曲线下降为0dB时，相位裕度明显得到提升，从而提高了系统的稳定性。因此，通过上述分析可知，通过将p1极点推至更低频率和/或将P2极点推至更高频率，可提高低压差线性稳压器系统的稳定性。

请参阅图3，本发明实施例提供了一种低压差线性稳压器1000。低压差线性稳压器1000包括第一运算放大器10(A1)、第二运算放大器20(A2)、电压采集单元40和至少一个功率输出电路30，功率输出电路30包括输出晶体管To和第一输出开关单元So1。其中，在本实施例中，输出晶体管To为NMOS管,而在另外的实施例中，输出晶体管也可以是其他能满足设计需求的晶体管(如三极管)，在此不做限定。

第一运算放大器10的第一输入端用于连接第一参考电压(ref)，第一运算放大器10的第二输入端连接电压采集单元40的第二端，第一运算放大器10的输出端连接第二运算放大器20的第二输入端。

第二运算放大器20的第一输入端连接电压采集单元40的第二端，第二运算放大器20的输出端分别连接每一功率输出电路30中的第一输出开关单元So1的第一端，第一输出开关单元So1的第二端连接输出晶体管To的控制端(即NMOS管的栅极)，每一输出晶体管To的第一端(即NMOS管的漏极)均分别用于连接一输入电源Vix(其中，1≤x≤n,n为正整数)，所述每一输出晶体管To的第二端(即NMOS管的源极)均连接电压采集单元40的第一端及用于连接负载。

需要说明的是，在本实施例中，第一运算放大器10和第二运算放大器20的第一输入端为正相输入端，第二输入端为反相输入端；电压采集单元40由第一反馈电阻Rfb1和第二反馈电阻Rfb2组成；在其他一些实施例中，上述的元件和单元也可以是其他适合的型号的元件或结构，在此不做限定。

由图3可知，相较于一般的低压差线性稳压器，本申请实施例提供的低压差线性稳压器1000增设了第二运算放大器20，因而改善了系统性能，提高了系统的稳定性，具体分析如下：

(一)未增设第二运算放大器A2时：

首先定义输出晶体管To(本实施例中以NMOS管为例进行说明)栅极和源极的电压差(Gate1节点和Vo节点的压差)为Vgs，那么可以得到如下公式(Δ表示变化量)：

ΔVgs＝Δ(Vgate1-Vo)

在第一运算放大器10的输出端(即Gate1节点)加一个为ΔIds的电流，通过输出晶体管To的电流、跨导和栅源电压的关系可以得到如下关系：

使Gate1节点交流接地，则此时在节点Vo的等效阻抗为：

(二)增设第二运算放大器A2时：

将Gate1节点和Vo节点的电压作为输入，Gate2节点作为输出，则从输入到输出的增益为：

A＝A2×Afb

其中，A2为第二运算放大器20本身的增益，Afb为反馈电阻的分压比例。

那么在Vgs变化ΔVgs时，有：

使Gate1节点交流短接地，则此时在节点Vo的阻抗为：

由上可知，Rout2比Rout1小A倍，即增设第二运算放大器20后，低压差线性稳压器的输出晶体管To的阻抗小A倍。

需要说明的是，关于低压差线性稳压器1000的输出阻抗，即Vo节点等效的阻抗，由于负载的阻抗远小于输出晶体管To的阻抗1/gm，因此本实施例在进行相关计算时已忽略负载阻抗及反馈电阻，在其他实施例中，若要得到更精确的计算结果，只需将得到的输出阻抗与负载阻抗、反馈电阻并联即可。

结合上述式(2)可知，由于增设第二运算放大器20后，输出晶体管To的阻抗减小A倍，则Vo的集总电阻Ro(即负载的阻抗、反馈电阻的阻抗以及输出晶体管To的阻抗的并联)亦随之减小，也即，极点P2的位置被推得更远(即主极点P1和次极点P2的位置相对更远)，因而增加了系统的相位裕度，从而提高了系统的稳定性。

区别于现有技术，本发明实施例提供了一种低压差线性稳压器，该低压差线性稳压器包括第一运算放大器、第二运算放大器、功率输出电路和电压采集单元。其中，第二运算放大器和功率输出电路形成的负反馈环路将功率输出电路中的输出晶体管的跨导提高了与第二运算放大器增益数值相等的倍数，从而将低压差线性稳压器的输出极点(次极点)向高频推移，使得当低压差线性稳压器的负载较小或外挂电容时，其内部极点(主极点)依然在第一运算放大器的输出位置，且两极点间有足够的距离,从而保证了系统的稳定性。

在一些实施例中，请参阅图4，低压差线性稳压器1000还包括第一输入开关单元Si1和第二输入开关单元Si2。

第一输入开关单元Si1的第二端分别连接第二输入开关单元Si2的第二端和第一运算放大器10的第二输入端，第一输入开关单元Si1的第一端用于连接第一运算放大器10的输出端，第二输入开关单元Si2的第二端用于连接电压采集单元40的第二端。

当第一输入开关单元Si1导通，第二输入开关Si2关断时，第一运算放大器10起的是电压跟随器的作用，而当第一输入开关单元Si2导通，第二输入开关Si1关断时，第一运算放大器10的作用则为信号放大作用。

需要说明的是，在本实施例中，第一运算放大器10第一输入端为正相输入端，第二输入端为反相输入端。

在一些实施例中，请参阅图5，低压差线性稳压器1000还包括电容补偿电路50，电容补偿电路50包括第一电容C1。

第一电容C1的第一端连接第一运算放大器10的输出端，第一电容C1的第二端接地。

由上述的式(2)可知，第一电容C1用于增大节点Gate1的集总电容Co1，从而将主极点P1推至更低频率，从而提高系统的稳定性。

在一些实施例中，请参阅图6,功率输出电路30还包括第二输出开关单元So2。

每一第二输出开关单元So2的第一端均连接第一运算放大器10的输出端，每一第二输出开关单元So2的第二端连接输出晶体管To(本实施例中以NMOS管为例进行说明)的控制端(即NMOS管的栅极)。

当第一输出开关单元So1导通，第二输出开关So2关断时，第二运算放大器20接入电路中，而当第一输出开关单元So2导通，第二输入开关So1关断时，第二运算放大器20不接入电路中，以减少能耗。

在一些实施例中，请参阅图7，第一运算放大器10包括第一晶体管T1、差分放大电路101、第一电流镜102、第二电流镜103和第三电流镜104。

第一晶体管T1的控制端用于连接第二参考电压，第一晶体管T1的第一端连接第一电源，第一晶体管T1的第二端连接差分放大电路101的第一端。

差分放大电路101的第二端分别连接第一输入开关单元Si1和第二输入开关单元Si2的第二端，差分放大电路101的三端用于连接第一参考电压，差分放大电路101的第四端连接第一电流镜102的第一端，差分放大电路102的第五端连接第二电流镜103的第一端。

第一电流镜102的第二端连接第二电流镜103的第二端，并用于连接第三参考电压，第一电流镜102的第三端连接第三电流镜104的第一端，第二电流镜103的第三端分别连接第三电流镜104的第二端和第二运算放大器20的第一输入端。

需要说明的是，在本实施例中，第一晶体管T1为PMOS管，第一晶体管T1的第一端对应PMOS管的漏极，第一晶体管T1的第二端对应PMOS管的源极，第一晶体管的T1控制端对应PMOS管的栅极。在另外的一些实施例中，第一晶体管T1也可以是其他的满足设计需求的晶体管类型，在此不做限定。

在一些实施例中，请再次参阅图7，差分放大电路101包括第二晶体管T2、第三晶体管T3、第一电阻R1和第二电阻R2。

第一电流镜102包括第四晶体管T2、第五晶体管T5和第六晶体管T6，第二电流镜103包括第七晶体管T7、第八晶体管T8和第九晶体管T9，第三电流镜104包括第三电阻R3、第十晶体管T10、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13。

第一电阻R1的第一端分别连接第二电阻R2的第一端和第一晶体管T1的第一端，第一电阻R1的第二端连接第二晶体管T2的第二端，第二晶体管T2的控制端分别连接第一输入开关单元Si1和第二输入开关单元Si2的第二端，第二晶体管T2的第一端分别连接第六晶体管T6的第一端和控制端，第二电阻R2的第二端连接第三晶体管T3的第二端，第三晶体管T3的控制端用于连接第二参考电压，第三晶体管T3的第一端分别连接第八晶体管T8的第一端和控制端。

第四晶体管T4的第一端分别连接第三电阻R3的第一端和第十二晶体管T12的控制端，第四晶体管T4的控制端连接第七晶体管T7的控制端以及用于连接第三参考电压，第四晶体管T4的第二端连接第五晶体管T5的第一端，第五晶体管的第二端接地。

第七晶体管T7的第一端分别连接第十三晶体管T13的第一端和第二运算放大器20的第一输入端，第七晶体管T7的第二端连接第九晶体管T9的第一端，第九晶体管T9的第二端接地。

第十晶体管T10的第一端连接第十二晶体管T12的第二端，第十晶体管T10的第二端用于连接第一电源，第十晶体管T10的控制端分别连接第三电阻R3的第二端和第十一晶体管T11的控制端，第十一晶体管T11的第二端分别连接第一晶体管T1的第二端和第十晶体管T10的第二端，第十一晶体管T11的第一端连接第十三晶体管T13的第二端。

需要说明的是，在本实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第十晶体管T10、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13为PMOS管，第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9为NMOS管。晶体管的第一端对应PMOS管和NMOS管的漏极，晶体管的第二端对应PMOS管和NMOS管的源极，晶体管的控制端对应PMOS管和NMOS管的栅极。在另外的实施例中，晶体管T1-T9也可以是其他能满足设计需求的晶体管类型，在此不做限定。

其中，第二晶体管T2、第三晶体管T3、第一电阻R1和第二电阻R2组成第一运算放大器10的输入级，由第十一晶体管T11、第十三晶体管T13、第七晶体管T7和第九晶体管T9组成共源共栅输出级。第一晶体管T1提供尾电流。第十晶体管T10、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13和R3组成共源共栅电流镜，第五晶体管T5、第六晶体管T6和第八晶体管T8、第九晶体管T9分别组成第一电流镜102和第二电流镜103，第四晶体管T4、第七晶体管T7可降低两组电流镜间的失调。第一参考电压、第二参考电压和第三参考电压由基准电路提供(图中未示出)。本实施例中第一运算放大器10，通过第一电阻R1和第二电阻R2的退化作用使得第一运算放大器10输入级的跨导降低，通过调整第二参考电压降低第一运算放大器10输入级的电流偏置进一步降低其输入级的跨导，通过调整各电流镜的比例使共源共栅输出级的电流更小，以进一步的降低第一运算放大器的等效输入跨导和提高第一运算放大器10的输出阻抗，从而将主极点P1推至更低的频率，使得系统的稳定性进一步得到提高。

在一些实施例中，请参阅8，第二运算放大器20包括第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第四电阻R4和第五电阻R5。

第十四晶体管T14的第一端连接第四电阻R4的第一端，第十四晶体管T14的第二端分别连接第十五晶体管T15的第二端和第十六晶体管T16的第一端，第十四晶体管T14的控制端连接第一运算放大器10的输出端，第十五晶体管T15的第一端分别连接第五电阻R5的第一端和每一第一输出开关单元So1的第一端，第十五晶体管T15的控制端连接电压采集单元40的第二端，第十六晶体管T16的控制端用于连接第四参考电压，第十六晶体管T16的第二端接地，第四电阻R4的第二端分别连接第五电阻R5的第二端和第一电源VDD。

需要说明的是，在本实施例中，第十四晶体管T14、第十五晶体管T14和第十六晶体管T16均为NMOS管，晶体管的第一端对应NMOS管的漏极，晶体管的第二端对应NMOS管的源极，晶体管的控制端对应NMOS管的栅极。在另外的实施例中，晶体管T14-T16也可以是其他能满足设计需求的晶体管类型，在此不做限定。

其中，第二运算放大器20的输入级由耗尽型的NMOS管T14和T15组成，从而可以接受更低的输入电压；第二运算放大器20的输出阻抗则由第四电阻R4和第五电阻R5进行控制。第十六晶体管T16用于提供电流偏置，第四参考电压为偏置电压，由基准电路(图中未示出)提供。

在一些实施例中，请参阅图9，电容补偿电路50还包括至少一个次级电容补偿模块501，次级电容补偿模块50包括补偿电容C2和第一电容补偿开关单元Sc1。

每个第一电容补偿开关单元Sc1的第一端均相连，且分别连接第一运算放大器10的输出端和第二运算放大器20的第一输入端，每一第一电容补充开关单元Sc1的第二端均分别与每一补偿电容C2的第一端相连，每一补偿电容C2的第二端均接地。

补偿电容C2用于调整第一运算放大器10输出端对应的极点位置，以及在功率输出电路30中输出晶体管To的控制端(在本实施例中为NMOS管的栅极)作滤波使用，从而稳定该节点的电压，使得输出晶体管To的输出会跟随控制端的电压(即起到源随器的作用)。需要说明的是，各个次级电容补偿模块50中的补偿电容C2的电容值可以是相同的，也可以是不同的，可根据实际需求进行设计，在此不做限定。

在一些实施例中，请参阅图10，电容补偿电路50还包括电容补偿电阻Rc、至少一个第二电容补偿开关单元Sc2和至少一个第三电容补偿开关单元Sc3，第二电容补偿开关单元Sc2和第三电容补偿开关单元Sc3与输出晶体管To一一对应。

每一第二电容补偿开关单元的第一端分别相连，且分别与所述第一电容C1的第一端、第一电容补偿开关单元Sc1的第二端和电容补偿电阻Rc的第一端相连，每一第二电容补偿开关单元Sc2的第二端分别与每一输出晶体管To的控制端相连。

每一第三电容补偿开关单元Sc3的第一端分别与电容补偿电阻Rc的第二端相连，每一第二电容补偿开关单元Sc2的第二端分别与每一输出晶体管To的控制端相连。

其中，电容补偿电阻Rc结合开关第三电容补偿开关单元Sc3提供了补偿电容C2向输出晶体管To栅极的高阻抗通路，而第二电容补偿开关单元Sc2则提供了通向输出晶体管To栅极的低阻抗通路。

在一些实施例中，请参阅图11，功率输出电路30还包括第三输出开关单元So3。

第三输出开关单元So3的第一端连接输入电源Vi，第三输出开关单元So3的第二端连接输出晶体管To的控制端。

当第三输出开关单元So3导通时，输出晶体管To实际实现的是二极管的功能。

在一些实施例中，请参阅图12，低压差线性稳压器1000还包括第一衬底开关单元Sp1和第二衬底开关单元Sp2。

当输出晶体管To为MOS管时，第一衬底开关单元Sp1的第一端分别与第二衬底单元Sp2的第一端和每一输出晶体管To的衬底相连，第一衬底开关单元Sp1的第二端用于连接第一电流(Isub)，第二衬底开关单元Sp1的第二端用于连接输出晶体管To的第二端(Vo)。

其中，利用MOS管的衬偏效应，通过控制第一衬底开关单元Sp1和第二衬底开关单元Sp2的工作状态调节输出晶体管To衬底电压控制输出晶体管To的栅源压降。具体的，当输出晶体管To的衬底注入电流时，可提高衬底端电压，从而使栅源电压降低。

在一些实施例中，电压采集单元40包括第一反馈电阻Rfb1和第二反馈电阻Rfb2，第一反馈电阻Rfb1的第一端分别与每一功率输出电路30中的输出晶体管To的第二端相连，第一反馈电阻Rfb1的第二端分别连接第一运算放大器10的第二输入端、第二运算放大器的第二输入端20和二反馈电阻Rfb2的第一端，二反馈电阻Rfb2的第二端接地。在其他一些实施例中，电压采集单元40也可以是其他具备电压采集功能的电路拓扑，在此不做限定。

需要说明的是，在本发明所提供的任一实施例中，输出晶体管To为NMOS管，而在其他实施例中，输出晶体管To也可以是其他类型的晶体管，只需满足设计需求即可，在此不做限定。

在一些实施例中，请参阅图13，上述任一实施例所提供的开关单元60包括NMOS管Mn、PMOS管Mp和反相器U1。

反相器U1的输入端连接NMOS管Mn的栅极和用于连接控制信号端(ctrl)，反相器U1的输出端链接PMOS管Mp的栅极，NMOS管Mn的源极与PMOS管Mp的源极相连，NMOS管Mn的漏极与PMOS管Mp的漏极相连。在其他实施例中，开关单元70也可以是其他电路拓扑，只需满足设计需求即可，在此不做限定。

在一些实施例中，低压差线性稳压器1000还包括控制器(图中未示出)，控制器与低压差线性稳压器1000的所有开关单元相连，当低压差线性稳压器1000处于第一模式时，控制第二输入开关单元Si2导通、第一输入开关单元Si1断开，以及控制第一输出开关单元So1中的其中一个导通和控制其余的开关单元断开。

其中，当低压差线性稳压器1000处于初始启动状态或低压差线性稳压器1000的输出端配置有外挂电容时，所述低压差线性稳压器处于第一模式。

本实施例的工作原理如下：

在本模式中，以源随器形式连接的输出晶体管To能够避免在外部无电容时对负载的响应较差的情况发生；而因为功率输出级由NMOS管构成，所以低压差线性稳压器1000的环路的主极点应位于第一运算放大器10的输出处。

在无外挂电容时，通过将第一电容C1或第一电容C1和补偿电容C2的组合接入第一运算放大器10的输出处，与第一运算放大器10的高阻抗形成的主极点P1的频率远低于低压差线性稳压器1000输出处由负载寄生电容以及输出晶体管To的跨导形成的次极点P2的频率，因此，系统环路很容易稳定。

而在外挂电容时，次极点P2和主极点P1位置较近，而随负载电流减小极有可能出现不稳定，本发明实施例通过衰减第一运算放大器10的跨导并同时提高输出阻抗的方式，在保证低频增益足够高的情况下将位于第一运算放大器10输出的极点频率(即主极点P1)推至更低的频率，同时第二运算放大器20和功率输出电路30形成的负反馈环路将输出晶体管To的跨导提高了与第二运算放大器20的增益相同的倍数，将输出极点(即次极点P2)向高频推移，从而保证了在外挂电容时主极点P1的位置依然第一运算放大器的输出，并且两极点间有足够的距离，从而保证了系统的稳定性。

在本发明的实施例中，第二运算放大器20以较低的增益(低输出阻抗)和较大的偏置电流(大的跨导在同增益下可以具有更低的输出阻抗)为代价使第二运算放大器20输出处的极点远高于低压差线稳压器1000环路的两个极点，使其不对环路性能造成影响。

第一模式能够在任意情况下使用，所以在系统启动时，当低压差线性稳压器1000未获得外挂电容信息时使用该模式可使其获得稳定的输出。

在一些实施例中，上述的控制器还用于当低压差线性稳压器1000处于第一模式时，控制第一电容补偿开关单元Sc1依次导通,从而实现更平滑的控制效果。

在一些实施例中，上述控制器还用于当低压差线性稳压器1000处于第二模式时，控制第二输入开关单元Si2导通、第一输入开关单元Si1断开，控制第一输出开关单元So1的其中一个导通，控制与已导通的第一输出开关单元So1对应的第二电容补偿开关单元Sc2导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器1000的输出端无外挂电容时，则处于第二模式。

本实施例的工作原理如下：

在本模式中，多个补偿电容C2连接在输出晶体管To的栅极，输出晶体管To的栅极的大电容保证了当负载发生变化时，由输出的电压变化透过输出晶体管To栅源寄生电容Cgs在栅极引起的电压变化很小，从而保证在低压差线性稳压器1000的环路响应速度有限的情况下能够提供较为稳定的输出。

由于无外挂电容，第一电容C1的少量电容足够保证主极点P1的位置处于第一运算放大器10的输出节点处，且环路足够稳定。此时，由以源随器形式连接的输出晶体管To和多个补偿电容C2对负载提供高频的响应，由第二运算放大器20和功率输出电路30的负反馈提供频率稍低但更精确的响应，低压差线性稳压器1000的主环路(即由第一运算放大器10、第二运算放大器20和功率输出电路30组成的环路)则提供低频高精度的响应，从而使得低压差线性稳压器1000的高频响应速度相比上述第一模式更快。

在一些实施例中，上述控制器还用于当低压差线性稳压器1000处于第三模式时，控制第二输入开关单元Si2导通、第一输入开关单元Si1断开，控制第二输出开关单元So2的其中一个导通，控制与已导通的第二输出开关单元So2对应的第二电容补偿开关单元Sc2导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器1000的输出端无外挂电容、且需满足低于第一功耗的要求时，其处于第三模式。

本实施例的工作原理如下：

在本模式中，第二运算放大器20被跳过，从而可以降低低压差线性稳压器1000本身的功率损耗。第一运算放大器10的输出节点直接耦合输出晶体管To的栅极，而电容补偿电路50使主极点P1稳定在第一运算放大器10的输出，则环路稳定。对负载的高频响应完全依赖输出晶体管To的源随器结构和其栅极的稳压电容，环路在低频处仍具有足够高的增益，在中频处对负载的变化的响应能力有所下降。需要说明的是，该模式是无外挂电容时适用的低功耗模式，第一功耗的数值可以根据设计需求灵活选取，在此不做限定。

在一些实施例中，上述控制器还用于当低压差线性稳压器1000处于第四模式时，控制第一输入开关单元Si1导通、第二输入开关单元Si2断开，控制第一电容补偿开关单元Sc1依次导通，控制第一输出开关单元So1的其中一个导通，并控制其余的开关单元断开。

其中，当低压差线性稳压器1000的输出端配置外挂电容、且负载较轻时，低压差线性稳压器1000处于第四模式。

本实施例的工作原理如下：

在本模式中，第一运算放大器10连接为单位增益缓冲器，低压差线性稳压器1000环路仅由第二运算放大器20提供有限的增益。此时次极点P2在输出晶体管To的输出端，主极点P1则位于第二运算放大器的输出端，两极点位置较远，且环路增益低，能够提供足够的稳定性。该模式能够应对在外挂有电容时，超轻负载下次极点向低频移动过多可能导致的不稳定。

在一些实施例中，上述控制器还用于当低压差线性稳压器1000处于第五模式时，控制其中一个第三输出开关单元So3导通，并控制其余开关单元关闭。

其中，当低压差线性稳压器1000需满足低于第二功耗的要求时，则处于第五模式。

本实施例的工作原理如下：

在该模式下，输出晶体管To可等效为二极管连接在输入电源vi1和输出vo之间。此时低压差线性稳压器1000的环路无功率损耗，仅为输出晶体管To导通损耗,其中，第二功耗低于上述第一功耗。

在一些实施例中，低压差线性稳压器的模式切换具体如下：

在初始上电时工作在第一模式，随其他系统逐渐启动获得外挂电容信息后可切换至其他模式。在由第一模式切换到第二模式或第三模式时，由于次级电容补偿模块501由第一运算放大器10的输出端切换至对应的输出晶体管To的控制端处(在本实施例中为NMOS管To的栅极)，而直接且换会使输出晶体管To的控制端处的电压突变，使输出电压产生波动。因此在切换次级电容补偿模块501时先切断第一电容补偿开关单元Sc1和第二电容补偿单元sc2，随后切换至到对应的高阻抗通路(即有电容补偿电阻Rc的通路)通过高阻通路对补偿电容C2进行充电后再接至对应的低阻抗通路(即无电容补偿电阻Rc的通路)，从而避免额外的阻抗降低栅极电容的滤波效果。且通过顺序切换各级电容补偿开关单元，使得切换能够平滑进行。需要说明的是，电容补偿电阻Rc的阻值、补偿电容C2的电容值以及各次级电容补偿模块的分段数量可根据设计需求调整，在此不做限定。

本发明实施例还提供了一种芯片，该芯片包括上述任一实施例所提供的低压差线性稳压器1000。

需要说明的是，本发明的说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本发明内容的额外限制，提供这些实施例的目的是使对发明的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (19)

1.一种低压差线性稳压器，其特征在于，包括第一运算放大器、第二运算放大器、电压采集单元和至少一个功率输出电路，所述功率输出电路包括输出晶体管和第一输出开关单元；

所述第一运算放大器的第一输入端用于连接第一参考电压，所述第一运算放大器的第二输入端连接所述电压采集单元的第二端，所述第一运算放大器的输出端连接所述第二运算放大器的第一输入端；

所述第二运算放大器的第二输入端连接所述电压采集单元的第二端，所述第二运算放大器的输出端分别连接每一所述第一输出开关单元的第一端，所述第一输出开关单元的第二端连接所述输出晶体管的控制端，每一输出晶体管的第一端均分别用于连接一输入电源，所述每一输出晶体管的第二端均连接所述电压采集单元的第一端及用于连接负载。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括第一输入开关单元和第二输入开关单元；

所述第一输入开关单元的第二端分别连接所述第二输入开关单元的第二端和所述第一运算放大器的第二输入端，所述第一输入开关单元的第一端用于连接所述第一运算放大器的输出端，所述第二输入开关单元的第二端用于连接所述电压采集单元的第二端。

3.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括电容补偿电路，所述电容补偿电路包括第一电容；

所述第一电容的第一端连接所述第一运算放大器的输出端，所述第一电容的第二端接地。

4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述功率输出电路还包括第二输出开关单元；

每一所述第二输出开关单元的第一端均连接所述第一运算放大器的输出端，所述第二输出开关单元的第二端连接所述输出晶体管的控制端。

5.根据权利要求1所述的低压差线性稳压器，其特征在于，所述第一运算放大器包括第一晶体管、差分放大电路、第一电流镜、第二电流镜和第三电流镜；

所述第一晶体管的控制端用于连接第二参考电压，所述第一晶体管的第一端连接第一电源，所述第一晶体管的第二端连接所述差分放大电路的第一端；

所述差分放大电路的第二端分别连接所述第一输入开关单元和所述第二输入开关单元的第二端，所述差分放大电路的第三端用于连接第一参考电压，所述差分放大电路的第四端连接所述第一电流镜的第一端，所述差分放大电路的第五端连接所述第二电流镜的第一端；

所述第一电流镜的第二端连接所述第二电流镜的第二端，并用于连接第三参考电压，所述第一电流镜的第三端连接所述第三电流镜的第一端，所述第二电流镜的第三端分别连接所述第三电流镜的第二端和所述第二运算放大器的第一输入端。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述差分放大电路包括第二晶体管、第三晶体管、第一电阻和第二电阻；

所述第一电流镜包括第四晶体管、第五晶体管和第六晶体管，所述第二电流镜包括第七晶体管、第八晶体管和第九晶体管，所述第三电流镜包括第三电阻、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管；

所述第一电阻的第一端分别连接所述第二电阻的第一端和所述第一晶体管的第一端，所述第一电阻的第二端连接所述第二晶体管的第二端，所述第二晶体管的控制端分别连接所述第一输入开关单元和所述第二输入开关单元的第二端，所述第二晶体管的第一端分别连接所述第六晶体管的第一端和控制端，所述第二电阻的第二端连接所述第三晶体管的第二端，所述第三晶体管的控制端用于连接所述第二参考电压，所述第三晶体管的第一端分别连接所述第八晶体管的第一端和控制端；

所述第四晶体管的第一端分别连接所述第三电阻的第一端和所述第十二晶体管的控制端，所述第四晶体管的控制端连接所述第七晶体管的控制端以及用于连接第三参考电压，所述第四晶体管的第二端连接所述第五晶体管的第一端，所述第五晶体管的第二端接地；

所述第七晶体管的第一端分别连接所述第十三晶体管的第一端和所述第二运算放大器的第二输入端，所述第七晶体管的第二端连接所述第九晶体管的第一端，所述第九晶体管的第二端接地；

所述第十晶体管的第一端连接所述第十二晶体管的第二端，所述第十晶体管的第二端用于连接所述第一电源，所述第十晶体管的控制端分别连接所述第三电阻的第二端和所述第十一晶体管的控制端，所述第十一晶体管的第二端分别连接所述第一晶体管的第二端和所述第十晶体管的第二端，所述第十一晶体管的第一端连接所述第十三晶体管的第二端。

7.根据权利要求1所述的低压差线性稳压器，其特征在于，所述第二运算放大器包括第十四晶体管、第十五晶体管、第十六晶体管、第四电阻和第五电阻；

所述第十四晶体管的第一端连接所述第四电阻的第一端，所述第十四晶体管的第二端分别连接所述第十五晶体管的第二端和所述第十六晶体管的第一端，所述第十四晶体管的控制端连接所述第一运算放大器的输出端，所述第十五晶体管的第一端分别连接所述第五电阻的第一端和所述每一输出开关单元的第一端，所述第十五晶体管的控制端连接所述电压采集单元的第二端，所述第十六晶体管的控制端用于连接第四参考电压，所述第十六晶体管的第二端接地，所述第四电阻的第二端分别连接所述第五电阻的第二端和所述第一电源。

8.根据权利要求3所述的低压差线性稳压器。其特征在于，所述电容补偿电路还包括至少一个次级电容补偿模块，所述次级电容补偿模块包括补偿电容和第一电容补偿开关单元；

每个第一电容补偿开关单元的第一端均相连，且分别连接所述第一运算放大器的输出端和所述第二运算放大器的第二输入端，所述每一第一电容补偿开关单元的第二端均分别与每一补偿电容的第一端相连，所述每一补偿电容的第二端均接地。

9.根据权利要求7所述的低压差线性稳压器。其特征在于，所述电容补偿电路还包括电容补偿电阻、至少一个第二电容补偿开关单元和至少一个第三电容补偿开关单元，所述第二电容补偿开关单元和所述第三电容补偿开关单元与所述输出晶体管一一对应；

每一所述第二电容补偿开关单元的第一端分别相连，且分别与所述第一电容的第一端、所述第一电容补偿开关单元的第二端和所述电容补偿电阻的第一端相连，每一所述第二电容补偿开关单元的第二端分别与每一输出晶体管的控制端相连；

每一所述第三电容补偿开关单元的第一端分别与所述电容补偿电阻的第二端相连，每一所述第三电容补偿开关单元的第二端分别与所述每一输出晶体管的控制端相连。

10.根据权利要求1所述的低压差线性稳压器，其特征在于，所述功率输出电路还包括第三输出开关单元；

所述第三输出开关单元的第一端用于连接所述输入电源，所述第三输出开关单元的第二端连接所述输出晶体管的控制端。

11.根据权利要求1所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括第一衬底开关单元和第二衬底开关单元；

所述第一衬底开关单元的第一端分别与所述第二衬底单元的第一端和每一所述输出晶体管的衬底相连，所述第一衬底开关单元的第二端用于连接第一电流，所述第二衬底开关单元的第二端用于连接所述输出晶体管的第二端。

12.根据权利要求1-11任一项所述的低压差线性稳压器，其特征在于，所述电压采集单元包括第一反馈电阻和第二反馈电阻，所述第一反馈电阻的第一端分别与所述每一输出晶体管的第二端相连，所述第一反馈电阻的第二端分别连接所述第一运算放大器的第二输入端、所述第二运算放大器的第一输入端和所述第二反馈电阻的第一端，所述第二反馈电阻的第二端接地。

13.根据权利要求12所述的低压差线性稳压器，其特征在于，还包括控制器，所述控制器与所述低压差线性稳压器的开关单元相连，当所述低压差线性稳压器处于第一模式时，控制所述第二输入开关单元导通、所述第一输入开关单元断开，以及控制所述第一输出开关单元中的其中一个导通和控制其余的开关单元断开；

其中，当所述低压差线性稳压器处于初始启动状态或所述低压差线性稳压器的输出端配置有外挂电容时，所述低压差线性稳压器处于所述第一模式。

14.根据权利要求13所述的低压差线性稳压器，其特征在于，所述控制器还用于当所述低压差线性稳压器处于第一模式时，控制所述第一电容补偿开关单元依次导通。

15.根据权利要求14所述的低压差线性稳压器，其特征在于，所述控制器还用于当所述低压差线性稳压器处于第二模式时，控制所述第二输入开关单元导通、所述第一输入开关单元断开，控制所述第一输出开关单元的其中一个导通，控制与已导通的第一输出开关单元对应的所述第二补偿电容开关单元导通，并控制其余的开关单元断开；

其中，当所述低压差线性稳压器的输出端无外挂电容时，所述低压差线性稳压器处于所述第二模式。

16.根据权利要求15所述的低压差线性稳压器，其特征在于，所述控制器还用于当所述低压差线性稳压器处于第三模式时，控制所述第二输入开关单元导通、所述第一输入开关单元断开，控制所述第二输出开关单元的其中一个导通，控制与已导通的第二输出开关单元对应的所述第二补偿电容开关单元导通，并控制其余的开关单元断开；

其中，当所述低压差线性稳压器的输出端无外挂电容、且需满足低于第一功耗的要求时，所述低压差线性稳压器处于所述第三模式。

17.根据权利要求16所述的低压差线性稳压器，其特征在于，所述控制器还用于当所述低压差线性稳压器处于第四模式时，控制所述第一输入开关单元导通、所述第二输入开关单元断开，控制所述第一电容补偿开关单元依次导通，控制所述第一输出开关单元的其中一个导通，并控制其余的开关单元断开；

其中，当所述低压差线性稳压器的输出端配置外挂电容、且所述负载较轻时，所述低压差线性稳压器处于所述第四模式。

18.根据权利要求17所述的低压差线性稳压器，其特征在于，所述控制器还用于当所述低压差线性稳压器处于第五模式时，控制其中一个所述第三输出开关单元导通，并控制其余开关单元关闭；

其中，当所述低压差线性稳压器需满足低于第二功耗的要求时，所述低压差线性稳压器处于所述第五模式。

19.一种芯片，其特征在于，包括权利要求1-18任一项所述的低压差线性稳压器。

Images