CN111665895A

CN111665895A - 低压差线性稳压器电路

Info

Publication number: CN111665895A
Application number: CN202010583295.5A
Authority: CN
Inventors: 范莹莹
Original assignee: Lusheng Technology Co ltd
Current assignee: Lusheng Technology Co ltd
Priority date: 2020-06-23
Filing date: 2020-06-23
Publication date: 2020-09-15
Anticipated expiration: 2040-06-23
Also published as: CN111665895B

Abstract

本发明提供了一种低压差线性稳压器电路，包括：第一功率晶体管，具有第一源极、第一漏极和第一栅极，所述第一漏极连接电压输入端，所述第一源极连接电压输出端；多级放大器，具有第一级放大器和第二级放大器，所述第二级放大器是所述第一级放大器的后级，所述第二级放大器的输出端与所述第一栅极连接；稳压补偿模块，包括第一补偿电容和第二补偿电容，所述第一补偿电容的第一端与所述第一级放大器的第一节点连接，所述第一补偿电容的第二端与所述第一栅极连接，所述第二补偿电容的第一端与所述第一级放大器的第一节点连接，所述第二补偿电容的第二端与所述第一源极连接。

Description

低压差线性稳压器电路

技术领域

本发明主要涉及集成电路领域，尤其涉及一种低压差线性稳压器电路。

背景技术

电子设备工作过程中，通过交流市电经过整流或交流适配器后供电，或是由蓄电池组供电时，电源电压都将在较大范围内变化。例如单体锂电池充足电时的电压与放完电后的电压变化范围即较大。各种整流器的输出电压不仅受市电电压变化的影响，还受负载变化的影响。为了保证供电电压稳定不变，电子设备大多采用稳压器供电。为满足电子设备的工作要求，需要在电源的输入端加入线性稳压器电路，以保证电源电压恒定。

目前常规功率管为NMOS的低压差线性稳压器电路(Low Dropout Regulator，LDO)电路，拓扑结构如图1所示。电路原理是其输出电压为电源电压在功率管MN1内阻和负载R_OUT之间的分压。负载电流发生变化时，通过改变MN1自身的内阻，来稳定输出电压。电阻反馈网络来检测负载的变化来调整功率管MN1的内阻。设计LDO电路时最大的难点是稳定性设计。

传统结构的一种补偿技术是通过增加静态功耗来减小运放的输出电阻，这样只保留输出级主极点，把其它的极点都推到带宽外。另一种补偿技术是通过外挂一个大的输出电容，通过电容上寄生电阻产生一个零点，来补偿运放的输出级极点。这种结构在应用中有以下的不足和问题：

1、第一种补偿技术的缺点是降低增益，无法保证输出电压的精度。最大负载为500mA的NMOS LDO电路，要想保证电路稳定，增益需降到24dB。当输出负载很小或者空载的情况下，MN1的跨导减小，引起带宽减小，运放的输出级极点无法推到远离带宽的地方，引起电路的不稳定。一般NMOS LDO电路的输出负载电流范围为30mA-500mA。

2、第二种补偿技术的缺点是电路的稳定需要依靠外挂电容，这样对电路的应用产生很大的局限性。并且为了使电路稳定需要较大的外挂电容，最大负载为500mA的NMOSLDO，需要外挂电容为4.7μF-10μF，外挂电容较大成本增加。负载范围很大时，电路无法补偿，容易发生震荡。

发明内容

本发明要解决的技术问题是提供一种低压差线性稳压器电路，实现在输出负载电流范围较大的情况下，保证在全部负载条件下电路的稳定性和输出电压的精度。

为解决上述技术问题，本发明提供了一种低压差线性稳压器电路，包括第一功率晶体管，具有第一源极、第一漏极和第一栅极，所述第一漏极连接电压输入端，所述第一源极连接电压输出端。多级放大器，具有第一级放大器和第二级放大器，所述第二级放大器是所述第一级放大器的后级，所述第二级放大器的输出端与所述第一栅极连接。稳压补偿模块，包括第一补偿电容和第二补偿电容，所述第一补偿电容的第一端与所述第一级放大器的第一节点连接，所述第一补偿电容的第二端与所述第一栅极连接，所述第二补偿电容的第一端与所述第一级放大器的第一节点连接，所述第二补偿电容的第二端与所述第一源极连接。

在本发明的一实施例中，所述第一功率晶体管为NMOS功率管。

在本发明的一实施例中，低压差线性稳压器电路还包括电流源，所述第一级放大器包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的源极和所述第二晶体管的源极连接，所述第一晶体管的漏极和所述第三晶体管的漏极连接，所述第二晶体管的漏极和所述第四晶体管的漏极连接；所述第三晶体管的漏极和栅极连接，所述第三晶体管和第四晶体管的栅极相连，所述第一晶体管的源极和所述第二晶体管的源极连接至所述电流源输出端，所述第一晶体管的栅极连接至参考电压，所述电流源输入端与所述电压输入端连接，所述第三晶体管的源极和所述第四晶体管的源极接地；所述第一节点为第三晶体管与第四晶体管的共栅极。

在本发明的一实施例中，所述第二级放大器包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第五晶体管和第六晶体管的栅极连接，所述第五晶体管的漏极和所述第七晶体管的漏极连接，所述第六晶体管的漏极和所述第八晶体管的漏极连接，所述第五晶体管的栅极和漏极连接，所述第七晶体管的栅极与所述第二晶体管的漏极连接，所述第八晶体管的栅极连接至所述第三晶体管的栅极，所述第五晶体管的源极和所述第六晶体管的源极连接至所述电压输入端，所述第七晶体管的源极和所述第八晶体管的源极接地；所述第六晶体管和第八晶体管形成推挽结构。

在本发明的一实施例中，所述稳压器电路的阻尼因子ε为

其中，G_m1＝g_m1，

G_m3＝g_mn1，G_mcf＝g_m4，

g_m1、g_m3、g_m4、g_m5、g_m6、g_m7、g_m8分别为第一晶体管M1至第八晶体管M8相应的跨导。g_mn1为第一功率晶体管MN1的跨导。R_i和C_i为相应的线路节点处的等效电阻和等效电容。

在本发明的一实施例中，低压差线性稳压器电路还包括第三补偿电容、第一分压电阻和第二分压电阻，所述第三补偿电容的第一端连接所述电压输出端，所述第三补偿电容的第二端连接第一分压电阻和第二分压电阻的公共端，所述第一分压电阻和第二分压电阻串联于第一源极。

在本发明的一实施例中，所述第一分压电阻与第二分压电阻的公共端与所述第一级放大器的第二晶体管的栅极连接。

本发明还提供一种电源管理芯片，包括如前述任一项所述的低压差线性稳压器电路。

与现有技术相比，本发明具有以下优点：在低压差线性稳压器电路中，通过极点分裂和减小电路Q值相结合的补偿技术，增加阻尼因子，避免高频的增益尖峰，从而保证较宽的负载范围内，电路的稳定性。同时可保证电路的增益性能。

附图说明

附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：

图1是低压差线性稳压器电路的原理示意图。

图2是本发明一实施例的低压差线性稳压器电路的模块示意图。

图3是本发明一实施例的低压差线性稳压器电路的结构示意图。

图4是本发明一实施例的低压差线性稳压器电路的小信号模型示意图。

图5是本发明一实施例的低压差线性稳压器电路的仿真结果示意图。

图6是本发明一实施例的低压差线性稳压器电路的增益曲线仿真结果示意图。

图7是本发明一实施例的低压差线性稳压器电路的仿真结果示意图。

图8是本发明一实施例的低压差线性稳压器电路的增益曲线仿真结果示意图。

图9是本发明一实施例的低压差线性稳压器电路的仿真结果示意图。

图10是本发明一实施例的低压差线性稳压器电路的增益曲线仿真结果示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

除非另外具体说明，否则在这些实施例中阐述的部件的相对布置、数字表达式和数值不限制本申请的范围。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如无另行声明，上述词语并无特殊含义，因此不应理解为对本申请保护范围的限制。

本发明的实施例描述低压差线性稳压器电路。图2是本发明一实施例的低压差线性稳压器电路的模块示意图。如图2所示，低压差线性稳压器电路包括第一功率晶体管MN1，第一功率晶体管MN1具有第一源极、第一栅极和第一漏极。第一功率晶体管MN1可为NMOS类型晶体管。第一漏极连接电压输入端V_IN，该所述第一源极连接电压输出端V_OUT。低压差线性稳压器电路还包括多级放大器。具体地，多级放大器可包括第一级放大器A1和第二级放大器A2，第二级放大器A2是第一级放大器A1的后级。低压差线性稳压器电路还包括稳压补偿模块。如图2所示，稳压补偿模块的第一端与第一级放大器的第一节点连接，第二端与第一功率晶体管的第一栅极和第一源极连接。参考电压V_REF与电源端V_DDA分别与放大器连接。

图3为本申请提供的低压差线性稳压器电路的具体结构示意图。参考图3，在一些实施例中，第一级放大器包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。第一晶体管M1的源极和第二晶体管M2的源极连接。第一晶体管M1的漏极和第三晶体管M3的漏极连接。第二晶体管M2的漏极和第四晶体管M4的漏极连接。第三晶体管M3的漏极和栅极连接。第三晶体管M3和第四晶体管的栅极相连。第一晶体管M1的源极和第二晶体管M2的源极连接至电流源输出端。第一晶体管M1的栅极连接至参考电压V_REF。电流源输入端与电压输入端连接。第三晶体管M3的源极和第四晶体管M4的源极接地。第一节点为第三晶体管M3与第四晶体管M4的共栅极。低压差线性稳压器电路还包括电流源I1。电流源I1输入端与电源端V_DDA连接，电流源I1输出端与第一晶体管的源极和第二晶体管的源极连接。电源端V_DDA的电压大小可根据实际需要进行设置，例如，本申请的低压差线性稳压器电路，输出电压约为1.2V，电源端电压V_DDA在3.6V附近波动。电流源I1的电流大小可根据实际情况进行选择，例如可为20mA，30mA，40mA等。参考电压VREF亦与输出电压的大小相关，其可根据实际情形进行设置，以更好地对电路进行调节和控制。

继续参考图3，在一些实施例中，第二级放大器包括第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8。第五晶体管M5和第六晶体管M6的栅极连接。第五晶体管M5的漏极和第七晶体管M7的漏极连接。第六晶体管M6的漏极和第八晶体管M8的漏极连接。第五晶体管M5的栅极和漏极连接。第七晶体管M7的栅极与第二晶体管的漏极连接。第八晶体管M8的栅极连接至第三晶体管的栅极。第五晶体管M5的源极和第六晶体管M6的源极连接至电压输入端。第七晶体管M7的源极和第八晶体管M8的源极接地。在一非限制性实施例中，第六晶体管M6和第八晶体管M8形成推挽结构，以利于改善电路的负载调整率。通过对第一级放大器和第二级放大器的参数设置，可使本申请的低压差线性稳压器电路在低频处维持较高增益，具体可为40dB以上。

在一些实施例中，本申请的低压差线性稳压器电路的稳压补偿模块包括第一补偿电容Cm和第二补偿电容Cf。第一补偿电容Cm的第一端与第一级放大器的第一级放大器的第三晶体管M3的栅极连接。第一补偿电容Cm的第二端与第一栅极连接。第二补偿电容Cf的第一端与第一级放大器的第一级放大器的第三晶体管M3的栅极连接。第二补偿电容Cf的第二端与第一源极连接。

在一非限制性实施例中，低压差线性稳压器电路还包括第一分压电阻Rf1和第二分压电阻Rf2，第一分压电阻Rf1和第二分压电阻Rf2串联。第一分压电阻Rf1的一端连接至第一功率晶体管MN1的源极，即第一源极。第一分压电阻Rf1和第二分压电阻Rf2的公共端连接至第一级放大器的第二晶体管M2的栅极，以形成反馈回路。

在一些实施例中，低压差线性稳压器电路还包括第三补偿电容Cc。该第三补偿电容Cc的第一端连接至电压输出端Vo，第二端连接至第一分压电阻Rf1和第二分压电阻Rf2的公共端(或称第一分压电阻Rf1的第一端)。第三补偿电容Cc提供一相位补偿。

在一非限制性实施例中，低压差线性稳压器电路还包括外挂电容。如图3所示，外挂电容Cout可等效为一等效串联电阻(Equivalent Series Resistance，ESR)和一电容C连接于电路中。低压差线性稳压器电路还包括输出负载R_OUT。输出负载可为各种类型，本申请对此不作限定。

图4为本申请的低压差线性稳压器电路的小信号模型。小信号模型根据图3中每一级节点的跨导，输出的等效电阻和电容等参数等效得到。

图4的小信号模型示意图中，G_mf1对应由第一晶体管M1，第三晶体管M3和第八晶体管M8形成的通路，故

其他的跨导表达式对应的参数为：

G_mcf＝g_m4

G_m1＝g_m1

G_m3＝g_mn1

其中，g_m1、g_m3、g_m4、g_m5、g_m6、g_m7、g_m8分别为第一晶体管M1至第八晶体管M8相应的跨导。g_mn1为第一功率晶体管MN1的跨导。

图4中，Cp为图3中第三晶体管M3的栅极对应的节点处的等效电容。C1为图3中v1节点处的电路等效电容。Cg为电路的v2节点处的电路等效电容。C3为电路Vo节点处的等效电容，R3该节点处的为等效电阻。

由图4的小信号模型可以列出各个节点的电压表达式，从而推导出传递函数。传递函数表达式为：

同时，对于阻尼因子为ε二阶系统而言，其传递函数为：

其中，w_n为角频率，ε为阻尼因子。

故结合表达式(1)可推导得到：

同时，由表达式(1)可得出：

当负载电流较大(100mA-1.2A)时，稳压器电路对应的极点和零点分别为：

从极零点的分布角度而言，p₁极点在高频处，零点Z补偿极点p₃。

为得到电路此时的幅频特性和相频特性曲线，对电路设置一定约束条件进行仿真。仿真软件可为Cadence软件。例如，将仿真条件设置为：输入电压V_IN＝1.8V，输出电压V_OUT＝1.2V，输出负载电流I_load＝100mA-1.2A，补偿电容Cm＝2.8pF，Cf＝800fF，外挂电容Cout＝1μF。其中，fF为飞法，飞法(fF)与法(F)的关系为1fF＝10^(-15)F。

图5为本申请的低压差线性稳压器电路在输出负载电流较大(I_load＝100mA-1.2A)时的带宽、相位裕度、增益裕度的仿真结果示意图，图6为对应的在该负载范围内，随负载变化的环路增益曲线示意图。图5的(a)-(c)图中，横坐标为负载电流I_load，单位为安培(A)。图5中(a)图的纵坐标为兆赫兹(MHz)，(b)图的纵坐标为度(°)，(c)图的纵坐标为分贝(dB)。图6中，横坐标为赫兹(Hz)，纵坐标为分贝(dB)。由图5和图6可以看出电路在低频处的增益最低为70dB。增益裕度最差为-13.4dB。相位裕度最差为64°。

电路稳定。

当负载电流较小(10μA-100mA)时，如果稳压器电路仅采用传统极点分裂技术，即只包含一补偿电容Cm，此时电路的仿真条件为输出电压V_OUT＝1.2V，输出负载电流I_load＝10μA-100mA，补偿电容Cm＝2.8pF，外挂电容Cout＝1μF。由此得到的仿真结果如图7和图8所示。图7的(a)-(c)图中，横坐标为负载电流I_load，单位为毫安(mA)。图7中(a)图的纵坐标为千赫兹(KHz)，(b)图的纵坐标为度(degree)(°)，(c)图的纵坐标为分贝(dB)。图8中，横坐标为赫兹(Hz)，纵坐标为分贝(dB)。图7为采用传统的极点分裂技术，即只包括一补偿电容的低压差线性稳压器电路，在输出负载电流设置为较小(I_load＝10μA-100mA)时的带宽、相位裕度、增益裕度的仿真结果示意图，图8为对应的在该负载范围内，随负载变化的的环路增益曲线示意图。由图8可以看出小负载电流情况下，增益曲线再次穿零，引起电路的不稳定。因此时输出极点往低频移动，电路产生一对复杂的共轭极点，使增益曲线在高频形成尖峰，从而电路不稳定。

在本申请的实施例中，当负载电流较小(10μA-100mA)时，本申请的低压差线性稳压器电路幅频特性和相频特性的仿真结果图，如图9和图10所示。如前述，本申请的低压差线性稳压器电路，经过小信号模型电路推导出的传递函数表达式为：

在低负载时，即负载电流较小时，由表达式(1)得出，电路的极点和零点表达式分别为：

其中的一个极点：

一个零点：

关于共轭极点，该共轭极点的角频率为：

此时，电路的相位裕度表达式为：

其中，UGF(Unity Gain Frequency)为电路的带宽。Q表示电路的Q值。Q值即为阻尼因子ε的倒数。

此时电路的仿真条件为：输入电压V_IN＝1.8V，输出电压V_OUT＝1.2V，输出负载电流I_load＝10μA-100mA，补偿电容Cm＝2.8pF，Cf＝800fF，外挂电容Cout＝1μF。图9和图10为稳压器电路幅频特性和相频特性的仿真结果示意图。图9的(a)-(c)图中，横坐标为负载电流I_load，单位为毫安(mA)。图9中(a)图的纵坐标为千赫兹(kHz)，(b)图的纵坐标为度(degree)(°)，(c)图的纵坐标为分贝(dB)。图10中，横坐标为赫兹(Hz)，纵坐标为分贝(dB)。由图9和图10可以看出在低频处增益最低情形为46dB。增益裕度最差情形为-14.5dB，相位裕度最差情形为31°。因而电路稳定。

由以上分析和仿真结果可以看出，新的补偿技术可以使电路在负载电流为10μA-1.2A之间都能正常稳定工作，并且外挂电容较小，节省成本。

本申请的低压差线性稳压器电路，通过极点分裂和减小电路Q值相结合的补偿技术，增加阻尼因子，避免高频的增益尖峰，保证整个负载范围内，电路的稳定性。并且，在保证输出电压精度的同时减小外挂电容，从而减小成本。同时，电路的增益性能亦可保证。

本申请还提供一种电源管理芯片，包括如前述的低压差线性稳压器电路。电源管理芯片例如可应用于各种终端设备，如手机、平板电脑等便携式电子设备。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims

1.一种低压差线性稳压器电路，包括：

第一功率晶体管，具有第一源极、第一漏极和第一栅极，所述第一漏极连接电压输入端，所述第一源极连接电压输出端；

多级放大器，具有第一级放大器和第二级放大器，所述第二级放大器是所述第一级放大器的后级，所述第二级放大器的输出端与所述第一栅极连接；

稳压补偿模块，包括第一补偿电容和第二补偿电容，所述第一补偿电容的第一端与所述第一级放大器的第一节点连接，所述第一补偿电容的第二端与所述第一栅极连接，所述第二补偿电容的第一端与所述第一级放大器的第一节点连接，所述第二补偿电容的第二端与所述第一源极连接。

2.根据权利要求1所述的低压差线性稳压器电路，其特征在于，所述第一功率晶体管为NMOS晶体管。

3.根据权利要求1所述的低压差线性稳压器电路，其特征在于，还包括电流源，所述第一级放大器包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的源极和所述第二晶体管的源极连接，所述第一晶体管的漏极和所述第三晶体管的漏极连接，所述第二晶体管的漏极和所述第四晶体管的漏极连接；所述第三晶体管的漏极和栅极连接，所述第三晶体管和第四晶体管的栅极相连，所述第一晶体管的源极和所述第二晶体管的源极连接至所述电流源输出端，所述第一晶体管的栅极连接至参考电压，所述电流源输入端与所述电压输入端连接，所述第三晶体管的源极和所述第四晶体管的源极接地；所述第一节点为第三晶体管与第四晶体管的共栅极。

4.根据权利要求3所述的低压差线性稳压器电路，其特征在于，所述第二级放大器包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第五晶体管和第六晶体管的栅极连接，所述第五晶体管的漏极和所述第七晶体管的漏极连接，所述第六晶体管的漏极和所述第八晶体管的漏极连接，所述第五晶体管的栅极和漏极连接，所述第七晶体管的栅极与所述第二晶体管的漏极连接，所述第八晶体管的栅极连接至所述第三晶体管的栅极，所述第五晶体管的源极和所述第六晶体管的源极连接至所述电压输入端，所述第七晶体管的源极和所述第八晶体管的源极接地；

所述第六晶体管和第八晶体管形成推挽结构。

5.根据权利要求4所述的低压差线性稳压器电路，其特征在于，所述低压差线性稳压器电路的阻尼因子ε为

其中，G_m1＝g_m1，

G_m3＝g_mn1，G_mcf＝g_m4，

g_m1、g_m3、g_m4、g_m5、g_m6、g_m7、g_m8分别为所述第一晶体管M1至所述第八晶体管M8相应的跨导，g_mn1为所述第一功率晶体管MN1的跨导，R₁为所述第一晶体管M1和所述第三晶体管M3连接节点处的等效电阻，C_g为所述第六晶体管M6和所述第八晶体管M8连接节点处的等效电容，C_f为所述第二补偿电容，C₃为所述电压输出端对应节点处的等效电容。

6.根据权利要求4所述的低压差线性稳压器电路，其特征在于，还包括第三补偿电容、第一分压电阻和第二分压电阻，所述第三补偿电容的第一端连接所述电压输出端，所述第三补偿电容的第二端连接第一分压电阻和第二分压电阻的公共端，所述第一分压电阻和第二分压电阻串联于第一源极。

7.根据权利要求6所述的低压差线性稳压器电路，其特征在于，所述第一分压电阻与第二分压电阻的公共端与所述第一级放大器的第二晶体管的栅极连接。

8.一种电源管理芯片，包括如权利要求1-7任一项所述的低压差线性稳压器电路。