CN115097893A - 输出无外挂电容的ldo电路及mcu芯片 - Google Patents

输出无外挂电容的ldo电路及mcu芯片 Download PDF

Info

Publication number
CN115097893A
CN115097893A CN202210976742.2A CN202210976742A CN115097893A CN 115097893 A CN115097893 A CN 115097893A CN 202210976742 A CN202210976742 A CN 202210976742A CN 115097893 A CN115097893 A CN 115097893A
Authority
CN
China
Prior art keywords
electrically connected
tube
pmos
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210976742.2A
Other languages
English (en)
Other versions
CN115097893B (zh
Inventor
李晔辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Holding Co ltd
China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch
Shenzhen Research Institute Tsinghua University
Original Assignee
China Resources Microelectronics Holding Co ltd
China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch
Shenzhen Research Institute Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Holding Co ltd, China Resources Shenzhen Bay Development Co ltd Science And Technology Research Branch, Shenzhen Research Institute Tsinghua University filed Critical China Resources Microelectronics Holding Co ltd
Priority to CN202210976742.2A priority Critical patent/CN115097893B/zh
Publication of CN115097893A publication Critical patent/CN115097893A/zh
Application granted granted Critical
Publication of CN115097893B publication Critical patent/CN115097893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供了一种输出无外挂电容的LDO(LowDropOut)电路及MCU芯片，包括第一级放大模块、第二级放大模块、第三级放大模块及分压模块，第一级放大模块的第一输入端与分压模块的输出端电连接，第一级放大模块的第二输入端用于与参考电压端口电连接，第一级放大模块的输出端与第二级放大模块的输入端电连接，第二级放大模块的输出端与第三级放大模块的输入端电连接，第三级放大模块的输出端用于与输出端口电连接。本发明在进行实施时，能够保证输出电压稳定性且满足负载阶跃瞬态响应的基础上不需要MCU芯片为LDO输出留有外部端口，也省掉了外挂电容，简化整体电路板的面积，有利于小型化以及降低成本。

Description

输出无外挂电容的LDO电路及MCU芯片
技术领域
本发明涉及LDO(LowDropOut)电路技术领域，具体涉及一种输出无外挂电容的LDO电路及MCU芯片。
背景技术
目前，市场上大多数芯片内部集成的LDO电路都有外挂uF数量级的输出电容，这种数量级的外挂电容有利于LDO电路输出电压的稳定性，也能满足负载电流阶跃的瞬态响应。但缺点是需要芯片封装为LDO电路留有外挂电容的输出端口，这就提高了封装成本，另一方面外围电路的开发需要添加uF数量级的电容，并且增大了电路板面积及体积，不利于小型化。
因此，现有技术有待于改善。
发明内容
本发明的主要目的在于提出一种输出无外挂电容的LDO电路及MCU芯片，至少解决背景技术中所提及的现有LDO电路基于需要外挂电容所导致的电路板面积过大的技术问题。
本发明的第一方面，提供了一种输出无外挂电容的LDO电路，包括第一级放大模块、第二级放大模块、第三级放大模块及分压模块，所述第一级放大模块的第一输入端与所述分压模块的输出端电连接，所述第一级放大模块的第二输入端用于与参考电压端口电连接，所述第一级放大模块的输出端与所述第二级放大模块的输入端电连接，所述第二级放大模块的输出端与所述第三级放大模块的输入端电连接，所述第三级放大模块的输出端用于与输出端口电连接；
其中，所述分压模块用于对输出电压进行分压处理并输出第一电压，所述参考电压端口用于输入参考电压，所述第一级放大模块用于将差分电压进行第一放大处理并输出第二电压，所述第二级放大模块用于将所述第二电压进行第二放大处理并输出第三电压，所述第三级放大模块用于将所述第三电压进行第三放大处理得到稳定电压，所述输出端口用于输出所述稳定电压。
本发明的第二方面，提供了一种MCU芯片，包括如第一方面提供的输出无外挂电容的LDO电路。
本发明提供的输出无外挂电容的LDO电路及MCU芯片，通过集成第一级放大模块、第二级放大模块、第三级放大模块及分压模块，在电路进行工作时，分压模块可以对输出电压进行分压处理并输出第一电压，第一级放大模块可以将差分电压进行第一放大处理并输出第二电压，第二级放大模块可以将第二电压进行第二放大处理并输出第三电压，第三级放大模块用于将第三电压进行第三放大处理得到稳定电压，最终输出端口输出稳定电压。即本发明采用三级放大结构，属于电压环路稳定性设计，能够保证输出电压稳定性且满足负载阶跃瞬态响应的基础上，不需要MCU芯片为LDO输出留有外部端口，也省掉了外挂电容，简化整体电路板的面积，有利于小型化以及降低成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明输出无外挂电容的LDO电路的电路连接示意图；
图2为本发明输出无外挂电容的LDO电路中各部分模块按照功能进行区分的电路连接示意图；
图3为本发明输出无外挂电容的LDO电路的电压环路等效分析图；
图4为本发明输出无外挂电容的LDO电路的负载电流由轻载跳变至重载时信号传输示意图；
图5为本发明输出无外挂电容的LDO电路的负载电流由重载跳变至轻载时信号传输示意图；
图6为本发明输出无外挂电容的LDO电路工作在稳压区间时的电压环路示意图；
图7为本发明输出无外挂电容的LDO电路工作在跟随区间时的电流环路示意图；
图8为本发明输出无外挂电容的LDO电路的负载电流10ns阶跃的瞬态仿真波形图；
图9为本发明输出无外挂电容的LDO电路的负载电流100ns阶跃的瞬态仿真波形图；
图10为本发明输出无外挂电容的LDO电路对电源电压VDD线性扫描的DC仿真波形图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要注意的是，相关术语如“第一”、“第二”等可以用于描述各种组件，但是这些术语并不限制该组件。这些术语仅用于区分一个组件和另一组件。例如，不脱离本发明的范围，第一组件可以被称为第二组件，并且第二组件类似地也可以被称为第一组件。术语“和/或”是指相关项和描述项的任何一个或多个的组合。
相关技术中，LDO电路是属于低压差线性电源管理电路，它起到为其他电路提供电源的作用，它是将外部电压经过控制电路处理后生成稳定的输出电压。LDO能实现较小的电源输出压差，降低自身功耗，其输出电压不会跟随电源电压和负载电流轻易发生变化，有一定的抗干扰能力，非常适合后续电路的稳定工作。
早先LDO电路大多以独立芯片的形式存在于各类电子产品中，随着技术和市场的不断发展，大多数芯片开始将LDO电路集成到芯片内部，一方面可缩小产品体积，降低产品开发成本，另一方面被集成的LDO可以更干净更稳定地为芯片内部电路提供电能。目前市场上，大多数芯片为集成的LDO电路留有输出端口，便于将uF数量级的电容外挂在LDO电路的输出端，这个级别的外挂电容不仅有利于LDO电路输出端电压的稳定性，还能满足较高的负载电流阶跃瞬态响应，但这也增加了封装及电路板开发成本。有些类芯片，考虑到应用需求和产品成本等因素，逐渐提出输出无外挂电容LDO电路的想法。
对于输出有外挂电容的LDO电路，它的输出电压稳定性和负载电流阶跃瞬态响应都是主要依靠这个外挂电容。有外挂电容的LDO一般采用两级放大结构，电压环路会存在两个极点，由于外挂电容(uF数量级)远远大于芯片内集成电容(pF数量级)，环路主极点都会在LDO电路的输出端，并且远离另一个极点，这样就很容易满足电压环路稳定性。另外，uF数量级的外挂电容存储有足够多的电荷或电能，很容易满足负载电流的阶跃变化，无需LDO电路自身应对。因此对于有外挂电容LDO，当外挂电容被省掉时，它的电压环路稳定性和负载电流阶跃瞬态响应就会被大打折扣。因此在本发明专利里，设计了与常规有外挂电容LDO不同的电路架构，以便在输出无外挂电容时，LDO电路依然能保持良好的输出电压稳定性和负载电流阶跃瞬态响应。
而本发明专利正是基于MCU芯片设计的需要，开发的一种输出无外挂电容的LDO电路。其中，MCU(MicroControllerUnit微控制单元)属于控制类芯片，一般被开发应用于各领域电子产品中，比如电力、通信、金融、工商、教育、科研等，小到仪器仪表，大到航空航天，应用十分广泛。因此，MCU芯片需要留有足够多数量多种类型的I/O端口以满足各种应用场景，但考虑到封装成本及有限的封装端口数量，要求有些内部集成的电路尽量不留有外部端口，也有利于降低外围电路的开发成本，因此本发明专利的输出无外挂电容LDO电路便应运而生。
请参考图1-图3，本发明所提供的输出无外挂电容的LDO电路，该LDO电路包括分压模块10、第一级放大模块、第二级放大模块以及第三级放大模块。
具体的，分压模块10、第一级放大模块、第二级放大模块以及第三级放大模块之间的电路连接关系为：第一级放大模块的第一输入端与分压模块10的输出端电连接，第一级放大模块的第二输入端用于与参考电压端口VREF电连接，分压模块10的输入端用于接收输出电压(其具体与输出端口VOUT电连接)，第一级放大模块的输出端与第二级放大模块的输入端电连接，第二级放大模块的输出端与第三级放大模块的输入端电连接，第三级放大模块的输出端用于与输出端口VOUT电连接。
在LDO电路进行工作时，电源端口VDD提供供电电压，该供电电压会经过第一级放大模块、第二级放大模块、第三级放大模块以及分压模块10处理后被转换为稳定的输出电压。LDO上电时，任意的输出电压会被返回分压模块10，即分压模块10用于对返回的输出电压进行分压处理并输出第一电压，参考电压端口VREF用于输入参考电压，第一级放大模块用于将差分电压进行第一放大处理并输出第二电压，第二级放大模块用于将第二电压进行第二放大处理并输出第三电压，第三级放大模块用于将第三电压进行第三放大处理得到新的输出电压，新的输出电压再次返回分压模块，如此循环反馈，直到得到稳定的输出电压(这里稳定的输出电压后面会定义为稳定电压Vout)，即稳定后分压模块10所输出的第一电压会等于输入参考电压。其中，输出端口VOUT用于输出稳定电压Vout，并为后续电路提供所需的负载电流，也就是说输出端口VOUT可以给后续电路的工作提供稳定的供电电源(该供电电源并非参考电压)。
其中，分压模块10可以是能够进行分压处理的器件，例如电阻；第一级放大模块、第二级放大模块、第三级放大模块均为能够进行放大处理的器件，例如NMOS管、PMOS管的组合电路。
其中，差分电压为第一电压与参考电压之间形成的差值电压，理想情况下，最终的差分电压的大小为0V，也就是第一电压与参考电压相等，所以才能得出确定的输出电压。
本申请采用三级放大结构，一方面可将主极点设定在第一级放大模块的输出端，而非LDO电路输出端，有利于电压环路稳定性设计，另一方面便于附加电路以改善负载电流阶跃瞬态响应。由于三级放大结构形成电压环路，在基于参考电压端口VREF输入参考电压的基础上，通过电压环路输出稳定准确的稳定电压，而且不会随电源电压和负载电流轻易发生变化。
在本实施例中，分压模块10可以包括第一电阻R1和第二电阻R2；第一电阻R1的第一端同时与第二电阻R2的第一端、第一级放大模块的第一输入端电连接，第一电阻R1的第二端同时与第三级放大模块的输出端、输出端口VOUT电连接，第二电阻R2的第二端与地端口电连接。由此，通过第一电阻R1和第二电阻R2对输出电压进行分压处理，得到第一电压。其中，第一电阻R1的第二端作为分压模块10的输入端，第一电阻R1的第一端、第二电阻R2的第一端所相交的结点作为分压模块10的输出端。
请参考图2-图3，第一级放大模块包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2以及第三NMOS管N3，供电端口包括电源端口VDD和地端口GND；第一PMOS管P1的源极同时与第二PMOS管P2的源极、电源端口VDD电连接，第一PMOS管P1的栅极与第二PMOS管P2的栅极、第一PMOS管P1的漏极、第一NMOS管N1的漏极电连接，第一NMOS管N1的栅极与分压模块10的输出端电连接，第一NMOS管N1的源极同时与第二NMOS管N2的源极、第三NMOS管N3的漏极电连接，第二NMOS管N2的栅极与参考电压端口VREF电连接，第二NMOS管N2的漏极与第二PMOS管P2的漏极电连接，第三NMOS管N3的源极与地端口GND电连接。即第一级放大模块采用NMOS输入的差分对(第一NMOS管N1和第二NMOS管N2)放大模块，正负输入端分别接入反馈电阻(第一电阻R1和第二电阻R2)的分压和参考电压，NMOS差分对具有较高的跨导和较低的失调，有利于提高环路增益及输出电压的准确度，而差分放大后的第二电压传递到第二级放大模块。其中，第一NMOS管N1的栅极作为第一级放大模块的第一输入端，第二NMOS管N2的栅极作为第一级放大模块的第二输入端，第二PMOS管P2的漏极与第二NMOS管N2的漏极相交的结点作为第一级放大模块的输出端。
在本实施例中，LDO电路还包括低电源电压限流电路140，低电源电压限流电路140包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8；第三PMOS管P3的源极同时与第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极、电源端口VDD电连接，第三PMOS管P3的栅极同时与所述第四PMOS管P4的栅极、第四PMOS管P4的漏极、第五NMOS管N5的漏极电连接，第三PMOS管P3的漏极同时与第二PMOS管P2的漏极、第二NMOS管N2的漏极电连接，第五PMOS管P5的栅极同时与第六PMOS管P6的栅极、第六PMOS管P6的漏极、第八NMOS管N8的漏极电连接，第五NMOS管N5的栅极同时与第六NMOS管N6的栅极、第六NMOS管N6的漏极、第七NMOS管N7的漏极、第五PMOS管P5的漏极电连接，第五NMOS管N5的源极、第六NMOS管N6的源极、第七NMOS管N7的源极、第八NMOS管N8的源极均与地端口GND电连接。即低电源电压限流电路通过第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8构成，使得在LDO电路进入跟随工作区间时(较低的VDD电压)，避免地端出现异常无用的大电流，防止浪费多余的电路功耗。
在本实施例中，第二级放大模块包括第七PMOS管P7、第八PMOS管P8、第九NMOS管N9以及第十NMOS管N10；第七PMOS管P7的源极同时与第八PMOS管P8的源极、第三PMOS管P3的源极同时与第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极、电源端口VDD电连接，第七PMOS管P7的栅极同时与第三PMOS管P3的漏极、第二PMOS管P2的漏极、第二NMOS管N2的漏极电连接，第七PMOS管P7的漏极同时与第九NMOS管N9的漏极、第十NMOS管N10的栅极、第九NMOS管N9的栅极电连接，第八PMOS管P8的漏极同时与第十NMOS管N10的漏极电连接，第八PMOS管P8的栅极同时与第一PMOS管P1的栅极、第二PMOS管P2的栅极、第一PMOS管P1的漏极电连接，第八NMOS管的栅极同时与第九NMOS管的栅极电连接，第九NMOS管N9的源极与地端口电连接，第十NMOS管N10的源极与地端口电连接。即第二级放大模块采用PMOS单管输入(P7)的单端正相放大器，这种结构有利于较高负载电流阶跃瞬态响应的设计，其输出的第三电压传递到第三级放大模块。其中，第七PMOS管P7的栅极作为第二级放大模块的输入端，第八PMOS管P8的漏极、第十NMOS管N10的漏极之间的结点作为第二级放大模块的输出端。
在本实施例中，LDO电路还包括第二低通滤波模块150，第二低通滤波模块包括低通滤波电阻R5和低通滤波电容C5；第七PMOS管的漏极经第二低通滤波模块分别与第九NMOS管N9的栅极、第八NMOS管N8的栅极、地端口电连接；低通滤波电阻R5的第一端同时与第十NMOS管N10的栅极、第七PMOS管P7的漏极、第九NMOS管N9的漏极电连接，低通滤波电阻R5的第二端同时与低通滤波电容C5的第一端、第九NMOS管N9的栅极、第八NMOS管N8的栅极电连接，低通滤波电容C5的第二端与地端口电连接。即第二低通滤波模块通过低通滤波电阻R5和低通滤波电容C5，来提供低通滤波功能，与其余滤波模块共同起到抑制稳定电压Vout过高或过低跳变的作用。
在本实施例中，LDO电路还包括前馈补偿电容C1，前馈补偿电容C1和第一电阻R1构成第二高通滤波模块110；前馈补偿电容C1的第一端同时与第一电阻R1的第二端、第三级放大模块的输出端、输出端口电连接，前馈补偿电容C1的第二端同时与第一电阻R1的第一端、第二电阻R2的第一端、第一级放大模块的第一输入端电连接。即第二高通滤波模块通过前馈补偿电容C1和第一电阻R1，来提供高通滤波功能，与其余滤波模块共同起到抑制稳定电压Vout过高或过低跳变的作用。
在本实施例中，LDO电路还包括第三高通滤波模块120，第三高通滤波模块包括第三高通滤波电阻R3和第三高通滤波电容C3；第三高通滤波电容C3的第一端同时与前馈补偿电容C1的第一端、第一电阻R1的第二端、第三级放大模块的输出端、输出端口电连接，第三高通滤波电容C3的第二端同时与第三高通滤波电阻R3的第一端、第三NMOS管N3的栅极电连接，第三高通滤波电阻R3的第二端同时与偏置电流输入端(将偏置电流Ibias进行输入的一端)、第四NMOS管N4的栅极、第四NMOS管N4的漏极、第七NMOS管N7的栅极电连接，第四NMOS管N4的源极与地端口电连接。即第三高通滤波模块通过第三高通滤波电阻R3和第三高通滤波电容C3，来提供高通滤波功能，与其余滤波模块共同起到抑制稳定电压Vout过高或过低跳变的作用。同时，第四NMOS管N4起到了决定了LDO电路的工作电流的作用。
在本实施例中，LDO电路还包括第一高通滤波模块160，第一高通滤波模块160包括第九PMOS管P9、第十一NMOS管N11、第一高通滤波电阻R6和第一高通滤波电容C6；第九PMOS管P9的源极同时与第七PMOS管P7的源极、第八PMOS管P8的源极、第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极、电源端口VDD电连接，第九PMOS管P9的栅极同时与第八PMOS管P8的栅极、第一PMOS管P1的栅极、第二PMOS管P2的栅极、第一PMOS管P1的漏极电连接，第九PMOS管P9的漏极同时与第十一NMOS管N11的漏极、第十一NMOS管N11的栅极、第一高通滤波电阻R6的第一端电连接，第一高通滤波电阻R6的第二端经第一高通滤波电容C6同时与第八PMOS管P8的漏极、第十NMOS管N10的漏极电连接，第十一NMOS管N11的源极与地端口GND电连接。即第一高通滤波模块的起到的作用是：当第一高通滤波模块的一端有高频信号进入时，在第一高通滤波电阻R6和第一高通滤波电容C6的作用下，高频信号会被无衰减或少量衰减地耦合传递到第一高通滤波模块的另一端。同理，第二低通滤波模块150也会将高频信号完全衰减或大量衰减地耦合传递到低通滤波模块的另一端。正是利用这一特性，在负载电流发生阶跃变化时，在几个高低通滤波模块共同作用下，会将稳定电压Vout的瞬时上冲或下陷变化即时传递到电路里MOS的栅端，从而即时改变MOS管的工作状态，加大或减小其工作电流。从而加快电路对输出管P0工作状态的调整，抑制稳定电压Vout出现过高或过低的电压跳变。
在本实施例中，第三级放大模块包括第十PMOS管P0和第十二NMOS管N12；第十PMOS管P0的源极与电源端口VDD电连接，第十PMOS管P0的栅极同时与第八PMOS管P8的漏极、第十NMOS管N10的漏极、第一高通滤波电容C6的第一端电连接，第十PMOS管P0的漏极同时与第十二NMOS管N12的漏极、输出端口VOUT电连接，第十二NMOS管N12的源极与地端口GND电连接，第十二NMOS管N12的的栅极同时与第一高通滤波电容C6的第二端、第一高通滤波电阻R6的第二端电连接。即第三级放大模块为单管PMOS(P0)的放大模块，该第十PMOS管P0(后续在进行原理阐述时，为了便于表述，可定义为输出管P0或者输入管P0)既是输出管也是输入管，PMOS做为输出管有利于较低的dropout电压(VDD与VOUT的最小电压差)，第十PMOS管P0的漏端即为LDO电路的输出VOUT，P0为后续电路提供负载电流。其中，第十PMOS管P0的栅极作为第三级放大模块的输入端，第十PMOS管P0的漏极、第十二NMOS管N12的漏极之间的结点作为第三级放大模块的输出端。
在本实施例中，LDO电路还包括密勒补偿电容Cm，密勒补偿电容Cm的第一端同时与第七PMOS管P7的栅极、第三PMOS管P3的漏极、第二PMOS管P2的漏极、第二NMOS管N2的漏极电连接，密勒补偿电容Cm的第二端同时与第十PMOS管P0的漏极、第十二NMOS管N12的漏极、输出端口VOUT电连接。密勒补偿电容Cm的设计，能够起到改善三级放大结构的环路稳定性的作用。
在本发明电路里，输入电压经第一电阻R1和第二电阻R2分压后与参考电压VREF进行差分放大，经三个串联的放大器再输出稳定电压Vout，从而实现电压环路。在这里稳定电压Vout所满足的计算式为：
Figure BDA0003798753950000091
这里请参考图3，由电压环路等效分析图可见，从输入至输出共有三级跨导模块，分别可定义为输入端差分跨导模块、中间级单输入正相跨导模块和最后一级单输入反相跨导模块。每一级跨导模块输出端会有接地的等效输出电阻(MOS管的特性)，图中分别为ro1、ro2和ro3。最后一级跨导模块会提供负载电流，负载电流在这里被等效为负载电阻rload。每一级跨导模块与其输出端电阻共同组成电压放大器。做为提供负载电流的最后一级跨导(图1中的P0)，考虑到负载能力和功耗散热，第十PMOS管P0设计尺寸会比较大，它的栅漏寄生电容会有几pF的数量级，这在电压环路分析里可以被看做跨导模块的密勒电容，在图3中用Cgd_PO表示。电路中还有跨接两级跨导的环路补偿密勒电容Cm，还有第一电阻R1和第二电阻R2，前馈补偿电容C1，以及少量集成的pF级输出电容Cout。以上这些就组成图1所示完整的环路分析图。
具体的，利用NMC三级放大器的补偿理论，可以简要近似计算出影响电压环路稳定性的几个数值。
电压环路的增益带宽积GBW计算如下：
Figure BDA0003798753950000101
一个主极点P1在输入端差分跨导模块的输出端，计算如下：
Figure BDA0003798753950000102
一个次极点P2在中间级单输入正相跨导模块的输出端，计算如下：
Figure BDA0003798753950000103
另一个次极点P3在最后一级单输入反相跨导模块的输出端，计算如下：
Figure BDA0003798753950000104
第一电阻R1、第二电阻R2和前馈补偿电容C1又生成一个零点Zfb和一个极点Pfb，分别计算如下：
Figure BDA0003798753950000105
Figure BDA0003798753950000106
其中，gM1、gM2和gM3分别是第一级跨导模块输入管N1/N2，第二级跨导模块输入管P7和第三级跨导模块输入管P0的跨导值。ro3//rload和R1//R2分别表示两个电阻并联，计算如下：
Figure BDA0003798753950000111
Figure BDA0003798753950000112
上述计算式中，跨导gM、输出电阻ro和栅漏电容Cgd都是与电路中MOS管相关的参数。其中，跨导gM计算公式如下：
Figure BDA0003798753950000113
输出阻抗ro计算公式如下：
Figure BDA0003798753950000114
栅漏电容Cgd计算公式如下：
Cgd＝COXWLD
公式中，载流子迁移率μ、栅氧单位电容Cox、掺杂扩散长度LD和厄利电压VE均与生产工艺及器件类型有关，属于已知确定的参数，而MOS管的栅端宽度W和长度L，以及源漏端工作电流IDS为理论设计的参数。
按着NMC的补偿理论，三级放大电路中的两个次极点和增益带宽积的相互位置决定了环路的最终相位裕度，也就是输出电压稳定性。一般会要求一个次极点频率在3倍GBW频率处，另一个次极点频率在5倍GBW频率处，当然两个次极点频率越高越好。
在本发明电路中，增益带宽积GBW是由第一级跨导gM1和补偿电容CM确定。第二级跨导输入管P7(第七PMOS管P7)的尺寸WP7/LP7一般比较小，而第三级跨导的输入管P0(第十PMOS管P0)的尺寸WP0/LP0会非常大，二者的跨导gM相差悬殊(gM3＞＞gM2)，同时Cgd_P0与COUT基本同量级，所以次极点P3频率会高于次极点P2的频率。电路中加入前馈补偿电容C1与第一电阻R1并联引入了前馈零点，可以用来抵消次极点P2，而前馈补偿电容C1与R1//R2带来的另一个极点Pfb频率位置会比P2的更高，更加远离GBW频率。由此，本申请可以通过对三级放大电路中的电路参数进行设计来满足电路稳定性，并且可以确保电压环路有足够的相位裕度。
由上述分析可知，在设计电压环路稳定性时，几个零极点最好满足下列关系式：
Zfb＝P2
Pfb＝3×GBW
P3＝5×GBW
另外，由于输出管P0的工作电流与负载有关，负载电流越大，跨导gM3越大，次极点P3的频率位置越高，电压环路稳定性越好。同样，负载电流减小，会降低电压环路稳定性。所以在电压环路稳定性设计上，优先考虑轻载时次极点P3的频率位置。在本发明电路中，第十二NMOS管N12会给输出管P0提供一定的偏置电流，因此即使输出空载，输出管P0跨导gM3也会有最小数值。
因此，综合上述关系式，本申请的LDO电路通过设计电路里MOS管的栅端尺寸W和L，源漏端工作电流IDS，密勒补偿电容CM以及第一电阻R1、第二电阻R2和前馈补偿电容C1来满足不同的零点和极点频率位置，并确保在输出空载时的电压环路稳定性，也就能满足所有负载情况下的环路稳定性。
在本实施例中，第一级放大模块的第二输入端和参考电压端口VREF之间可以设置有第一低通滤波模块130，该第一低通滤波模块130包括第一低通滤波电阻R4和第一低通滤波电容C4。由此，可以屏蔽掉负载电流阶跃变化对第一级放大模块第二输入端的参考电压的影响，有助于抑制稳定电压Vout出现过度的上拉或下陷。
应当理解的是，对于MOS管，不论P型或N型，当它工作在放大区时(本发明电路MOS管的工作区间)，其工作电流的计算公式如下：
Figure BDA0003798753950000131
其中，载流子迁移率μ、栅氧单位电容Cox、MOS的开启电压VTH，以上三个参数均与生产工艺及器件类型有关，W和L分别为MOS管设计的栅端宽度和长度，VGS为MOS的栅端与源端之间的工作电压差值，IDS为MOS管源漏端工作电流。由此可见，增大MOS管的栅端与源端之间的工作电压差值VGS，可以近似平方的关系增大工作电流IDS。具体在本发明电路里，对于PMOS管，下拉栅端电压会增大PMOS的工作电流；对于NMOS管，上拉栅端电压会增大NMOS的工作电流。
需要说明的是，本申请中设置的第二高通滤波模块110、第三高通滤波模块120、第二低通滤波模块150、第一高通滤波模块160以及第一低通滤波模块130，能够将输出电压阶跃信号即时传递到电路内部并快速调整P0工作状态的，从而抑制稳定电压Vout过度的上冲和下陷(具体分析见后续实施例阐述)。
请参考图4-图5，虚线标注的电压信号波形示意了在负载电流发生阶跃跳变(Iload旁标注的电流波形)时，第二低通滤波模块、第一高通滤波模块、第二高通滤波模块、第三高通滤波模块如何将输出电压阶跃信号即时传递到电路内部并快速调整P0工作状态的，从而抑制稳定电压Vout过度的上冲和下陷。
当输出负载从轻载阶跃跳变到重载时，稳定电压Vout会瞬间下陷，图4示意了输出电压阶跃信号的传递过程。这个下陷的阶跃电压属于高频信号，会通过电路中的电容耦合传递到MOS管，比如密勒补偿电容Cm将Vout的下陷阶跃耦合到P7管的栅端，P7下拉的栅端电位会加大其工作电流，同时R5与C5的低通滤波又会屏蔽掉阶跃信号对N9栅端的影响，保持N9工作电流不变，P7增大的工作电流只会充电给N10的栅端，即时上拉N10的栅端电位，N10的工作电流也被即时加大。与此同时，由于R1和C1以及R3和C3的高通滤波，N1和N3管子的栅端电位会被即时下拉，它们的工作电流就被即时减少，通过镜像关系降低了P8的工作电流。最终，N10即时加大的工作电流只会加速充电给输出管P0的栅端，P0的栅端电位被即时下拉，P0的工作电流被即时加大以应对阶跃增大的负载电流，从而抑制了稳定电压Vout过度下陷。随后再经过电压环路的作用，逐步将稳定电压Vout抬高恢复到正常值，上述MOS管的工作电流也恢复正常值。
当输出负载从重载阶跃跳变到轻载时，稳定电压Vout会瞬间上冲，图5示意了阶跃信号的传递过程，与图4所示正好相反。当Vout瞬间上冲时，由于R1和C1以及R3和C3的高通滤波，会即时上拉N1和N3的栅端电位，加大了N1和N3的工作电流，通过镜像关系P8的工作电流也被即时加大。另一方面，Cm将稳定电压Vout上冲电压耦合到P7的栅端，P7栅端电位被即时上拉，降低了P7以及N10的工作电流。如此，P8即时加大的工作电流只能加快输出管P0栅端的放电，即时上拉P0的栅端电位，降低P0的工作电流。同时，P0上拉的栅端电位还会经过C6和R6的高通滤波耦合到N12的栅端，N12的栅端电位也被即时上拉，加大了N12的工作电流，可以消耗一部分P0的工作电流。最终，稳定电压Vout被抑制过度上冲。随后再经过电压环路的作用，逐步将稳定电压Vout降低恢复到正常值，上述MOS管的工作电流也恢复正常值。
由此，无论LDO电路的输出负载从轻载阶跃跳变到重载还是输出负载从重载阶跃跳变到轻载时，第二低通滤波模块、第一高通滤波模块、第二高通滤波模块、第三高通滤波模块都可以将输出电压阶跃信号即时传递到电路内部并快速调整P0工作状态的，从而抑制稳定电压Vout过度的上冲和下陷。
其中，当LDO电路供电给数字电路时，负载电流的阶跃边沿频率一般较高，在10MHz左右，所以对于上述滤波RC电路的参数设计上，可以将RC的转折频率设定在10MHz附近，即
Figure BDA0003798753950000141
再结合仿真工具，由此可以确定最佳的RC数值。
本实施例所提供的低电源电压限流电路，主要是考虑LDO电路在低电源电压下进入到跟随工作区间时，防止P7至N9支路出现异常较大的直通电流。当VDD电压过低时，稳定电压Vout不再稳压而是跟随VDD电压同步降低，并保持最小电源输出压差(VDD-Vout)，此时P0管进入线性工作区(其栅端电位接近地端电位)，这就是跟随工作区间。假设没有限流电路，此时反馈电阻的分电压(N1栅端电位)会低于参考电压(N2栅端电位)，第一级差分对放大模块出现失衡，其输出端(N2的漏端)会被拉低接近地端电位，P7的栅端接近地端电位会导致P7进入线性工作区(较低的源漏导通电阻)，从P7到二端管接法的N9就会形成低阻通路，产生异常较大的直通电流。尽管大电流不影响LDO电路工作，但会增加电路功耗，甚至形成热点烧毁电路。因此，加入限流电路主要是为了LDO电路在进入跟随工作区间时，防止P7栅端电位过度拉低，避免P7至N9支路出现异常较大的直通电流。
当LDO电路未进入跟随工作区间，也就是VDD电压较高，稳定电压Vout处于正常稳压时，限流电路是不工作的，如图6所示，P3、P4、N5、N6被虚线显示表示没有工作电流。此时的电路环路主要是电压环路，以实现稳定电压Vout。如箭头所示，稳定电压Vout经过第一电阻R1、第二电阻R2电阻传递到第一级差分放大模块，再经过第二级单输入放大模块，最后控制输出管P0的栅端，从而实现稳压功能。
当LDO电路进入跟随工作区间，也就是VDD电压较低，VOUT跟随VDD同步降低时，反馈电阻的分电压(N1栅端电压)低于参考电压(N2栅端电压)，此时差分对N1/N2的共源接法会导致N3的工作电流大部分或全部流向N2管，这导致N1、P1、P2以及镜像关系的P8和P9仅有微弱或无工作电流，N11和N12管也是如此，图7中这些MOS管被虚线示意，表示此时未参与到电路工作。图6所示的电压环路在这种情况下就会消失，取而代之的便是电流环路，如图7箭头所示。
具体的，由于N8与N9共源共栅的连接，以及P5与P6共源共栅的连接，P7的工作电流流经N9管并在N8与N9和P5与P6的镜像后，P5会得到与P7电流成正比例关系的镜像电流。同理，N7与N4的共源共栅关系，N7会得到与lbias成正比例关系的镜像电流并保持不变。在LDO跟随工作区间时(如图7)，N3的工作电流基本都流入N2，这会下拉P7的栅端电位，P7的工作电流被随之增大，P5的工作电流IDS_P5也随之增大并大于N7的工作电流IDS_N7，它们之间的电流差值(IDS_P5-IDS_N7)会流入到N6，再经过N5/N6和P3/P4的镜像关系，P3会产生出与(IDS_P5-IDS_N7)成正比例关系的镜像电流IDS_P3。IDS_P3电流会流入到N2/N3支路里，从而上拉P7的栅端电位，重新调整P7的工作电流，形成新的电流反馈。如此循环，最终达到一个平衡点，限制P7的栅端电位过度拉低，避免P7至N9支路的大电流。上述过程便是图7所示完整的电流环路。
具体的，在电流环路达到平衡时，P3的工作电流IDS_P3等于N3的工作电流IDS_N3这就能计算出此时P7的工作电流。首先，同类型共源共栅MOS管之间的工作电流比例与它们的栅端尺寸
Figure BDA0003798753950000161
之间的比例有关，比如N4的尺寸为
Figure BDA0003798753950000162
N7的尺寸为
Figure BDA0003798753950000163
那么它们的工作电流比例关系就等于：
Figure BDA0003798753950000164
因此，根据上述分析，可以计算出P7此时的工作电流如下：
Figure BDA0003798753950000165
由此可见，本申请的LDO电路可以通过设计偏置电流Ibias以及各个共源共栅管之间的尺寸比例，就能很好地控制LDO电路在跟随工作区间时P7的工作电流IDS_P7。
本实施例中，在LDO工作在VOUT稳压区间时，P5的工作电流IDS_P5要小于N7的工作电流IDS_N7，这样就没有多余的电流流入到N6，N5/N6和P3/P4就处于无电流状态，正如在图6中被虚线标注所示。而此时P5的工作电流要通过P5/P6、N8/N10、P8/P1/P2和N4/N3等镜像关系得到。因此在几对共源共栅MOS管的尺寸比例设计上也要满足下述关系式：
Figure BDA0003798753950000171
由此在LDO工作在VOUT稳压区间时，可以达到不影响电压环路的正常工作的技术效果，且电流环路里的P3管工作电流也不会参与到第一级差分放大模块里。
请参考图8-图9，图8和图9是利用cadence软件对本发明电路进行负载电流阶跃瞬态仿真的波形图。在这里，电源电压VDD为5V，输出电压VOUT设定为3.3V，输出负载(图中IOUT)在0至10mA之间阶跃变化，其中图8的负载跳变沿时间为10ns，图9的负载跳变沿时间为100ns。由仿真波形图可见，对于负载的突然跳变，稳定电压Vout能很好地被控制不会上冲过高，也不会下陷太低，跳变沿时间越长，电压跳变越小，同时负载跳变后，输出电压最终会收敛稳定，有很好的输出电压稳定性。图10是对电源电压VDD从2V至5V区间的线性扫描DC仿真(上半图中实线是VDD，虚线是VOUT，下半图是地端电流I_GND)。从图10中可以看出，在VDD大于3.3V时，电路工作在稳压区间，稳定电压Vout恒定在3.3V；当VDD降低至3.3V甚至以下时，稳定电压Vout不再稳压，而是跟随VDD同步降低，并保持最小的电源输出压差(VDD-Vout)，电路工作在跟随区间。在完整的工作区间里，地端并无大电流的情况发生，始终保持在十几uA的范围内。
由图8-图10可见，本发明电路在输出无外挂电容的情况下，即可满足较高的负载电流阶跃瞬态响应，也保证了稳定电压的环路稳定性，同时在低电源电压下工作不会出现异常较大的地端电流。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种输出无外挂电容的LDO电路，其特征在于，所述LDO电路包括第一级放大模块、第二级放大模块、第三级放大模块及分压模块，所述第一级放大模块的第一输入端与所述分压模块的输出端电连接，所述第一级放大模块的第二输入端用于与参考电压端口电连接，所述第一级放大模块的输出端与所述第二级放大模块的输入端电连接，所述第二级放大模块的输出端与所述第三级放大模块的输入端电连接，所述第三级放大模块的输出端用于与输出端口电连接；
其中，所述分压模块用于对输出电压进行分压处理并输出第一电压，所述参考电压端口用于输入参考电压，所述第一级放大模块用于将差分电压进行第一放大处理并输出第二电压，所述第二级放大模块用于将所述第二电压进行第二放大处理并输出第三电压，所述第三级放大模块用于将所述第三电压进行第三放大处理得到稳定电压，所述输出端口用于输出所述稳定电压，所述差分电压为所述第一电压与所述参考电压之间形成的差值电压。
2.如权利要求1所述输出无外挂电容的LDO电路，其特征在于，所述分压模块包括第一电阻和第二电阻；
所述第一电阻的第一端同时与所述第二电阻的第一端、所述第一级放大模块的第一输入端电连接，所述第一电阻的第二端同时与所述第三级放大模块的输出端、所述输出端口电连接，所述第二电阻的第二端与地端口电连接。
3.如权利要求1所述输出无外挂电容的LDO电路，其特征在于，所述第一级放大模块包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管以及第三NMOS管；
所述第一PMOS管的源极同时与所述第二PMOS管的源极、电源端口电连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极、所述第一PMOS管的漏极、第一NMOS管的漏极电连接，所述第一NMOS管的栅极与所述分压模块的第一端电连接，所述第一NMOS管的源极同时与所述第二NMOS管的源极、第三NMOS管的漏极电连接，所述第二NMOS管的栅极与所述参考电压端口电连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极电连接，所述第三NMOS管的源极与地端口电连接。
4.如权利要求3所述输出无外挂电容的LDO电路，其特征在于，所述LDO电路还包括低电源电压限流电路，所述低电源电压限流电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
所述第三PMOS管的源极同时与所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极、所述电源端口电连接，所述第三PMOS管的栅极同时与所述第四PMOS管的栅极、第四PMOS管的漏极、第五NMOS管的漏极电连接，所述第三PMOS管的漏极同时与所述第二PMOS管的漏极、所述第二NMOS管的漏极电连接，所述第五PMOS管的栅极同时与所述第六PMOS管的栅极、第六PMOS管的漏极、第八NMOS管的漏极电连接，所述第五NMOS管的栅极同时与所述第六NMOS管的栅极、第六NMOS管的漏极、第七NMOS管的漏极、第五PMOS管的漏极电连接，所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第八NMOS管的源极均与所述地端口电连接。
5.如权利要求4所述输出无外挂电容的LDO电路，其特征在于，所述第二级放大模块包括第七PMOS管、第八PMOS管、第九NMOS管以及第十NMOS管；
所述第七PMOS管的源极同时与所述第八PMOS管的源极、所述第三PMOS管的源极同时与所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极、所述电源端口电连接，所述第七PMOS管的栅极同时与所述第三PMOS管的漏极、所述第二PMOS管的漏极、第二NMOS管的漏极电连接，所述第七PMOS管的漏极同时与第九NMOS管的漏极、第十NMOS管的栅极、第九NMOS管的栅极、第八NMOS管的栅极电连接，所述第八PMOS管的漏极同时与所述第十NMOS管的漏极电连接，所述第八PMOS管的栅极同时与第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极电连接，所述第九NMOS管的源极与所述地端口电连接，所述第十NMOS管的源极与所述地端口电连接。
6.如权利要求5所述输出无外挂电容的LDO电路，其特征在于，所述LDO电路还包括第二低通滤波模块，所述第二低通滤波模块包括低通滤波电阻和低通滤波电容；
所述第七PMOS管的漏极经所述第二低通滤波模块分别与第九NMOS管的栅极、第八NMOS管的栅极、地端口电连接；
所述低通滤波电阻的第一端同时与第十NMOS管的栅极、第七PMOS管的漏极、第九NMOS管的漏极电连接，所述低通滤波电阻的第二端同时与所述低通滤波电容的第一端、第九NMOS管的栅极、第八NMOS管的栅极电连接，所述低通滤波电容的第二端与所述地端口电连接。
7.如权利要求6所述输出无外挂电容的LDO电路，其特征在于，所述LDO电路还包括第一高通滤波模块，所述第一高通滤波模块包括第九PMOS管、第十一NMOS管、第一高通滤波电阻和第一高通滤波电容；
所述第九PMOS管的源极同时与所述第七PMOS管的源极、所述第八PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极、所述电源端口电连接，所述第九PMOS管的栅极同时与第八PMOS管的栅极、第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极电连接，所述第九PMOS管的漏极同时与第十一NMOS管的漏极、第十一NMOS管的栅极、第一高通滤波电阻的第一端电连接，所述第一高通滤波电阻的第二端经所述第一高通滤波电容同时与第八PMOS管的漏极、第十NMOS管的漏极电连接，所述第十一NMOS管的源极与所述地端口电连接；
其中，所述第三级放大电路包括第十PMOS管和第十二NMOS管；
所述第十PMOS管的源极与所述电源端口电连接，所述第十PMOS管的栅极同时与第八PMOS管的漏极、第十NMOS管的漏极、第一高通滤波电容的第一端电连接，所述第十PMOS管的漏极同时与所述第十二NMOS管的漏极、所述输出端口电连接，所述第十二NMOS管的的源极与所述地端口电连接，所述第十二NMOS管的的栅极同时与第一高通滤波电容的第二端、第一高通滤波电阻的第二端电连接；
其中，所述LDO电路还包括密勒补偿电容；
所述密勒补偿电容的第一端同时与所述第七PMOS管的栅极、所述第三PMOS管的漏极、第二PMOS管的漏极、第二NMOS管的漏极电连接，所述密勒补偿电容的第二端同时与第十PMOS管的漏极、第十二NMOS管的漏极、输出端口电连接。
8.如权利要求7所述输出无外挂电容的LDO电路，其特征在于，所述LDO电路还包括前馈补偿电容，所述前馈补偿电容和第一电阻构成第二高通滤波模块；
所述前馈补偿电容的第一端同时与所述第一电阻的第二端、所述第三级放大模块的输出端、所述输出端口电连接，所述前馈补偿电容的第二端同时与所述第一电阻的第一端、第二电阻的第一端、所述第一级放大模块的第一输入端电连接。
9.如权利要求8所述输出无外挂电容的LDO电路，其特征在于，所述LDO电路还包括第三高通滤波模块，所述第三高通滤波模块包括第三高通滤波电阻和第三高通滤波电容；
所述第三高通滤波电容的第一端同时与所述前馈补偿电容的第一端、第一电阻的第二端、所述第三级放大模块的输出端、所述输出端口电连接，所述第三高通滤波电容的第二端同时与所述第三高通滤波电阻的第一端、第三NMOS管的栅极电连接，所述第三高通滤波电阻的第二端同时与偏置电流输入端、第四NMOS管的栅极、第四NMOS管的漏极、第七NMOS管的栅极电连接，所述第四NMOS管的源极与所述地端口电连接。
10.一种MCU芯片，其特征在于，包括如权利要求1-9任一项所述输出无外挂电容的LDO电路。
CN202210976742.2A 2022-08-15 2022-08-15 输出无外挂电容的ldo电路及mcu芯片 Active CN115097893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210976742.2A CN115097893B (zh) 2022-08-15 2022-08-15 输出无外挂电容的ldo电路及mcu芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210976742.2A CN115097893B (zh) 2022-08-15 2022-08-15 输出无外挂电容的ldo电路及mcu芯片

Publications (2)

Publication Number Publication Date
CN115097893A true CN115097893A (zh) 2022-09-23
CN115097893B CN115097893B (zh) 2023-08-18

Family

ID=83299834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210976742.2A Active CN115097893B (zh) 2022-08-15 2022-08-15 输出无外挂电容的ldo电路及mcu芯片

Country Status (1)

Country Link
CN (1) CN115097893B (zh)

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US20040164789A1 (en) * 2002-12-23 2004-08-26 The Hong Kong University Of Science And Technology Low dropout regulator capable of on-chip implementation
US20060091866A1 (en) * 2004-10-29 2006-05-04 Torex Device Co., Ltd. Power circuit
CN101425785A (zh) * 2008-12-09 2009-05-06 中国科学院微电子研究所 翻转网络跨导-电容补偿电路
CN202189453U (zh) * 2011-05-06 2012-04-11 深圳清华大学研究院 低功耗自组网遥感监测物理量的装置
JP2013061941A (ja) * 2011-09-09 2013-04-04 Ricoh Co Ltd 低ドロップアウトリニア電圧レギュレータ
CN103178701A (zh) * 2011-12-23 2013-06-26 国民技术股份有限公司 一种限流装置及限流方法
CN103558892A (zh) * 2013-11-05 2014-02-05 苏州贝克微电子有限公司 一种具有低公共电流的低压降稳压器
US20140077777A1 (en) * 2012-09-14 2014-03-20 Nxp B.V. Low dropout regulator
CN203747820U (zh) * 2013-11-18 2014-07-30 深圳清华大学研究院 基于宽带电力线的调制解调装置
CN104391533A (zh) * 2014-11-12 2015-03-04 记忆科技(深圳)有限公司 一种高电源抑制比ldo电路
CN104601123A (zh) * 2014-12-24 2015-05-06 天津大学 用于驱动大负载电容的低功耗三级运算放大器
CN104881071A (zh) * 2015-04-20 2015-09-02 成都岷创科技有限公司 低功耗基准电压源
CN205212692U (zh) * 2015-10-22 2016-05-04 北京经纬恒润科技有限公司 低压差线性稳压器的过流保护电路及低压差线性稳压电源
CN107102671A (zh) * 2017-04-28 2017-08-29 成都华微电子科技有限公司 低功耗快速瞬态响应低压差电压调整器
CN107168438A (zh) * 2017-04-13 2017-09-15 成都卡诺源科技有限公司 一种带电流负反馈的多级增益放大低压差稳压源
CN207337258U (zh) * 2017-11-08 2018-05-08 成都市海芯微纳电子科技有限公司 Cmos低压差线性稳压器、芯片
US20190113942A1 (en) * 2017-10-12 2019-04-18 Microchip Technology Incorporated On Chip NMOS Capless LDO for High Speed Microcontrollers
US20190140631A1 (en) * 2017-11-03 2019-05-09 Texas Instruments Incorporated High voltage gate driver current source
US20190243400A1 (en) * 2018-02-05 2019-08-08 Ablic Inc. Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit
CN210605504U (zh) * 2019-11-12 2020-05-22 江苏邦融微电子有限公司 一种SoC大电流驱动线性限制电路
CN111665895A (zh) * 2020-06-23 2020-09-15 瓴盛科技有限公司 低压差线性稳压器电路
CN113311902A (zh) * 2021-06-03 2021-08-27 兰州大学 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114253330A (zh) * 2021-12-02 2022-03-29 电子科技大学 一种快速瞬态响应的无片外电容低压差线性稳压器
CN114546025A (zh) * 2022-02-28 2022-05-27 上海先楫半导体科技有限公司 一种低静态功耗快速瞬态响应的ldo电路及芯片
CN114759921A (zh) * 2022-02-17 2022-07-15 奇力士技术有限公司 用于多通道交替式模数转换器（adc）的使用源极跟随器的共源共栅a类差分参考缓冲器

Patent Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US20040164789A1 (en) * 2002-12-23 2004-08-26 The Hong Kong University Of Science And Technology Low dropout regulator capable of on-chip implementation
US20060091866A1 (en) * 2004-10-29 2006-05-04 Torex Device Co., Ltd. Power circuit
CN101425785A (zh) * 2008-12-09 2009-05-06 中国科学院微电子研究所 翻转网络跨导-电容补偿电路
CN202189453U (zh) * 2011-05-06 2012-04-11 深圳清华大学研究院 低功耗自组网遥感监测物理量的装置
JP2013061941A (ja) * 2011-09-09 2013-04-04 Ricoh Co Ltd 低ドロップアウトリニア電圧レギュレータ
CN103178701A (zh) * 2011-12-23 2013-06-26 国民技术股份有限公司 一种限流装置及限流方法
US20140077777A1 (en) * 2012-09-14 2014-03-20 Nxp B.V. Low dropout regulator
CN103558892A (zh) * 2013-11-05 2014-02-05 苏州贝克微电子有限公司 一种具有低公共电流的低压降稳压器
CN203747820U (zh) * 2013-11-18 2014-07-30 深圳清华大学研究院 基于宽带电力线的调制解调装置
CN104391533A (zh) * 2014-11-12 2015-03-04 记忆科技(深圳)有限公司 一种高电源抑制比ldo电路
CN104601123A (zh) * 2014-12-24 2015-05-06 天津大学 用于驱动大负载电容的低功耗三级运算放大器
CN104881071A (zh) * 2015-04-20 2015-09-02 成都岷创科技有限公司 低功耗基准电压源
CN205212692U (zh) * 2015-10-22 2016-05-04 北京经纬恒润科技有限公司 低压差线性稳压器的过流保护电路及低压差线性稳压电源
CN107168438A (zh) * 2017-04-13 2017-09-15 成都卡诺源科技有限公司 一种带电流负反馈的多级增益放大低压差稳压源
CN107102671A (zh) * 2017-04-28 2017-08-29 成都华微电子科技有限公司 低功耗快速瞬态响应低压差电压调整器
US20190113942A1 (en) * 2017-10-12 2019-04-18 Microchip Technology Incorporated On Chip NMOS Capless LDO for High Speed Microcontrollers
US20190140631A1 (en) * 2017-11-03 2019-05-09 Texas Instruments Incorporated High voltage gate driver current source
CN207337258U (zh) * 2017-11-08 2018-05-08 成都市海芯微纳电子科技有限公司 Cmos低压差线性稳压器、芯片
US20190243400A1 (en) * 2018-02-05 2019-08-08 Ablic Inc. Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit
CN210605504U (zh) * 2019-11-12 2020-05-22 江苏邦融微电子有限公司 一种SoC大电流驱动线性限制电路
CN111665895A (zh) * 2020-06-23 2020-09-15 瓴盛科技有限公司 低压差线性稳压器电路
CN113311902A (zh) * 2021-06-03 2021-08-27 兰州大学 一种静态电流小且无片外电容高瞬态响应的低功耗稳压器
CN113359930A (zh) * 2021-07-23 2021-09-07 上海艾为电子技术股份有限公司 线性稳压器、软启动方法以及电子设备
CN114253330A (zh) * 2021-12-02 2022-03-29 电子科技大学 一种快速瞬态响应的无片外电容低压差线性稳压器
CN114759921A (zh) * 2022-02-17 2022-07-15 奇力士技术有限公司 用于多通道交替式模数转换器（adc）的使用源极跟随器的共源共栅a类差分参考缓冲器
CN114546025A (zh) * 2022-02-28 2022-05-27 上海先楫半导体科技有限公司 一种低静态功耗快速瞬态响应的ldo电路及芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孙蕊 等: "应用于ＡＭＯＬＥＤ源极驱动的具有 ＤＡＣ功能的输出缓冲器设计", 液晶与显示, vol. 35, no. 9, pages 938 - 945 *
来新泉 等: "利用动态密勒补偿电路解决LDO 的稳定性问题", 固体电子学研究与进展, vol. 25, no. 3, pages 385 - 390 *

Also Published As

Publication number Publication date
CN115097893B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
US10353417B2 (en) Ripple pre-amplification based fully integrated low dropout regulator
US7495422B2 (en) Area-efficient capacitor-free low-dropout regulator
US20180157283A1 (en) Low-Dropout Linear Regulator with Super Transconductance Structure
CN110320963B (zh) 低压差线性稳压电路
CN102681582A (zh) 低压差线性稳压电路
US8054055B2 (en) Fully integrated on-chip low dropout voltage regulator
CN101105696A (zh) 一种用于线性稳压器的电压缓冲电路
KR101018950B1 (ko) 정전압 출력 회로
US9477246B2 (en) Low dropout voltage regulator circuits
US10474173B2 (en) Voltage regulator having a phase compensation circuit
US20210318703A1 (en) Low dropout voltage regulator
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
WO2012083781A1 (en) Voltage comparator
TW201821925A (zh) 穩壓器
CN113741610B (zh) 一种基准电压电路及芯片
CN115097893B (zh) 输出无外挂电容的ldo电路及mcu芯片
CN106484016B (zh) 电压翻转式零点补偿电路
KR101592500B1 (ko) 저전압 강하 레귤레이터
US9471074B2 (en) USB regulator with current buffer to reduce compensation capacitor size and provide for wide range of ESR values of external capacitor
KR20160012858A (ko) 저 드롭아웃 레귤레이터
CN216697088U (zh) 一种无片外电容ldo结构
CN215679167U (zh) 一种低压差线性稳压电路、芯片及电子设备
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN114840046B (zh) 一种基于电流密勒补偿的线性稳压器
Ren et al. An Output Capacitor-Less Low Dropout Regulator Based on Push-Pull Amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant