CN215679167U - 一种低压差线性稳压电路、芯片及电子设备 - Google Patents

Abstract

本实用新型涉及模拟集成电路技术领域，公开了一种低压差线性稳压电路、芯片及电子设备。低压差线性稳压电路包括运算放大电路、滤波电路、源极跟随电路及分压电路，运算放大电路可将参考电压及反馈电压的差值进行放大，输出初级电压，滤波电路与运算放大器连接，可抑制运算放大电路的噪声，源极跟随电路分别与运算放大电路及滤波电路连接，可响应初级电压，得到输出电压，并且，源极跟随电路还可在输出电压出现波动时，将输出电压调整回正常的输出状态，分压电路与运算放大电路连接，可将输出电压进行分压，得到反馈电压，以提供给运算放大电路。通过以上方式，不仅可以有效地抑制运算放大电路的噪声，还可以取得较好的瞬态响应。

Description

一种低压差线性稳压电路、芯片及电子设备

技术领域

本实用新型涉及模拟集成电路技术领域，特别是涉及一种低压差线性稳压电路、芯片及电子设备。

背景技术

在一些低压差线性稳压器(LDO)应用中，通常采用运算放大器来提供环路增益，保证输出电压精度。一般，运算放大器接收到的参考电路信号和运算放大器的差分对管都存在噪声，于是，传统方案为了对相关噪声进行抑制，通过牺牲LDO的带宽来实现。然而，较小的带宽所带来的问题是LDO对负载的瞬态响应较差，难以对变化负载进行快速的调节。因此，LDO如何在有效抑制噪声的同时具有较好的瞬态响应，是目前亟需解决的技术问题。

实用新型内容

本实用新型实施例提供一种低压差线性稳压电路、芯片及电子设备，能够改善相关技术中的LDO无法在抑制噪声的同时实现较好的瞬态响应的技术问题。

本实用新型实施例为改善上述技术问题提供了如下技术方案：

在第一方面，本实用新型实施例提供一种低压差线性稳压电路，包括：运算放大电路，用于将参考电压与反馈电压的差值进行放大，在第一电压输出节点处输出初级电压；

滤波电路，与所述运算放大电路连接，用于抑制所述运算放大电路的噪声；

源极跟随电路，分别与所述运算放大电路及所述滤波电路连接，用于响应所述初级电压，在第二电压输出节点处得到输出电压，并且，所述源极跟随电路用于在所述输出电压出现瞬间波动时，将所述输出电压调整回正常的输出状态；

分压电路，分别与所述第二电压输出节点及所述运算放大电路连接，用于将所述输出电压进行分压，得到所述反馈电压。

可选地，所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及电流源；

所述第一PMOS管的源极及所述第二PMOS管的源极连接于所述第二电压输出节点，所述第一PMOS管的栅极、第一PMOS管的漏极、第二PMOS管的栅极及所述第一NMOS管的漏极共同连接，所述第一NMOS管的栅极用于接收参考电压，所述第一NMOS管的源极及所述第二NMOS管的源极与所述电流源连接，所述第二NMOS管的漏极分别与所述第一PMOS管的漏极及所述源极跟随电路连接，所述第二NMOS管的栅极与所述分压电路连接。

可选地，所述滤波电路包括电容；

所述电容的一端连接于所述第一电压输出节点，所述电容的另一端接地。

可选地，所述电容的电容值为1uF。

可选地，所述源极跟随电路包括第三PMOS管、第四PMOS管、第五PMOS管、第一电阻及第二电阻；

所述第一电阻的一端及所述第三PMOS管的源极用于与给定电压连接，所述第一电阻的另一端分别与所述第三PMOS管的栅极及所述第四PMOS管的源极连接，所述第三PMOS管的漏极与所述第五PMOS管的源极连接，所述第五PMOS管的栅极连接于所述第一电压输出节点，所述第五PMOS管的漏极、所述第四PMOS管的栅极及所述第二电阻的一端共同连接，所述第四PMOS管的漏极及所述第二电阻的另一端接地。

可选地，所述分压电路包括第三电阻及第四电阻；

所述第三电阻的一端连接于所述电压输出节点，所述第三电阻的另一端及所述第四电阻的一端与所述运算放大电路连接，所述第四电阻的另一端接地。

可选地，还包括快速响应电路，所述快速响应电路分别与所述运算放大电路及所述源极跟随电路连接，用于在第二电压输出节点处的电流波动时，对所述电流进行泄放。

可选地，所述快速响应电路包括第六PMOS管、第三NMOS管及第五电阻；

所述第六PMOS管的源极及所述第三NMOS管的漏极连接于所述第二电压输出节点，所述第六PMOS管的栅极连接于所述第一电压输出节点，所述第六PMOS管的漏极、所述第三NMOS管的栅极及所述第五电阻的一端共同连接，所述第五电阻的另一端及所述第三NMOS管的源极接地。

在第二方面，本实用新型实施例提供一种芯片，包括如上所述的低压差线性稳压电路。

在第三方面，本实用新型实施例提供一种电子设备，包括如上所述的芯片。

本实用新型实施例的有益效果包括：提供一种低压差线性稳压电路、芯片及电子设备。低压差线性稳压电路包括运算放大电路、滤波电路、源极跟随电路及分压电路，运算放大电路可将参考电压及反馈电压的差值进行放大，输出初级电压，滤波电路与运算放大器连接，可抑制运算放大电路的噪声，源极跟随电路分别与运算放大电路及滤波电路连接，可响应初级电压，得到输出电压，并且，源极跟随电路还可在输出电压出现波动时，将输出电压调整回正常的输出状态，分压电路与运算放大电路连接，可将输出电压进行分压，得到反馈电压，以提供给运算放大电路。因此，本实施例通过设置滤波电路可抑制运算放大电路的噪声，同时通过设置源极跟随电路，可提高电路的瞬态响应。

附图说明

一个或多个实施例通过与之对应的附图中的图片仅作为示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本实用新型实施例提供的一种低压差线性稳压电路的结构示意图；

图2是本实用新型实施例提供的另一种低压差线性稳压电路的结构示意图；

图3是本实用新型实施例提供的一种低压差线性稳压电路的电路结构示意图。

具体实施方式

为了便于理解本申请，下面结合附图和具体实施方式，对本申请进行更详细的说明。需要说明的是，当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本说明书中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本实用新型。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图1，图1是本实用新型实施例提供的一种低压差线性稳压器的结构示意图。如图1所示，低压差线性稳压器100包括运算放大电路10、滤波电路20、源极跟随电路30及分压电路40。

运算放大电路10可将参考电压及反馈电压的差值进行放大，在第一电压输出节点10A处输出初级电压。

滤波电路20与运算放大电路10连接，滤波电路20可抑制运算放大电路10的噪声。该噪声可以包括输入到运算放大电路10的信号中伴随的噪声或运算放大电路10内部元器件工作时产生的噪声。

源极跟随电路30分别与运算放大电路10及滤波电路20连接，源极跟随电路30可响应初级电压，在第二电压输出节点10B处得到输出电压，并且，源极跟随电路30还可在输出电压出现瞬间波动时，将输出电压调整回正常的输出状态。

分压电路40分别与第二电压输出节点10B及运算放大电路10连接，分压电路40可对输出电压进行分压，得到反馈电压。反馈电压用以提供给运算放大电路10，从而反馈地调节输出电压。

在本实施例中，通过滤波电路20对运算放大电路10的特定频段的噪声进行滤除，可有效抑制运算放大电路10的噪声。滤波电路20会使得运算放大电路10的带宽变小，从而使得低压差线性稳压电路100对负载端的瞬态响应造成一定的影响，本实施例通过源极跟随电路30在输出电压出现瞬间波动时，将输出电压快速调整回正常的输出状态，例如，输出电压瞬间变高时，通过源极跟随电路30可快速拉低输出电压至正常水平，以取得良好的瞬态响应。因此，通过滤波电路20抑制运算放大电路10的噪声，并且通过源极跟随电路30弥补滤波电路20对瞬态响应的影响，可实现在有效抑制运算放大电路10的噪声的基础上取得较好的瞬态响应，从而提高电路系统的性能。

在一些实施例中，请参阅图3，运算放大电路10包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2及电流源I 1。

第一PMOS管PM1的源极及第二PMOS管PM2的源极连接于电压输出节点10B，第一PMOS管PM1的栅极、第一PMOS管PM1的漏极、第二PMOS管PM2的栅极及第一NMOS管NM1的漏极共同连接，第一NMOS管NM1的栅极用于接收参考电压Vref，第一NMOS管NM1的源极及第二NMOS管NM2的源极与电流源I1连接，第二NMOS管NM2的漏极分别与第一PMOS管PM1的漏极及源极跟随电路30连接，第二NMOS管NM2的栅极与分压电路40连接。

在本实施例中，第一NMOS管NM1与第二NMOS管NM2作为运算放大电路10的差分对管，一般而言，第一NMOS管NM1的栅极电压(参考电压Vref)和第二NMOS管NM2的栅极电压(反馈电压Vfb)是存在一定的电压偏差值的，该电压偏差值会被放大，在第一电压输出节点10A处得到放大后的电压(初级电压V1)。因此，运算放大电路10可提供环路增益，以保证输出电压精度。

通常，第一NMOS管NM1的栅极的参考电压Vref会伴随着噪声，第一NMOS管NM1和第二NMOS管NM2工作时也会产生噪声。噪声对运算放大电路10的放大结果具有比较大的影响，最主要是信号失真，如果出现信号失真的情况，那么，看到的输出波形其实是有用信号的放大结果和噪声的叠加结果，如果噪声比较大，就会影响精度。如果有用信号很小，而噪声很大，则有用信号会被噪声覆盖，到处都是毛刺，难以在测量结果中识别出有用信号。

为了抑制运算放大电路10的噪声，在一些实施例中，如图3所示，滤波电路20包括电容C1。

电容C1的一端连接于第一电压输出节点10A，电容C1的另一端接地。

运算放大电路的带宽BW＝gm/(2π*C)，其中，gm为差分对管(第一NMOS管NM1或第二NMOS管NM2)的跨导，C可大致相当于电容C1的电容值，于是，通过选取合适的电容C1，可得到预期的运算放大电路10的带宽，以将不在该带宽范围的噪声滤除掉。

在一些实施例中，电容C1的电容值为1uF。

在式BW＝gm/(2π*C)中，gm＝[2I_D*μ*C_OX*(W/L)]^1/2，其中，I_D为流经差分对管的电流，μ为差分对管的表面迁移率，C_OX为差分对管的单位面积栅氧化物电容，W/L为差分对管的宽长比。参数μ、C_OX和W/L可以认为是固定的，而I_D可以通过控制电流源I1的电流进行调节，为使得gm较小，BW也较小，于是，可以将电流源I1的电流取得较小，例如为3uA左右，计算出来的gm在30uS，同时，在本实施例中，电容C1的电容值为1uF，那么计算出来的BW约为5Hz，如此，就可以将参考电压Vref中5Hz以上的噪声和差分对管产生的5Hz以上的噪声滤除掉，以避免信号失真，保证运算放大电路10的放大结果的准确性。

运算放大器的带宽简单来说就是用来衡量运算放大器能处理的信号的频率范围，带宽越大，能够处理的信号频率越高，高频特性也就越好，否则信号就容易失真，不过这是针对小信号来说的，在大信号时一般用压摆率或转换速率来衡量。运算放大器的放大倍数为n倍，并不是说对所有输入信号的放大能力都是n倍，当信号频率增大时，放大能力就会下降，当输出信号下降到原来输出的0.707倍，或者说减小了3dB时，此时信号的频率即为运算放大器的带宽。

由于电容C1限制了运算放大电路10的带宽，从而影响对负载的瞬态响应，于是，通过电压跟随电路30在输出电压出现瞬间波动时，将输出电压快速调整回正常的输出状态，可提高对负载的瞬态响应。

在一些实施例中，如图3所示，电压跟随电路30包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第一电阻R1及第二电阻R2。

第一电阻R1的一端及第三PMOS管PM3的源极用于与给定电压VDD连接，第一电阻R1的另一端分别与第三PMOS管PM3的栅极及第四PMOS管PM4的源极连接，第三PMOS管PM3的漏极与第五PMOS管PM5的源极连接，第五PMOS管PM5的栅极连接于第一电压输出节点10A，第五PMOS管PM5的漏极、第四PMOS管PM4的栅极及第二电阻R2的一端共同连接，第四PMOS管PM4的漏极及第二电阻R2的另一端接地。

在本实施例中，当第二电压输出节点10B处存在一个瞬间脉冲以使输出电压Vout瞬间变高时，假设此时第五PMOS管PM5的栅极电压是不变的，第五PMOS管PM5和第二电阻R2构成共栅放大器，于是，输出电压Vout变高时，第五PMOS管PM5的漏极电压(第四PMOS管PM4的栅极电压)也变高。第四PMOS管PM4与第一电阻R1构成源极跟随器，第四PMOS管PM4的源极电压跟随栅极电压变化，于是，第四PMOS管PM4的栅极电压变高时，第四PMOS管PM4的源极电压(第三PMOS管PM3的栅极电压)也变高。第二电压输出节点10B的电流来源于流经第三PMOS管PM3的电流，于是，第三PMOS管PM3的栅极电压变高时，从第三PMOS管PM3流经第二电压输出节点10B的电流减小。因此，在输出电压Vout瞬间变高时，本实施例可以将输出电压Vout快速变低，达到正常的输出状态。可以理解的是，当第二电压输出节点10B处存在一个瞬间脉冲以使输出电压Vout瞬间变低时，基于上述类似的原理，本实施例可以将输出电压Vout快速变高，达到正常的输出状态。

为了进一步提高对负载的瞬态响应，在一些实施例中，请参阅图2，低压差线性稳压电路100还包括快速响应电路50。快速响应电路50分别与运算放大电路10及源极跟随电路30连接，快速响应电路50可在第二电压输出节点10B处的电流波动时，对该电流进行泄放，以达到提高瞬态响应的目的。

在一些实施例中，请再参阅图3，快速响应电路50包括第六PMOS管PM6、第三NMOS管NM3及第五电阻R5。

第六PMOS管PM6的源极及第三NMOS管NM3的漏极连接于第二电压输出节点10B，第六PMOS管PM6的栅极连接于第一电压输出节点10A，第六PMOS管PM6的漏极、第三NMOS管NM3的栅极及第五电阻R5的一端共同连接，第五电阻R5的另一端及第三NMOS管NM3的源极接地。

在本实施例中，输出电压Vout瞬间变高时，假设此时第六PMOS管PM6的栅极电压是不变的，第六PMOS管PM6和第五电阻R5构成共栅放大器，于是，输出电压Vout变高时，第六PMOS管PM6的漏极电压(第三NMOS管PM3的栅极电压)也变高，于是，通过第三NMOS管PM3从第二电压输出节点10B抽取的电流增大，从而提高了电流泄放能力，进而提高瞬态响应。

假设输出电压Vout变化了ΔVout，此时第六PMOS管PM6的栅极电压不变，那么，第三NMOS管NM3的栅极电压会出现变化，变化量为gm6*R5*ΔVout，相当于将输出电压变化量ΔVout放大了gm6*R5倍，其中，gm6为第六PMOS管PM6的跨导，R5为第五电阻R5的阻值。

第三NMOS管NM3起到电压转电流的作用，流经第三NMOS管NM3的电流为ΔVout*gm6*R5*gm3，其中，gm3为第三NMOS管NM3的跨导。可以理解，如果输出电压Vout变化了ΔVout，就会通过第三NMOS管NM3瞬间抽出一个大小为ΔVout*gm6*R5*gm3的电流到地下。

因此，本实施例可在第二电压输出节点10B处的电流波动时，对该电流进行快速泄放，从而提高电流泄放能力，进而提高瞬态响应。

在一些实施例中，如图3所示，分压电路40包括第三电阻R3及第四电阻R4。

第三电阻R3的一端连接于第二电压输入节点10B，第三电阻R3的另一端及第四电阻R4的一端与运算放大电路10连接，第四电阻R4的另一端接地。

第三电阻R3及第四电阻R4用于对输出电压Vout进行分压，在第三电阻R3与第四电阻R4的连接节点处得到分压电压，该分压电压即为提供给运算放大电路10的反馈电压Vfb。运算放大电路10可根据反馈电压Vfb调节初级电压V1，而输出电压Vout随着初级电压V1的变化而变化，以达到反馈地调节输出电压Vout的目的。

作为本实用新型的另一方面，本实用新型实施例提供一种芯片，包括如上所述的低压差线性稳压电路100。

作为本实用新型的又一方面，本实用新型实施例提供一种电子设备，包括如上所述的芯片。

最后要说明的是，本实用新型可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本实用新型内容的额外限制，提供这些实施方式的目的是使对本实用新型的公开内容的理解更加透彻全面。并且在本实用新型的思路下，上述各技术特征继续相互组合，并存在如上所述的本实用新型不同方面的许多其它变化，均视为本实用新型说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种低压差线性稳压电路，其特征在于，包括：

运算放大电路，用于将参考电压与反馈电压的差值进行放大，在第一电压输出节点处输出初级电压；

滤波电路，与所述运算放大电路连接，用于抑制所述运算放大电路的噪声；

源极跟随电路，分别与所述运算放大电路及所述滤波电路连接，用于响应所述初级电压，在第二电压输出节点处得到输出电压，并且，所述源极跟随电路还用于在所述输出电压出现瞬间波动时，将所述输出电压调整回正常的输出状态；

分压电路，分别与所述第二电压输出节点及所述运算放大电路连接，用于将所述输出电压进行分压，得到所述反馈电压。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述运算放大电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及电流源；

所述第一PMOS管的源极及所述第二PMOS管的源极连接于所述第二电压输出节点，所述第一PMOS管的栅极、第一PMOS管的漏极、第二PMOS管的栅极及所述第一NMOS管的漏极共同连接，所述第一NMOS管的栅极用于接收参考电压，所述第一NMOS管的源极及所述第二NMOS管的源极与所述电流源连接，所述第二NMOS管的漏极分别与所述第一PMOS管的漏极及所述源极跟随电路连接，所述第二NMOS管的栅极与所述分压电路连接。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述滤波电路包括电容；

所述电容的一端连接于所述第一电压输出节点，所述电容的另一端接地。

4.根据权利要求3所述的低压差线性稳压电路，其特征在于，所述电容的电容值为1uF。

5.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述源极跟随电路包括第三PMOS管、第四PMOS管、第五PMOS管、第一电阻及第二电阻；

所述第一电阻的一端及所述第三PMOS管的源极用于与给定电压连接，所述第一电阻的另一端分别与所述第三PMOS管的栅极及所述第四PMOS管的源极连接，所述第三PMOS管的漏极与所述第五PMOS管的源极连接，所述第五PMOS管的栅极连接于所述第一电压输出节点，所述第五PMOS管的漏极、所述第四PMOS管的栅极及所述第二电阻的一端共同连接，所述第四PMOS管的漏极及所述第二电阻的另一端接地。

6.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述分压电路包括第三电阻及第四电阻；

所述第三电阻的一端连接于所述第二电压输出节点，所述第三电阻的另一端及所述第四电阻的一端与所述运算放大电路连接，所述第四电阻的另一端接地。

7.根据权利要求1至6任一项所述的低压差线性稳压电路，其特征在于，还包括快速响应电路，所述快速响应电路分别与所述运算放大电路及所述源极跟随电路连接，用于在第二电压输出节点处的电流波动时，对所述电流进行泄放。

8.根据权利要求7所述的低压差线性稳压电路，其特征在于，所述快速响应电路包括第六PMOS管、第三NMOS管及第五电阻；

所述第六PMOS管的源极及所述第三NMOS管的漏极连接于所述第二电压输出节点，所述第六PMOS管的栅极连接于所述第一电压输出节点，所述第六PMOS管的漏极、所述第三NMOS管的栅极及所述第五电阻的一端共同连接，所述第五电阻的另一端及所述第三NMOS管的源极接地。

9.一种芯片，其特征在于，包括如权利要求1至8任一项所述的低压差线性稳压电路。

10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。

Images