CN101877579B

CN101877579B - 环形压控振荡器电路

Info

Publication number: CN101877579B
Application number: CN2010101925942A
Authority: CN
Inventors: 王冬春
Original assignee: RISING MICRO ELECTRONICS CO Ltd
Current assignee: RISING MICRO ELECTRONICS CO Ltd
Priority date: 2010-06-01
Filing date: 2010-06-01
Publication date: 2012-09-26
Anticipated expiration: 2030-06-01
Also published as: CN101877579A

Abstract

本发明公开了一种环形压控振荡器电路，包括使能控制电路，所述使能控制电路的输出端连接有输入电压转电流电路，所述输入电压转电流电路的输出端连接有微型电流源，所述微型电流源的输出端连接有振荡电路，所述振荡电路的输出端连接有电平转换电路，所述电平转换电路的输出端连接有缓冲器。本发明采用有源负反馈共源共栅结构的电流偏置以增加输出电阻，进而提高压控振荡器的电源抑制比；另外本发明电路解决了压控振荡器起振难的技术问题。本发明作为一种环形压控振荡器电路广泛应用于锁相环电路中。

Description

环形压控振荡器电路

技术领域

本发明涉及一种硬件电路，特别是一种环形压控振荡器电路。

背景技术

术语解释：

PSRR——power supply rejection 电源抑制比

VCO——voltage controlled oscillator 压控振荡器

LDO——low dropout regulator 低压降电压调节器

CSL——current steering logic 电流舵逻辑

锁相环已广泛应用于现代数据通信、无线电通讯和计算机系统，主要用来为系统其他模块提供较干净而稳定的时钟输出，时钟抖动大小和频率调节范围是其主要性能指标，而作为锁相环的关键模块，VCO的性能在很大程度上决定了锁相环的时钟抖动大小，因而设计低时钟抖动VCO是当前的热点之一。VCO时钟抖动主要由器件噪声和电源噪声产生，但随着系统越来越复杂，芯片面积越来越小，系统中各个模块的相互影响也相应地增大，如系统中的数字逻辑部分大量管子的开和关，产生的开关噪声耦合到各模块共用的电源总线上，从而影响其他模块，因此，电源噪声对时钟抖动的影响远大于器件噪声。

目前，为了减小电源噪声对VCO抖动性能的影响，业界常采用如下两种方案：

1)、用LDO(Low Dropout Regulator)的输出为VCO的提供电源电压，因为LDO的输出电压稳定，且噪声小，电源噪声的影响大大减小，VCO抖动性能明显提高，对于性能要求高的VCO，业界普遍采用这种方案。然而，设计性能优良的LDO却又成为该方案的关键之一，使整个方案的设计难度加大，并且使功耗、芯片成本大大增加；

2)、图1是现有的另一种减小电源噪声对VCO抖动性能的影响的VCO电路100结构图。如图1所示，VCO电路100包含有使能控制电路101、单端输入电压转电流电路102、振荡电路103、电平转换电路104和缓冲器105，VCO电路100用来将输入控制电压Vc转换成其相对应的振荡频率。使能控制电路101可以在不需要振荡频率输出时关断VCO电路，减少整个芯片的总功耗。电压转电流电路102将控制输入电压转换成电流，并把它镜像到振荡电路103中的共源共栅偏置结构中，以提供电流到CSL(Current Steering Logic)反相器中。振荡电路103包含3个首尾相接的CSL反相器和3条共源共栅偏置支路，CSL反相器具有高速、低开关噪声的特点，因而其应用较广泛。3条共源共栅偏置支路分别为3个CSL反相器提供电流以产生振荡频率。电平转换电路104将振荡频率信号转换成所需要的轨到轨信号，以提高逻辑摆幅。缓冲器105由两个反相器串联构成，用来提高负载驱动能力，同时防止后级负载对VCO的反射影响。相比方案一，该VCO电路实现简单，且功耗和芯片成本都大大降低。该电路能够改善VCO的PSRR是因为电流偏置采用了共源共栅结构，其输出电阻较大，电源噪声电压主要降落在共源共栅偏置上，而对振荡节点的影响减小，从而提高了PSRR，然而，共源共栅偏置输出电阻并非很大，对VCO的PSRR改善有限。此外，该方案存在“起振”问题：芯片上电之初，来自环路滤波器输出的控制电压Vc为0，没有偏置电流产生，导致VCO无法振荡。解决这个问题的一种方法是：在上电时，通过上电电路将VCO控制电压充电到电源的一半左右，之后关断充电电路，这样就可以使VCO振荡起来，该方法不足之处是增加了额外的电路，占用一定的芯片面积。

现有技术方案中，VCO的PSRR不够好，需要额外的启动电路，占用一定的芯片面积。

发明内容

为了解决上述的技术问题，本发明的目的是提供一种结构简单、占用芯片面积小的环形压控振荡器电路。

本发明解决其技术问题所采用的技术方案是：

环形压控振荡器电路，包括使能控制电路，所述使能控制电路的输出端连接有输入电压转电流电路，所述输入电压转电流电路的输出端连接有微型电流源，所述微型电流源的输出端连接有振荡电路，所述振荡电路的输出端连接有电平转换电路，所述电平转换电路的输出端连接有缓冲器。

进一步作为优选的实施方式，所述输入电源连接有电源去耦电路，所述电源去耦电路的输出端分别与使能控制电路、电压转电流电路、微型电流源、振荡电路、电平转换电路、缓冲器连接。

进一步作为优选的实施方式，所述输入电压转电流电路为单端输入电压转电流电路。

进一步作为优选的实施方式，所述输入电压转电流电路为差分输入电压转电流电路。

进一步作为优选的实施方式，所述振荡电路由单数个首尾相接的反相器模块串连组成。

进一步作为优选的实施方式，所述振荡电路由3个首尾相接的反相器模块串连组成。

参照图2，进一步作为优选的实施方式，所述反相器模块包括3个PMOS管(PM14-PM16)和2个NMOS管(NM14、NM15)，反相器模块的输入端与NMOS(NM14)的栅极连接，NMOS(NM14、NM15)的源极接地AVSS，反相器模块的输出端与NMOS(NM14)的漏极、NMOS(NM15)的漏极和栅极、PMOS(PM16)的漏极相连接，PMOS(PM16)的栅极与PMOS(PM14)的漏极、微型电流源(7)的输出端连接，PMOS(PM14)的源极接电源AVDD，PMOS(PM14)的栅极与PMOS(PM15)的漏极、PMOS(PM16)的源极连接，PMOS(PM15)源极接AVDD、栅极与电压转电流电路(2)的输出端连接。

参照图2，进一步作为优选的实施方式，所述单端输入电压转电流电路包括PMOS(PM5-PM10)、NMOS(NM5-NM9)和电阻(R2)，其中PMOS(PM5、PM6)与NMOS(NM5)组成电流镜电路，NMOS(NM5)的栅极作为单端输入端，PMOS(PM5、PM6)作为电流镜的镜像对管，其源极接电源AVDD，栅极接恒定电流输入Ibias，PMOS(PM7-PM8)作为MOS电容管并联在电源AVDD与恒定电流输入Ibias两端，NMOS(NM5)的漏极与NMOS(NM6)的漏极和栅极、NMOS(NM7)的源极相连接，NMOS(NM7)的漏极与NMOS(NM8、NM9)的栅极相连接，NMOS(NM7)的栅极与NMOS(NM9)的漏极、PMOS(PM9)的栅极、PMOS(PM10)的栅极和漏极相连接，PMOS(PM9)的源极和漏极、PMOS(PM10)的源极与电源AVDD连接，NMOS(NM8)的漏极和源极、电阻(R2)的一端与地AVSS连接，电阻(R2)的另一端与NMOS(NM9)的源极相连接。

参照图3，进一步作为优选的实施方式，所述差分输入电压转电流电路包括PMOS(PM5-PM12)、NMOS(NM5-NM9)和电阻(R2、R3)，其中PMOS(PM5-PM8)与NMOS(NM5、NM6)组成差分输入电流镜电路，PMOS(PM7、PM8)的栅极作为差分输入端，PMOS(PM5、PM6)作为电流镜的镜像对管，其源极接电源AVDD，栅极接恒定电流输入Ibias，PMOS(PM9-PM10)作为MOS电容管并联在电源AVDD与恒定电流输入Ibias两端，NMOS(NM5)与NMOS(NM6)的漏极之间连接有电阻(R2)，NMOS(NM6)的漏极和栅极、NMOS(NM7)的源极相连接，NMOS(NM7)的漏极与NMOS(NM8、NM9)的栅极相连接，NMOS(NM7)的栅极与NMOS(NM9)的漏极、PMOS(PM11)的栅极、PMOS(PM12)的栅极和漏极相连接，PMOS(PM11)的源极和漏极、PMOS(PM12)的源极与电源AVDD连接，NMOS(NM8)的漏极和源极、电阻(R3)的一端与地AVSS连接，电阻(R3)的另一端与相连接。

本发明的有益效果是：本发明采用有源负反馈共源共栅结构的电流偏置以增加输出电阻，进而提高压控振荡器的电源抑制比；另外本发明电路解决了压控振荡器起振难的技术问题。

附图说明

下面结合附图和实施例对本发明作进一步说明。

图1是现有技术中的一种环型VCO电路图；

图2是本发明一实施例环型VCO电路图；

图3是本发明另一实施例环型VCO电路图；

图4是本发明的模块框图。

附图标号说明：

101、203、303 ：使能控制电路

102、204 ：单端输入电压转电流电路

304 ：差分输入电压转电流电路

103、206、306 ：振荡电路

104、207、307 ：电平转换电路

105、208、308 ：缓冲器

205、305 ：微型电流源

202、302 ：电源去耦电路

100、201、301 ：环型VCO电路

具体实施方式

参照图4，环形压控振荡器电路，包括使能控制电路1，所述使能控制电路1的输出端连接有输入电压转电流电路2，所述输入电压转电流电路2的输出端连接有微型电流源7，所述微型电流源7的输出端连接有振荡电路4，所述振荡电路4的输出端连接有电平转换电路5，所述电平转换电路5的输出端连接有缓冲器6。

进一步作为优选的实施方式，所述输入电源连接有电源去耦电路8，所述电源去耦电路8的输出端分别与使能控制电路1、电压转电流电路2、微型电流源7、振荡电路4、电平转换电路5、缓冲器6连接。

进一步作为优选的实施方式，所述输入电压转电流电路2为单端输入电压转电流电路。

进一步作为优选的实施方式，所述输入电压转电流电路2为差分输入电压转电流电路。

进一步作为优选的实施方式，所述振荡电路4由单数个首尾相接的反相器模块串连组成。

进一步作为优选的实施方式，所述振荡电路4由3个首尾相接的反相器模块串连组成。

下面对本发明电路的工作原理作详细说明。

在本发明一实施例揭示一环型压控振荡器VCO，其包含有一使能控制电路、单端输入电压转电流电路、微型电流源、振荡电路、电平转换电路、缓冲器以及简单的电源去耦电路。使能控制电路可以关断VCO以实现低功耗设计；电压转电流电路将输入电压Vc转换成电流以提供给振荡电路；微型电流源为振荡电路的偏置电路中简单放大器PM16、PM19、PM22的有源负载；电平转换电路使振荡电路输出信号变成电源轨到轨输出信号，以提高逻辑摆幅；缓冲器由两个反相器串联构成，用来提高负载驱动能力，同时防止后级负载对VCO的反射影响。

在本发明另一实施例一环型压控振荡器VCO，其包含有一使能控制电路、差分输入电压转电流电路、微型电流源、振荡电路、电平转换电路、缓冲器以及简单的电源去耦电路。使能控制电路可以关断VCO以实现低功耗设计；差分输入电压转电流电路将控制输入电压Vc和基准电压Vb形成的差分电压转换成电流以提供给振荡电路；微型电流源为振荡电路的偏置电路中简单放大器PM14、PM18、PM20的有源负载；电平转换电路使振荡电路输出信号变成电源轨到轨输出信号，以提高逻辑摆幅；缓冲器由两个反相器串联构成，用来提高负载驱动能力，同时防止后级负载对VCO的反射影响。

本发明提出一种新型的环型VCO电路，较之传统的环型VCO电路，该新型的VCO电路的PSRR得到大大地改善，改善VCO的PSRR的基本原理是增加VCO振荡电路中偏置电路的输出电阻，使电源噪声绝大部分降在偏置电路上，而使振荡节点几乎不受到干扰。基于此原理，在新型的环型VCO电路中采用有源负反馈共源共栅结构作电流偏置以提高输出电阻，可改善VCO的PSRR。

请参照图2，图2为本发明一实施例环型VCO201电路。如图2所示，环型VCO201电路包含有一使能控制电路203、单端输入电压转电流电路204、微型电流源205、振荡电路206、电平转换电路207、缓冲器208以及简单的电源去耦电路202。

使能控制电路203用来实现低功耗设计，当使能信号Pd从高电平变为低电平时，PM3导通，PM5的栅极电平为高电平，PM5关断，其镜像电流管也关断，使微型电流源205和振荡电路206都没有偏置电流产生，从而没有振荡信号输出，同时，NM4的导通使NM7的源极为低电平，PM4的导通使NM7的栅极为高电平，进而使NM7导通，NM9的栅极被拉为低电平，致使NM9不导通，即PM10、NM9和R2这条支路也无电流通过(MOS管的泄漏电流忽略不计)。这样，通过使能控制电路203可以在不需要VCO工作时将其关断，以降低整个芯片的功耗。单端输入电压转电流电路204中的NM5将输入控制电压Vc转换成相应的电流旁路到地，来自基准(该基准不属于本文研究对象)的恒定电流Ibias与该旁路电流之差镜像到振荡电路206的偏置结构中，输入控制电压Vc越大，旁路电流越大，则镜像到振荡电路206的偏置结构中的电流越小，相应地，振荡频率越小，这说明VCO的增益是负的。当Vc的电平为0时，恒定电流Ibias全部镜像到振荡电路206的偏置结构中，振荡频率最大，而不像图1所示现有的环型VCO在Vc的电平为0时没有振荡频率输出，从而不会产生“不起振”问题，在零输入控制电压下仍有振荡频率输出，称之为“自起振”。其中，NM7形成一个MOS电阻，与NM8形成的MOS电容构成低通滤波电路，以减小单端输入电压转电流电路204的高频噪声对振荡电路206的影响。另外，负反馈电阻R2用来提高VCO增益的线性度。振荡电路206由分别以3个相同的有源负反馈共源共栅结构作偏置的3个相同的CSL单元首尾串联而成。有源负反馈共源共栅结构比普通共源共栅结构具有更高的输出电阻，如图1所示，从PM7的漏端向电源看进去的电阻约为gpm7*rop7*rop6，其中rop7、rop6分别为PM7、PM6的输出阻抗，gpm7为PM7的跨导。在有源负反馈共源共栅结构中，如图2所示，由于PM14的栅极电平受到微型电流源205的恒定电流的约束，其更不易受到PM16的漏极电平变化的影响，使得通过PM16、PM15的电流更加恒定，从而产生更高的输出阻抗，从PM16的漏端向电源看进去的电阻约为AV14*gpm16*rop16*rop15，其中rop16、rop15分别为PM16、PM15的输出阻抗，gpm16为PM16的跨导，AV14为PM14与微型电流源205构成放大器的电压增益。在相同电流和管子尺寸的条件下，gpm7*rop7*rop6和gpm16*rop16*rop15近似相等，则有源负反馈共源共栅结构比普通共源共栅结构的输出电阻高AV14倍，更有利于抗电源噪声能力的提高。这里采用微型电流源205作反馈管子PM14、PM18、PM20的偏置负载，主要是因为低偏置电流不但可以增加电压增益，进而增加有源负反馈共源共栅等效输出电阻，而且在一定的程度上减小了总功耗。由于振荡电路206的输出不是电源轨到轨输出，故须在其后加一级电平转换电路207以提高逻辑摆幅，其中电平转换电路207的第一级采用以二极管连接形式的MOS管作负载的差分输入差分输出电路，因为该电路的小信号电压增益为输入管和负载管的跨导之比，具有良好的线性度，进而减小电平转换电路207对输出频率占空比的影响。另外，为平衡电平转换电路207输入管的电容对其中两个振荡节点产生的负载影响，需在另一个振荡节点，即NM15的栅极，加一个MOS电容PM29。缓冲器208由两个相同的反相器串联构成，用来提高负载驱动能力，同时防止后级负载对VCO的反射影响。由于共用一条电源总线的电路模块较多，如果一个电路模块内部产生的高频噪声耦合到电源总线上，会对其它电路模块产生不良影响，故在各个电路模块电源附近加一个简单的高频去耦电路是合适的，电源去耦电路202可在一定程度上虑除高频噪声，MOS电容PMO和MOS电容NM1较大，可虑除频率较低的高频噪声，并且为了防止MOS电容的击穿，它们都串联了一个较小的电阻；MOS电容NMO较小，可虑除频率较高的高频噪声，它采用工艺库中栅氧厚度大的MOS管作电容，以防击穿。

纵所周知，差分对电路具有良好的共模噪声抑制能力，基于此，对上述实施例进行改善，将单端输入电压转电流电路204替换为差分输入电压转电流电路304，以抑制偏置电流Ibias中的噪声进入振荡电路306。差分输入电压转电流电路304的偏置电压Vb来自基准电路(该基准不属于本文研究对象)，电阻R2用来提高电压转电流的线性度，并且不消耗电压余度。该另一实施例的其它部分与上述实施例相同。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims

1.环形压控振荡器电路，其特征在于：包括使能控制电路(1)，所述使能控制电路(1)的输出端连接有电压转电流电路(2)，所述电压转电流电路(2)的输出端连接有微型电流源(7)，所述微型电流源(7)的输出端连接有振荡电路(4)，所述振荡电路(4)的输出端连接有电平转换电路(5)，所述电平转换电路(5)的输出端连接有缓冲器(6)，输入电源连接有电源去耦电路(8)，所述去耦电路(8)的输出端分别与使能控制电路(1)、电压转电流电路(2)、微型电流源(7)、振荡电路(4)、电平转换电路(5)、缓冲器(6)连接，上述的各电路功能如下：

使能控制电路(1)：不需要振荡频率输出时关断VCO电路，减少整个芯片的总功耗；

电压转电流电路(2)：将输入电压Vc转换成电流以提供给振荡电路(4)；

微型电流源(7)：是振荡电路(4)的偏置电路中的简单放大器的有源负载；

振荡电路(4)：根据输入的电流产生振荡频率；

电平转换电路(5)：将振荡器产生(4)的振荡频率信号转换成所需要的轨到轨信号，以提高逻辑摆幅；

缓冲器(6)：提高负载驱动能力，同时防止后级负载对VCO的反射影响；

电源去耦电路(8)：消除各个电路模块附近的高频噪声。

2.根据权利要求1所述的环形压控振荡器电路，其特征在于：所述电压转电流电路(2)为单端输入电压转电流电路。

3.根据权利要求1所述的环形压控振荡器电路，其特征在于：所述电压转电流电路(2)为差分输入电压转电流电路。

4.根据权利要求1所述的环形压控振荡器电路，其特征在于：所述振荡电路(4)由单数个首尾相接的反相器模块串连组成。

5.根据权利要求4所述的环形压控振荡器电路，其特征在于：所述振荡电路(4)由3个首尾相接的反相器模块串连组成。

6.根据权利要求4或5所述的环形压控振荡器电路，其特征在于：所述反相器模块包括P场效应管PM14～PM16和N场效应管NM14、N场效应管NM15，反相器模块的输入端与N场效应管NM14的栅极连接，N场效应管NM14、N场效应管NM15的源极接地AVSS，反相器模块的输出端与N场效应管NM14的漏极、N场效应管NM15的漏极和栅极、P场效应管PM16的漏极相连接，P场效应管PM16的栅极与P场效应管PM14的漏极、微型电流源(7)的输出端连接，P场效应管PM14的源极接电源AVDD，P场效应管PM14的栅极与P场效应管PM15的漏极、P场效应管PM16的源极连接，P场效应管PM15源极接AVDD、栅极与电压转电流电路(2)的输出端连接。

7.根据权利要求2所述的环形压控振荡器电路，其特征在于：所述单端输入电压转电流电路包括P场效应管PM5～PM10、N场效应管NM5～NM9和电阻R2，其中P场效应管PM5、P场效应管PM6与N场效应管NM5组成电流镜电路，N场效应管NM5的栅极作为单端输入端，P场效应管PM5、P场效应管PM6作为电流镜的镜像对管，其源极接电源AVDD，栅极接恒定电流输入Ibias，P场效应管PM7、P场效应管PM8作为MOS电容管并联在电源AVDD与恒定电流输入Ibias两端，N场效应管NM5的漏极与N场效应管NM6的漏极和栅极、N场效应管NM7的源极相连接，N场效应管NM7的漏极与N场效应管NM8、N场效应管NM9的栅极相连接，N场效应管NM7的栅极与N场效应管NM9的漏极、P场效应管PM9的栅极、P场效应管PM10的栅极和漏极相连接，P场效应管PM9的源极和漏极、P场效应管PM10的源极与电源AVDD连接，N场效应管NM8的漏极和源极、电阻R2的一端与地AVSS连接，电阻R2的另一端与N场效应管NM9的源极相连接。

8.根据权利要求3所述的环形压控振荡器电路，其特征在于：所述差分输入电压转电流电路包括P场效应管PM5～PM12、N场效应管NM5～NM9和电阻R2、电阻R3，其中P场效应管PM5～PM8与N场效应管NM55、N场效应管NM6组成差分输入电流镜电路，P场效应管PM7、P场效应管PM8的栅极作为差分输入端，P场效应管PM5、P场效应管PM6作为电流镜的镜像对管，其源极接电源AVDD，栅极接恒定电流输入Ibias，P场效应管PM9、P场效应管PM10作为MOS电容管并联在电源AVDD与恒定电流输入Ibias两端，N场效应管NM5与N场效应管NM6的漏极之间连接有电阻R2，N场效应管NM6的漏极和栅极、N场效应管NM7的源极相连接，N场效应管NM7的漏极与N场效应管NM8、N场效应管NM9的栅极相连接，N场效应管NM7的栅极与N场效应管NM9的漏极、P场效应管PM11的栅极、P场效应管PM12的栅极和漏极相连接，P场效应管PM11的源极和漏极、P场效应管PM12的源极与电源AVDD连接，N场效应管NM8的漏极和源极、电阻R3的一端与地AVSS连接，电阻R3的另一端与相连接。