CN104579260A

CN104579260A - 用于射频识别的迟滞比较器

Info

Publication number: CN104579260A
Application number: CN201310496333.3A
Authority: CN
Inventors: 傅志军; 马和良
Original assignee: Shanghai Huahong Integrated Circuit Co Ltd
Current assignee: Shanghai Huahong Integrated Circuit Co Ltd
Priority date: 2013-10-21
Filing date: 2013-10-21
Publication date: 2015-04-29
Anticipated expiration: 2033-10-21
Also published as: CN104579260B

Abstract

本发明公开了一种用于射频识别的迟滞比较器，包括：一第一级放大电路，用于对两个差动输入信号进行放大；一双端输入转单端输出电路，与所述第一级放大电路相连接，用于将经所述第一级放大电路放大输出的两个差动输入信号转换成单端的输出信号；一迟滞比较电路，与所述双端输入转单端输出电路相连接，用于解调出对应的数字信号；一输出驱动电路，与所述迟滞比较电路相连接，用于对所述迟滞比较电路的输出信号进行驱动后输出；一电流镜电路，用于为所述第一级放大电路和迟滞比较电路提供镜像电流。本发明能够简化设计参数，易于电路设计，且工作稳定可靠。

Description

用于射频识别的迟滞比较器

技术领域

本发明涉及模拟集成电路中迟滞比较器领域，特别是涉及一种用于射频识别的迟滞比较器。

背景技术

随着上海浦东物联网协会的成立，射频识别技术也势必得到进一步的发展，而在射频识别的标签电路设计中，尤其是解调电路设计中，经常需要用到迟滞比较器模块。传统的迟滞比较器如图1所示，其包括第一级放大电路（由NMOS晶体管M1～M3，PMOS晶体管M4、M5组成）、正反馈电路（由NMOS晶体管M6～M9，PMOS晶体管M10、M11组成）、双端输入转单端输出电路（由NMOS晶体管M12～M14，PMOS晶体管M15、M16组成）和输出驱动电路（由NMOS晶体管M17、M19，PMOS晶体管M18、M20组成）。这种常见的迟滞比较器是在放大回路中加上正反馈，使得输入电压的阈值会根据输入信号而变化，从而具有滤除噪声的功能，即迟滞功能。然而在射频识别标签工作过程中，传统的迟滞比较器正反馈电路比较难以设计，相关参数之间会互相影响，如果设计不好，很容易导迟滞比较器工作不稳定以及解调数据错误，这可能会导致最终的通讯失败，从而影响系统的交易。

发明内容

本发明要解决的技术问题是提供一种用于射频识别的迟滞比较器，能够简化设计参数，易于电路设计，且工作稳定可靠。

为解决上述技术问题，本发明的用于射频识别的迟滞比较器，包括：

一第一级放大电路，用于对两个差动输入信号进行放大；

一双端输入转单端输出电路，与所述第一级放大电路相连接，用于将经所述第一级放大电路放大输出的两个差动输入信号转换成单端的输出信号；

一迟滞比较电路，与所述双端输入转单端输出电路相连接，用于解调出对应的数字信号；

一输出驱动电路，与所述迟滞比较电路相连接，用于对所述迟滞比较电路的输出信号进行驱动后输出；

一电流镜电路，用于为所述第一级放大电路和迟滞比较电路提供镜像电流。

本发明在传统迟滞比较器的基础上做了修改和调整，将传统迟滞比较器中的正反馈电路设计成单独的迟滞比较电路，减小了相关参数之间的互相影响，使迟滞比较器设计自由度比较大，易于迟滞比较器的电路设计，且迟滞比较器工作稳定可靠。

本发明适用于13.56MHz RFID（射频识别）。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的迟滞比较器电路原理图；

图2是所述用于射频识别的迟滞比较器一实施例电路结构图。

具体实施方式

由于在标签工作过程中，迟滞比较器的稳定工作是非常关键的，否则很容易导致解调出的信号是错误的，从而导致整个通讯失败。因此设计稳定可靠的迟滞比较器就非常关键和重要。

参见图2所示，在本发明的一实施例中，所述用于射频识别的迟滞比较器，包括一第一级放大电路，一双端输入转单端输出电路，一迟滞比较电路，一输出驱动电路，一电流镜电路。

所述第一级放大电路由NMOS晶体管MN1～MN3，PMOS晶体管MP1、MP2组成；对两个差动输入信号IN+和IN-进行放大，并将放大后的差动输入信号输入到双端输入转单端输出电路中。

PMOS晶体管MP1、MP2的源极与电源电压VDD端相连接，PMOS晶体管MP1的栅极和漏极与NMOS晶体管MN2的漏极相连接，PMOS晶体管MP2的栅极和漏极与NMOS晶体管MN3的漏极相连接，NMOS晶体管MN2的源极和NMOS晶体管MN3的源极与NMOS晶体管MN1的漏极相连接；NMOS晶体管MN2的栅极输入信号IN+，NMOS晶体管MN3的栅极输入信号IN-；NMOS晶体管MN1的源极接地；NMOS晶体管MN1的栅极输入偏置电压VB1，该偏置电压VB1需要从外部输入。

在所述第一级放大电路中通过偏置电压VB1端NMOS晶体管MN1就镜像到了一定的偏置电流，这样就给第一级放大电路提供了稳定的工作电流。第一级放大电路的输入端采用NMOS晶体管，作为负载的PMOS晶体管MP1、MP2采用二极管连接方式，PMOS晶体管MP1、MP2的漏极作为第一级放大电路的输出端。在具体电路设计中，NMOS晶体管MN2、MN3是输入对管，其跨导大小直接影响后续的迟滞量；因此在设计时，NMOS晶体管MN2、MN3的尺寸是一组重要的设计参数，其尺寸大小可以直接根据电路具体需求进行调整。

所述双端输入转单端输出电路由NMOS晶体管MN4、MN5，PMOS晶体管MP3、MP4组成。PMOS晶体管MP3、MP4的源极与电源电压VDD端相连接；PMOS晶体管MP3的栅极与第一级放大电路中的NMOS晶体管MN2的漏极相连接；PMOS晶体管MP4的栅极与第一级放大电路中的NMOS晶体管MN3的漏极相连接；PMOS晶体管MP3的漏极与NMOS晶体管MN4的栅极和漏极以及NMOS晶体管MN5的栅极相连接；NMOS晶体管MN4的源极接地；PMOS晶体管MP4的漏极与NMOS晶体管MN5的漏极相连接；NMOS晶体管MN5的源极接地。

所述迟滞比较电路由NMOS晶体管MN6～MN8，PMOS晶体管MP5～MP7组成。PMOS晶体管MP5、MP7的源极与电源电压VDD端相连接；PMOS晶体管MP5的漏极与PMOS晶体管MP6的源极相连接，PMOS晶体管MP5的栅极输入偏置电压VB2。PMOS晶体管MP6的漏极与NMOS晶体管MN7的漏极、PMOS晶体管MP7的栅极、NMOS晶体管MN8的栅极、所述双端输入转单端输出电路中的PMOS晶体管MP4的漏极和NMOS晶体管MN5的漏极相连接。

NMOS晶体管MN7的源极与NMOS晶体管MN6的漏极相连接，NMOS晶体管MN6的源极接地。NMOS晶体管MN6的栅极输入偏置电压VB1。PMOS晶体管MP6的栅极与NMOS晶体管MN7的栅极、PMOS晶体管MP7的漏极和NMOS晶体管MN8的漏极相连接。NMOS晶体管MN8的源极接地。

在迟滞比较电路中，偏置电压VB2和VB1非常关键，其偏置电压值直接决定PMOS晶体管MP5和NMOS晶体管MN6的电流大小，而PMOS晶体管MP5和NMOS晶体管MN6的电流决定着迟滞量的大小。因此，PMOS晶体管MP5和NMOS晶体管MN6的电流值是一组重要的设计参数。在本实施例中，可以采用电流镜的方式来控制其电流值的大小。PMOS晶体管MP5和NMOS晶体管MN6的尺寸大小是另外一组重要的设计参数，其尺寸大小也决定着迟滞量。PMOS晶体管MP5和NMOS晶体管MN6的电流可以设计成不对称的，因为在射频识别的解调电路中，两边的迟滞量不一定要对称的，而且很多时候就是需要设计成不对称的。具体的电流值可以根据具体需求设计和调整。但是流过PMOS晶体管MP5或者NMOS晶体管MN6的电流不能超过NMOS晶体管MN1的电流。

迟滞比较电路的输出结果最后送到输出驱动电路中，经过驱动再最终输出。

所述输出驱动电路由NMOS晶体管MN9、MN10，PMOS晶体管MP8、MP9组成。PMOS晶体管MP8、MP9的源极与电源电压VDD端相连接；PMOS晶体管MP8的栅极与NMOS晶体管MN9的栅极和所述迟滞比较电路中NMOS晶体管MN8的漏极相连接。PMOS晶体管MP8的漏极与NMOS晶体管MN9的漏极、PMOS晶体管MP9的栅极和NMOS晶体管MN10的栅极相连接。NMOS晶体管MN9和NMOS晶体管MN10的源极接地。PMOS晶体管MP9的漏极与NMOS晶体管MN10的漏极相连接，其连接的节点作为所述用于射频识别的迟滞比较器的输出端OUT。

所述电流镜电路由NMOS晶体管MN11、MN12，PMOS晶体管MP10组成。PMOS晶体管MP10的源极与电源电压VDD端相连接；PMOS晶体管MP10的栅极与漏极和NMOS晶体管MN12的漏极相连接，且由连接的节点端输出偏置电压VB2。NMOS晶体管MN11的漏极与栅极和NMOS晶体管MN12的栅极相连接，并且作为偏置电压VB1的输入端。NMOS晶体管MN11源极和NMOS晶体管MN12源极接地。所述电流镜电路通过偏置电压VB1端和偏置电压VB2端为所述第一级放大电路中NMOS晶体管MN1和所述迟滞比较电路中NMOS晶体管MN6，PMOS晶体管MP5提供镜像电流。这样提供的镜像电流最大限度的保证了电流值的一致性，利于所述用于射频识别的迟滞比较器的稳定工作。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims

1.一种用于射频识别的迟滞比较器，其特征在于，包括：

一第一级放大电路，用于对两个差动输入信号进行放大；

2.如权利要求1所述的迟滞比较器，其特征在于：

所述第一级放大电路由第一NMOS晶体管（MN1）、第二NMOS晶体管（MN2）和第三NMOS晶体管（MN3），第一PMOS晶体管（MP1）和第二PMOS晶体管（MP2）组成；

第一PMOS晶体管（MP1）和第二PMOS晶体管（MP2）的源极与电源电压VDD端相连接；第一PMOS晶体管（MP1）的栅极和漏极与第二NMOS晶体管（MN2）的漏极相连接，第二PMOS晶体管（MP2）的栅极和漏极与第三NMOS晶体管（MN3）的漏极相连接；第二NMOS晶体管（MN2）的源极和第三NMOS晶体管（MN3）的源极与第一NMOS晶体管（MN1）的漏极相连接；第二NMOS晶体管（MN2）的栅极输入信号IN+，第三NMOS晶体管（MN3）的栅极输入信号IN-；第一NMOS晶体管（MN1）的源极接地；第一NMOS晶体管（MN1）的栅极输入第一偏置电压VB1。

3.如权利要求1或2所述的迟滞比较器，其特征在于：

所述双端输入转单端输出电路由第四NMOS晶体管（MN4）、第五NMOS晶体管（MN5）、第三PMOS晶体管（MP3）和第四PMOS晶体管（MP4）组成；第三PMOS晶体管（MP3）和第四PMOS晶体管（MP4）的源极与电源电压VDD端相连接；第三PMOS晶体管（MP3）的栅极与第一级放大电路中的第二NMOS晶体管（MN2）的漏极相连接；第四PMOS晶体管（MP4）的栅极与第一级放大电路中的第三NMOS晶体管（MN3）的漏极相连接；第三PMOS晶体管（MP3）的漏极与第四NMOS晶体管（MN4）的栅极和漏极以及第五NMOS晶体管（MN5）的栅极相连接；第四NMOS晶体管（MN4）的源极接地；第四PMOS晶体管（MP4）的漏极与第五NMOS晶体管（MN5）的漏极相连接；第五NMOS晶体管（MN5）的源极接地。

4.如权利要求3所述的迟滞比较器，其特征在于：

所述迟滞比较电路由第六NMOS晶体管（MN6）、第七NMOS晶体管（MN7），第八NMOS晶体管（MN8），第五PMOS晶体管（MP5），第六PMOS晶体管（MP6），和第七PMOS晶体管（MP7）组成；

第五PMOS晶体管（MP5）和第七PMOS晶体管（MP7）的源极与电源电压VDD端相连接；第五PMOS晶体管（MP5）的漏极与第六PMOS晶体管（MP6）的源极相连接，第五PMOS晶体管（MP5）的栅极输入第二偏置电压VB2；第六PMOS晶体管（MP6）的漏极与第七NMOS晶体管（MN7）的漏极、第七PMOS晶体管（MP7）的栅极、第八NMOS晶体管（MN8）的栅极、所述双端输入转单端输出电路中的第四PMOS晶体管（MP4）的漏极和第五NMOS晶体管（MN5）的漏极相连接；

第七NMOS晶体管（MN7）的源极与第六NMOS晶体管（MN6）的漏极相连接，第六NMOS晶体管（MN6）的源极接地；第六NMOS晶体管（MN6）的栅极输入第一偏置电压VB1；第六PMOS晶体管（MP6）的栅极与第七NMOS晶体管（MN7）的栅极、第七PMOS晶体管（MP7）的漏极和第八NMOS晶体管（MN8）的漏极相连接；第八NMOS晶体管（MN8）的源极接地。

5.如权利要求4所述的迟滞比较器，其特征在于：流过第五PMOS晶体管（MP5）或者第六NMOS晶体管（MN6）的电流小于等于所述第一级放大电路中第一NMOS晶体管（MN1）的电流。

6.如权利要求4所述的迟滞比较器，其特征在于：

所述输出驱动电路由第九NMOS晶体管（MN9），第十NMOS晶体管（MN10），第八PMOS晶体管（MP8）和第九PMOS晶体管（MP9）组成；

第八PMOS晶体管（MP8）和第九PMOS晶体管（MP9）的源极与电源电压VDD端相连接；第八PMOS晶体管（MP8）的栅极与第九NMOS晶体管（MN9）的栅极和所述迟滞比较电路中第八NMOS晶体管（MN8）的漏极相连接；第八PMOS晶体管（MP8）的漏极与第九NMOS晶体管（MN9）的漏极、第九PMOS晶体管（MP9）的栅极和第十NMOS晶体管（MN10）的栅极相连接；第九NMOS晶体管（MN9）和第十NMOS晶体管（MN10）的源极接地；第九PMOS晶体管（MP9）的漏极与第十NMOS晶体管（MN10）的漏极相连接，其连接的节点作为所述用于射频识别的迟滞比较器的输出端OUT。

7.如权利要求6所述的迟滞比较器，其特征在于：

所述电流镜电路由第十一NMOS晶体管MN11，第十二NMOS晶体管MN12，第十PMOS晶体管（MP10）组成；第十PMOS晶体管（MP10）的源极与电源电压VDD端相连接；第十PMOS晶体管（MP10）的栅极与漏极和第十二NMOS晶体管（MN12）的漏极相连接，且由连接的节点端输出第二偏置电压VB2。第十一NMOS晶体管（MN11）的漏极与栅极和第十二NMOS晶体管（MN12）的栅极相连接，并且作为第一偏置电压VB1的输入端；第十一NMOS晶体管（MN11）源极和第十二NMOS晶体管（MN12）源极接地；

所述电流镜电路通过第一偏置电压VB1端和第二偏置电压VB2端为所述第一级放大电路中第一NMOS晶体管（MN1）和所述迟滞比较电路中第六NMOS晶体管（MN6），第五PMOS晶体管（MP5）提供镜像电流。