CN117318464B - 一种开关功率管可调限流值的限流保护电路 - Google Patents

Abstract

一种开关功率管可调限流值的限流保护电路，用于控制一外部采样功率管P中的电流不超过预设限定值，其包括：放大器OP1、电流源I_BIA、NMOS1～NMOS14、PMOS1～PMOS13、电阻R_SET、电阻R1、电容C1以及延时电路，其中：放大器OP1的正极与一电压V_REF连接，放大器OP1的负极与电阻R1的第一端连接，放大器OP1的输出端与电容C1的第一端连接，电容C1的第二端与电阻R1的第二端连接，电容C1的第二端与电阻R_SET的第一端连接，R_SET的第二端接地，电流源I_BIA与NMOS1的漏极、NMOS1的栅极、NMOS2的栅极、NMOS6的栅极、NMOS9的栅极、NMOS10的栅极、NMOS11的栅极连接，NMOS1～NMOS7的源极、NMOS9～NMOS10的源极共线，一输入电压V_IN与PMOS3的漏极、PMOS8的漏极、PMOS9的漏极、PMOS12的漏极、PMOS13的漏极、外部采样功率管P的漏极连接。

Description

一种开关功率管可调限流值的限流保护电路

技术领域

本发明涉及微电子集成技术领域，具体而言，涉及一种开关功率管可调限流值的限流保护电路。

背景技术

目前在开关控制芯片中，经常需要有持续的输出电流，但在芯片处于特定的工作环境如高温、低压状态时，芯片会进入保护或者重启状态，可能会导致输出电流变大或者突变的情况，甚至在某些极限的情况下突变电流会远超出功率驱动管能承受的最大电流能力，如果没有专门的限流保护结构对输出电流加以限制，芯片很容易因功率驱动管烧毁而无法正常工作。

在传统的限流保护结构中，通常以电阻采样的方式在输出管与地线之间串联小电阻来接收输出电流值的大小，当输出电流过大时，电流通过采样电阻产生一个较大的采样电平，当采样电压达到设定电压值时，由采样控制电路产生控制信号，限制输出电流的增大或者使输出管处于关断状态，然而，由于在输出结构中引入小电阻的缘故，功率驱动管本身的导通电阻进一步增大，限制了该结构在正常工作情况下的工作性能。

发明内容

本发明提供一种开关功率管可调限流值的限流保护电路，用以解决上述现有技术存在的问题。

为达到上述目的，本发明提供了一种开关功率管可调限流值的限流保护电路，用于控制一外部采样功率管P中的电流不超过预设限定值，其包括：放大器OP1、电流源I_BIA、NMOS1～NMOS14、PMOS1～PMOS13、电阻R_SET、电阻R1、电容C1以及延时电路，其中：

放大器OP1的正极与一电压V_REF连接，放大器OP1的负极与电阻R1的第一端连接，放大器OP1的输出端与电容C1的第一端连接，电容C1的第二端与电阻R1的第二端连接，电容C1的第二端与电阻R_SET的第一端连接，R_SET的第二端接地，

电流源I_BIA与NMOS1的漏极、NMOS1的栅极、NMOS2的栅极、NMOS6的栅极、NMOS9的栅极、NMOS10的栅极、NMOS11的栅极连接，

NMOS1～NMOS7的源极、NMOS9～NMOS10的源极共线，

一输入电压V_IN与PMOS3的漏极、PMOS8的漏极、PMOS9的漏极、PMOS12的漏极、PMOS13的漏极、外部采样功率管P的漏极连接，

外部采样功率管P的源极连接一负载R_load后接地，

一电压输出端V_OUT与PMOS1的漏极连接，PMOS1的源极与PMOS2的漏极连接，PMOS2的源极与NMOS2的漏极、NMOS3的漏极、NMOS4的漏极连接，

PMOS1、PMOS6、PMOS10共栅极，PMOS2的栅极与PMOS4的栅极、PMOS5的栅极、PMOS7的栅极、PMOS11的栅极、NMOS5的漏极、NMOS6的漏极共线，

PMOS3的源极与PMOS4的漏极、PMOS6的漏极连接，

PMOS4的源极与PMOS5的漏极连接，

PMOS7的源极、NMOS7的漏极、NMOS7的栅极、NMOS5的栅极、NMOS4的栅极共线，

PMOS8的源极与PMOS9的源极、PMOS10的漏极连接，

PMOS10的源极与PMOS11的漏极连接，PMOS11的源极与电阻R_SET的第一端连接，

PMOS12的栅极与PMOS13的栅极、NMOS12的漏极连接，NMOS12的源极与NMOS9的漏极连接，

PMOS13的源极与延时电路的第一端以及NMOS10的漏极连接，

NMOS14的源极与延时电路的第一端、NMOS13的漏极以及连接，

NMOS13的栅极与延时电路的第二端连接，NMOS13的源极与NMOS11的漏极连接，

NMOS3、NMOS4、NMOS7的宽长比为2:1:1。

本发明提供的开关功率管可调限流值的限流保护电路综合考虑了采样精度、速度以及功耗等因素，大大提高了芯片限流的反应速度和精度，实现了在轻载情况下有效降低电路的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例的开关功率管可调限流值的限流保护电路的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一个实施例的开关功率管可调限流值的限流保护电路的示意图，如图1所示，本发明提供的开关功率管可调限流值的限流保护电路用于控制一外部采样功率管P中的电流不超过预设限定值包括：放大器OP1、电流源I_BIA、NMOS1～NMOS14、PMOS1～PMOS13、电阻R_SET、电阻R1、电容C1以及延时电路，其中：

图1所示的MN1即NMOS1，MN2即NMOS2，以此类推，MP1即PMOS1，MP2即PMOS2，以此类推。

放大器OP1的正极与一电压V_REF连接，放大器OP1的负极与电阻R1的第一端连接，放大器OP1的输出端与电容C1的第一端连接，电容C1的第二端与电阻R1的第二端连接，电容C1的第二端与电阻R_SET的第一端连接，R_SET的第二端接地，

电流源I_BIA与NMOS1的漏极、NMOS1的栅极、NMOS2的栅极、NMOS6的栅极、NMOS9的栅极、NMOS10的栅极、NMOS11的栅极连接，

NMOS1～NMOS7的源极、NMOS9～NMOS10的源极共线，

一输入电压V_IN与PMOS3的漏极、PMOS8的漏极、PMOS9的漏极、PMOS12的漏极、PMOS13的漏极、外部采样功率管P的漏极连接，

外部采样功率管P的源极连接一负载R_load后接地，

一电压输出端V_OUT与PMOS1的漏极连接，PMOS1的源极与PMOS2的漏极连接，PMOS2的源极与NMOS2的漏极、NMOS3的漏极、NMOS4的漏极连接，

PMOS1、PMOS6、PMOS10共栅极，PMOS2的栅极与PMOS4的栅极、PMOS5的栅极、PMOS7的栅极、PMOS11的栅极、NMOS5的漏极、NMOS6的漏极共线，

PMOS3的源极与PMOS4的漏极、PMOS6的漏极连接，

PMOS4的源极与PMOS5的漏极连接，

PMOS7的源极、NMOS7的漏极、NMOS7的栅极、NMOS5的栅极、NMOS4的栅极共线，

PMOS8的源极与PMOS9的源极、PMOS10的漏极连接，

PMOS10的源极与PMOS11的漏极连接，PMOS11的源极与电阻R_SET的第一端连接，

PMOS12的栅极与PMOS13的栅极、NMOS12的漏极连接，NMOS12的源极与NMOS9的漏极连接，

PMOS13的源极与延时电路的第一端以及NMOS10的漏极连接，

NMOS14的源极与延时电路的第一端、NMOS13的漏极以及连接，

NMOS13的栅极与延时电路的第二端连接，NMOS13的源极与NMOS11的漏极连接，

NMOS3、NMOS4、NMOS7的宽长比为2:1:1。

图1中标注的GATE为MOSFET的栅端，也可以理解为MOSFET的门级。图1中标示LPS的元件均属于LPS电路，OP1是LPS电路的一部分，OP1输出LPS（Loop Circuit Single）信号，以控制NMOS 12和NMOS 14，使得整体电路环路稳定。图1中标注的ERC（Energy ReductionCircuit）为节能电路，输出ERC信号，轻载时通过该电路可以降低整体电路的损耗。

记负载R_load中的电流为I_load，图1空载时，I_load为零，此时Gate端电压等于0V，导通电阻为R_CS的镜像管PMOS3和采样管PMOS8完全导通，导通电阻为R_SW的外部采样功率管P也完全导通。因为R_SW很小，所以可以认为此时电压输出端V_OUT的电压等于输入电压V_IN。此时虽然MP13和MP8漏源间电压有所下降，但是因为压降很小，所以可以认为通过PMOS1、PMOS6和PMOS10的电流是一样的，故而NMOS3、NMOS4、NMOS5和NMOS8没有电流通过。此时会有ERC和LPS信号电平为0，从而关断NMOS8、NMOS12和NMOS14管，电路处于非限流状态。

当图1所示的电路带载时，负载电流I_load在零的基础上增加一个小的变化量∆I_L，输出电压V_OUT随即降低一个∆V变化量，如果此时NMOS3、NMOS4、NMOS5和NMOS8中电流为零的话，那么为了保持MP6支路电流不变的话，节点V_PMOS电压也要降低一个∆V，PMOS6上增加电流大小为：

所以一旦负载中有电流变化，就会在管NMOS7中产生相应的电流变化。假设此时负载电流变化量为∆I_L，那么在输出电压V_OUT上变化量为：

而对于通过NMOS4中的电流∆I_CS会在NMOS3和NMOS4中产生一个镜像电流，设这个电流比例为M（0<M≤1），因此在NMOS3、NMOS4的支路电流有：

这个电流会经由PMOS1镜像到PMOS6和PMOS10中，因此由节点V_PMOS的电压相对于V_OUT的电压差变化所引起的PMOS6和PMOS10支路电流变化量为

根据饱和区电流表达式知道，节点V_PMOS的电压相对于V_OUT的电压差为：

由此得出

，其中，/>为输出与短接的时候电路的跨导。

为了实现在轻载情况下减小电路功耗，本发明设计了ERC跳变信号来控制比例系数M的大小，NMOS3、NMOS4、NMOS7的宽长比为2:1:1，当M取值为1时，ERC信号为高，保持NMOS8使能开关管导通，此时流过PMOS1和PMOS6的支路电流完全相等，从而有V_PMOS等于V_OUT。此时由于ERC信号的跳变会关断NMOS8使能开关管使得M的取值变为1/2，当M突然变小的情况下会引起∆I_CS的一个突然减小，从而就实现了在轻载状况下有效降低自身功耗的目的。

本发明提供的开关功率管可调限流值的限流保护电路综合考虑了采样精度、速度以及功耗等因素，大大提高了芯片限流的反应速度和精度，实现了在轻载情况下有效降低电路的功耗。

本领域普通技术人员可以理解：附图只是一个实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域普通技术人员可以理解：实施例中的装置中的模块可以按照实施例描述分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (1)

1.一种开关功率管可调限流值的限流保护电路，用于控制一外部采样功率管P中的电流不超过预设限定值，其特征在于，包括：放大器OP1、电流源I_BIA、NMOS1～NMOS14、PMOS1～PMOS13、电阻R_SET、电阻R1、电容C1以及延时电路，其中：

放大器OP1的正极与一电压V_REF连接，放大器OP1的负极与电阻R1的第一端连接，放大器OP1的输出端与电容C1的第一端连接，电容C1的第二端与电阻R1的第二端连接，电容C1的第二端与电阻R_SET的第一端连接，R_SET的第二端接地，

电流源I_BIA与NMOS1的漏极、NMOS1的栅极、NMOS2的栅极、NMOS6的栅极、NMOS9的栅极、NMOS10的栅极、NMOS11的栅极连接，

NMOS1～NMOS7的源极、NMOS9～NMOS10的源极共线，

一输入电压V_IN与PMOS3的漏极、PMOS8的漏极、PMOS9的漏极、PMOS12的漏极、PMOS13的漏极、外部采样功率管P的漏极连接，

外部采样功率管P的源极连接一负载R_load后接地，

一电压输出端V_OUT与PMOS1的漏极连接，PMOS1的源极与PMOS2的漏极连接，PMOS2的源极与NMOS2的漏极、NMOS3的漏极、NMOS4的漏极连接，

PMOS1、PMOS6、PMOS10共栅极，PMOS2的栅极与PMOS4的栅极、PMOS5的栅极、PMOS7的栅极、PMOS11的栅极、NMOS5的漏极、NMOS6的漏极共线，

PMOS3的源极与PMOS4的漏极、PMOS6的漏极连接，

PMOS4的源极与PMOS5的漏极连接，

PMOS7的源极、NMOS7的漏极、NMOS7的栅极、NMOS5的栅极、NMOS4的栅极共线，

PMOS8的源极与PMOS9的源极、PMOS10的漏极连接，

PMOS10的源极与PMOS11的漏极连接，PMOS11的源极与电阻R_SET的第一端连接，

PMOS12的栅极与PMOS13的栅极、NMOS12的漏极连接，NMOS12的源极与NMOS9的漏极连接，

PMOS13的源极与延时电路的第一端以及NMOS10的漏极连接，

NMOS14的源极与延时电路的第一端、NMOS13的漏极以及连接，

NMOS13的栅极与延时电路的第二端连接，NMOS13的源极与NMOS11的漏极连接，

NMOS3、NMOS4、NMOS7的宽长比为2:1:1。