CN113129833A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113129833A
CN113129833A CN202011578410.6A CN202011578410A CN113129833A CN 113129833 A CN113129833 A CN 113129833A CN 202011578410 A CN202011578410 A CN 202011578410A CN 113129833 A CN113129833 A CN 113129833A
Authority
CN
China
Prior art keywords
transistor
scan
period
line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011578410.6A
Other languages
English (en)
Inventor
吴暻焕
郑镇泰
贾智铉
郭源奎
朴亨埈
卞昌洙
李知恩
印海静
黄元美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113129833A publication Critical patent/CN113129833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

显示装置可以包括：像素，联接至第一扫描线、第二扫描线、发射控制线和数据线；第一扫描驱动器，在第一时段和第二时段中向第一扫描线提供第一扫描信号；第二扫描驱动器，在第一时段中向第二扫描线提供第二扫描信号，而在第二时段中不向第二扫描线提供第二扫描信号；发射驱动器，在第一时段和第二时段中向发射控制线提供发射控制信号；数据驱动器，配置为在第一时段中向数据线提供数据信号，而在第二时段中不向数据线提供数据信号；以及电力供应部，通过第一电力线向像素提供第一初始化电源，并通过第二电力线向像素提供第二初始化电源。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年12月30日提交的第10-2019-0178321号韩国专利申请的优先权和权益，出于所有目的将其通过引用并入本文，如同在本文中完全阐述一样。
技术领域
本发明的示例性实施例大体涉及电子装置，并且更具体地，涉及当显示装置使用低频操作时能够提高显示质量的显示装置。
背景技术
显示装置使用从外部装置施加的控制信号在显示面板上显示图像。
显示装置可以包括多个像素。每个像素可以包括多个晶体管、电联接至晶体管的发光元件和电容器。晶体管可以响应于通过线提供的相应信号而导通，从而产生驱动电流。发光元件可以响应于驱动电流发光。
近来，出现了对与各种驱动频率(或图像刷新率)对应的显示装置的需求，以实现高分辨率驱动、低功率驱动、三维图像驱动等的目的。
特别地，使用低频驱动显示装置的方法已经被用于提高显示装置的驱动效率并用于使功耗最小化。因此，需要一种提高使用低频操作的显示装置的显示质量的方法。
在本背景技术部分中公开的上述信息仅用于理解本发明构思的背景技术，且因此，它可以包含不构成现有技术的信息。
发明内容
申请人发现，当显示装置使用低频操作时，由于低频驱动操作中的滞后特性而可能出现闪烁现象，这降低了图像质量。
根据本发明的原理和示例性实施例构造的显示装置能够通过向第一像素行和第二像素行提供不同的初始化电源来周期性地控制包括在每个像素中的驱动晶体管具有导通偏置状态或截止偏置状态，从而改善驱动晶体管特性中的滞后变化和偏差。因此，可以减轻由于低频驱动操作中的滞后特性而引起的闪烁现象，并且可以提高高频驱动操作中的阶跃效率。结果，可以提高图像质量。
本发明构思的其它特征将在随后的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本发明构思的实践而习得。
根据本发明的方面，显示装置包括：像素，联接至第一扫描线、第二扫描线、发射控制线和数据线；第一扫描驱动器，在第一时段和第二时段中向第一扫描线中的每一条提供第一扫描信号；第二扫描驱动器，在第一时段中向第二扫描线中的每一条提供第二扫描信号，而在第二时段中不向第二扫描线提供第二扫描信号；发射驱动器，在第一时段和第二时段中向发射控制线中的每一条提供发射控制信号；数据驱动器，配置为在第一时段中向数据线中的每一条提供数据信号，而在第二时段中不向数据线提供数据信号；以及电力供应部，通过第一电力线向像素中的每个提供第一初始化电源，并通过第二电力线向像素中的每个提供第二初始化电源。
电力供应部可以配置为在第一周期中以高电平和低电平交替地输出第一初始化电源。
电力供应部可以配置为在第一周期中以高电平和低电平交替地输出第二初始化电源。
电力供应部可配置成输出与第一初始化电源的低电平重叠的第二初始化电源的高电平且输出与第一初始化电源的高电平重叠的第二初始化电源的低电平。
第一周期可以对应于两个水平时段。
设置在第i个(i是自然数)像素行上的像素可以包括：发光元件；第一晶体管，包括与电联接至第一电源的第一节点联接的第一电极以基于第二节点的电压来控制驱动电流；第二晶体管，联接在数据线中的一条数据线和第一节点之间以通过提供给第i条第一扫描线的第一扫描信号导通；第三晶体管，联接在第二节点和第三节点之间以通过提供给第i条第二扫描线的第二扫描信号导通，第三节点联接至第一晶体管的第二电极；第四晶体管，联接在第一节点和第一电力线之间或联接在第三节点和第一电力线之间，以通过第一扫描信号导通；第七晶体管，联接在第二节点与第一电力线之间以通过第二扫描信号导通；以及第八晶体管，联接在发光元件的第一电极与第二电力线之间以通过第一扫描信号导通。
设置在第i个像素行上的像素还可以包括：第五晶体管，联接在第一电源和第一节点之间以通过提供给第i条发射控制线的发射控制信号截止；以及第六晶体管，联接在第三节点与发光元件的第一电极之间以通过发射控制信号截止。
第四晶体管和第七晶体管可配置为在不同的时间点处导通。
当以高电平提供第一初始化电源时，第四晶体管可以导通。当以低电平提供第一初始化电源时，第七晶体管可以导通。
第四晶体管的栅极可以联接至第i-2条第一扫描线。
第七晶体管的栅极可以联接至第i-3条第二扫描线。
当以低电平提供第二初始化电源时，第八晶体管可以导通。
第八晶体管的栅极可以联接至第i条第一扫描线。
第八晶体管的栅极可以联接至第i-2条第一扫描线。
第二电力线可以联接至包括在像素中设置在第i+1个像素行上的像素中的第四晶体管和第七晶体管。第一电力线可以联接至设置在第i+1个像素行上的像素的第八晶体管。
当以高电平提供第二初始化电源时，设置在第i+1个像素行上的像素中所包括的第四晶体管可导通。当以低电平提供第二初始化电源时，设置在第i+1个像素行上的像素中所包括的第七晶体管可配置为导通。当以低电平提供第二初始化电源时，设置在第i+1个像素行上的像素中所包括的第八晶体管可导通。
第一电力线或第二电力线可以设置在第i个像素行和第i+1个像素行之间。
第一电力线可以在第i个像素行和第i+1个像素行之间在像素行方向上延伸。第二电力线可以在第i+1个像素行和第i+2个像素行之间在像素行方向上延伸。
第一电力线可以联接至设置在第i个像素行上的像素的第四晶体管和第七晶体管以及设置于第i+1个像素行上的像素的第八晶体管。
第一电力线和第二电力线可以在像素列方向上交替设置。
应当理解，上文的概括性描述和下文的详细描述两者均是示例性的和说明性的，并且旨在提供对所要求保护的发明的进一步说明。
附图说明
附图被包括以提供对本发明的进一步理解，并且被结合在本说明书中并且构成本说明书的一部分，附图示出了本发明的实施方式，并且与说明书一起用于解释本发明构思。
图1是根据本发明的原理构造的显示装置的实施方式的框图。
图2是包括在图1的显示装置中的代表性像素的实施方式的电路图。
图3是示出图2的像素的操作的实施方式的时序图。
图4是示出图2的像素的操作的另一实施方式的时序图。
图5是包括在图1的显示装置中的代表性像素的另一个实施方式的电路图。
图6是第一电力线和第二电力线与包括在图1的显示装置中的像素的连接的实施方式的图。
图7至图10是包括在图1的显示装置中的代表性像素的另外的其它实施方式的电路图。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多具体细节以提供对本发明的各种实施方式或实施例的透彻理解。如本文所使用的，“实施方式”和“实施例”是可互换的词，它们是采用本文所公开的一个或多个发明构思的装置或方法的非限制性示例。然而，显然，可以在没有这些具体细节或具有一个或多个等效布置的情况下实践各种实施方式。在其它情况下，以框图形式示出了公知的结构和器件，以避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的。例如，在不背离本发明构思的情况下，实施方式的特定形状、配置和特性可以在另一个实施方式中使用或实现。
除非另外说明，否则所说明的实施方式应理解为提供可在实践中实施本发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离本发明构思的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(下文中单独或统称为“元件”)可以以其它方式组合、分离、互换和/或重新布置。
附图中交叉阴影线和/或阴影的使用通常用于使相邻元件之间的边界清晰。因此，除非另有说明，否则交叉影线或阴影的存在与否都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大元件的大小和相对大小。当实施方式可以不同地实现时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本同时执行，或者以与所描述的顺序相反的顺序执行。此外，相同的附图标记表示相同的元件。
当诸如层的元件被称为在另一个元件或层上、连接至或联接至另一个元件或层时，它可以直接在该另一个元件或层上、直接连接至或直接联接至该另一个元件或层，或者可以存在介于中间的元件或层。然而，当元件或层被称为直接在另一个元件或层上、直接连接至或直接联接至另一个元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有介于中间的元件的情况下的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴，诸如x轴、y轴和z轴，并且可以在更广泛的意义上进行解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自X、Y和Z的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合，诸如例如XYZ、XYY、YZ和ZZ。如本文所用，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
尽管本文可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
空间相对术语，诸如“下面”、“下方”、“之下"、“下”、“上方”、“上”、“之上”、“更高”、“侧”(例如，如在“侧壁”中)等，可以在本文中出于描述的目的而使用，并且从而描述附图中所示的一个元件与另一个元件(多个元件)的关系。除在附图中描绘的定向之外，空间相对术语旨在还包括设备在使用、操作和/或制造中的不同定向。例如，如果在附图中的设备翻转，则被描述为位于其它元件或特征下方或下面的元件将定向成位于其它元件或特征上方。因此，示例性术语“下方”可以包含上方和下方两个定向。此外，设备可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因而，本文使用的空间相对描述语应相应地解释。
本文所用的术语用于描述特定实施方式的目的，而不旨在进行限制。如本文所用，除非上下文另外清楚地指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。此外，术语“包含(comprises)”、“包含(comprising)”、“包括(include)”和/或“包括(including)”当在本说明书中使用时指定所陈述的特征、整体、步骤、操作、元件，组件和/或其群组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还应注意，如本文所使用的，术语“基本”、“约”以及其它相似术语用作近似的术语，而不用作程度的术语，且因而用于为会由领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差留出余量。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。术语，诸如在常用词典中定义的术语，应该被解释为具有与它们在相关领域的语境中的含义一致的含义，并且不应该以理想化或过于形式化的意义来解释，除非在本文明确地如此定义。
图1是根据本发明的原理构造的显示装置1000的实施方式的框图。
参照图1，显示装置1000可以包括像素部100、扫描驱动器200和300、发射驱动器500、数据驱动器600和时序控制器700。显示装置1000可以包括电力供应部800。
扫描驱动器200和300可以实现为第一扫描驱动器200和第二扫描驱动器300。然而，本发明的实施方式不限于此，因为扫描驱动器200和300的划分仅仅是为了进行说明。例如，根据设计，扫描驱动器200和300的至少部分可以集成到单个驱动电路、模块等中。
显示装置1000可以根据驱动条件以各种驱动频率(或各种图像刷新率)显示图像。驱动频率可以是数据信号实质上施加到像素PX的驱动晶体管的频率。例如，驱动频率也可以被称为“扫描速率”或“刷新频率”，并且指示每秒显示的图像的数量。
图像刷新率可以是数据驱动器600和/或第二扫描驱动器300的输出频率。例如，用于驱动视频的图像刷新率可以是约60Hz或更高(例如，120Hz)的频率。
根据驱动条件，显示装置1000可以调整第二扫描驱动器300的输出频率和数据驱动器600的与第二扫描驱动器300的输出频率对应的的输出频率。例如，显示装置1000可以响应于从1Hz到120Hz范围内的各种图像刷新率来显示图像。然而，本发明的实施方式不限于此。例如，显示装置1000还可以以大于120Hz的图像刷新率(例如，240Hz或480Hz)显示图像。
像素部100可以包括设置成与数据线D、扫描线S1和S2以及发射控制线E联接的像素PX。像素PX可以被提供有来自外部装置的第一电源VDD和第二电源VSS的电压。在实施方式中，像素PX中的每一个还可以被提供有第一初始化电源Vint1或第二初始化电源Vint2的电压。在实施方式中，参照图4，像素PX可在第一时段P1期间被提供有用于显示图像的信号，并且可在第二时段P2期间保持在第一时段P1中显示的图像。例如，像素PX可以在第一时段P1期间以第一模式驱动，在第一时段P1中，以第一频率(例如，高频)显示图像。此外，像素PX可以在第二时段P2期间以第二模式驱动，在第二时段P2中，以低频驱动方式显示图像。
时序控制器700可以响应于从外部装置提供的同步信号而产生第一扫描驱动控制信号SCS1、第二扫描驱动控制信号SCS2、发射驱动控制信号ECS和数据驱动控制信号DCS。第一扫描驱动控制信号SCS1可以被提供给第一扫描驱动器200。第二扫描驱动控制信号SCS2可以被提供给第二扫描驱动器300。发射驱动控制信号ECS可以提供给发射驱动器500。数据驱动控制信号DCS可以提供给数据驱动器600。时序控制器700可以重新排列从外部装置提供的图像数据RGB，并将图像数据RGB提供给数据驱动器600。
数据驱动控制信号DCS可以包括源启动脉冲和时钟信号。源启动脉冲可以控制数据采样开始的时间点。时钟信号可用于控制采样操作。
时序控制器700可以产生用于控制电力供应部800的操作的电源控制信号PCS。电源控制信号PCS可以控制第一电源VDD、第二电源VSS、第一初始化电源Vint1和第二初始化电源Vint2中的至少一个的提供时序和/或电压电平。
数据驱动器600可以将重新排列的图像数据RGB转换为模拟数据信号。数据驱动器600可以响应于数据驱动控制信号DCS向数据线D提供数据信号。
数据驱动器600可以响应于图像刷新率在帧周期期间向数据线D提供数据信号。例如，数据驱动器600可以以对应于图像刷新率的频率向数据线D提供数据信号。这里，要提供给数据线D的数据信号可以与要提供给第一扫描线S1的扫描信号同步。
第二扫描驱动器300可基于第二扫描驱动控制信号SCS2向第二扫描线S2提供扫描信号。例如，第二扫描驱动器300可以顺序地向第二扫描线S2(诸如图2、图3和图4中所示的S2i、S2(i-2)和S2(i-3))提供第二扫描信号。这里，可以将每个第二扫描信号设置为栅极导通电压，从而可以导通包括在像素PX中的晶体管。例如，第二扫描信号的栅极导通电压可以是逻辑高电平以导通诸如图2中所示的第三晶体管M3和第七晶体管M7的N型晶体管。
如图3和图4中所示，第二扫描驱动器300可以在第一时段P1期间向第二扫描线S2提供第二扫描信号。第一时段P1可以以与图像刷新率的频率相同的频率(例如，第一频率)重复。因此，第二扫描驱动器300可以以与图像刷新率相同的频率提供第二扫描信号。例如，在第一频率为120Hz的情况下，第一时段P1可以以120Hz重复。
第一时段P1可以包括发射时段EP和非发射时段NEP，并且可以是对应于图像的数据信号被写入像素PX的时段。
第一扫描驱动器200可基于第一扫描驱动控制信号SCS1向第一扫描线S1提供扫描信号。例如，第一扫描驱动器200可以连续地向第一扫描线S1(诸如图2、图3和图4中所示的S1i、S1(i-2)和S1(i-1))提供第一扫描信号。这里，可以将每个第一扫描信号设置为栅极导通电压，从而可以导通包括在像素PX中的晶体管。例如，第一扫描信号的栅极导通电压可以是用于导通诸如图2中所示的第二晶体管M2、第四晶体管M4和第八晶体管M8的P型晶体管的逻辑低电平。
也就是说，第一扫描信号和第二扫描信号之中要提供给P型晶体管的扫描信号的栅极导通电压可以具有逻辑低电平，并且第一扫描信号和第二扫描信号之中要提供给N型晶体管的扫描信号的栅极导通电压可以具有逻辑高电平。
如图3和图4中所示，第一扫描驱动器200可以在第一时段P1和第二时段P2期间向第一扫描线S1提供第一扫描信号。因此，不管图像刷新率如何，第一扫描驱动器200可以向第一扫描线S1提供第一扫描信号。
第二时段P2可以在显示装置1000的低频驱动操作期间启用。例如，在图像刷新率小于第一频率的情况下，第二时段P2可以在第一时段P1之后立即启用至少一次。
例如，参照图4，第二时段P2可以包括发射时段EP'和非发射时段NEP'，非发射时段NEP'可以包括偏置时段BP'，在偏置时段BP'中响应于第一扫描信号向像素PX施加偏置。例如，响应于第一扫描信号，可以将预定电压(例如，偏置电压)施加到相应像素PX的驱动晶体管(即，图2的M1、M1')的源极和/或漏极，并且驱动晶体管可以被导通偏置。第二时段P2可以是应用于低频驱动操作的驱动时段。由于第二时段P2是保留在第一时段P1期间显示的图像的时段，所以第二时段P2可以被定义为保持子帧。换言之，可以在以低频驱动方式显示图像的第二时段P2期间以第二模式驱动像素PX。
根据图像刷新率，第二时段P2连续重复的次数(或连续的第二时段P2的总长度)可以变化。
发射驱动器500可以从时序控制器700接收发射驱动控制信号ECS，并且基于发射驱动控制信号ECS向发射控制线E提供发射控制信号。例如，发射驱动器500可以顺序地向发射控制线E提供发射控制信号。
当发射控制信号被顺序地提供给发射控制线E时，像素PX可以不在水平线的基础上进行发射。为此，每个发射控制信号可设置为栅极关断电压(例如，逻辑高电平)，从而可以截止包括在相应像素PX中的一些晶体管(例如，P型晶体管)。
发射控制信号用于控制像素PX的发射时间。在实施方式中，发射控制信号可以设置为具有大于第一扫描信号或第二扫描信号的宽度的宽度。
发射驱动器500可以在第一时段P1和第二时段P2期间向发射控制线E提供发射控制信号。换言之，不管图像刷新率(例如，第一频率)如何，发射驱动器500可以以第二频率输出发射控制信号。
例如，在第二频率(即，发射控制信号的输出频率)是120Hz并且第一频率(即，图像刷新率)是60Hz的情况下，可以交替地重复一个第一时段P1和一个第二时段P2。在第二频率是120Hz并且第一频率是30Hz的情况下，可以交替地重复一个第一时段P1和两个连续的第二时段P2。
在实施方式中，如果第一频率等于第二频率，则可只重复第一时段P1。
电力供应部800可以基于电源控制信号PCS向像素部100提供第一电源VDD、第二电源VSS、第一初始化电源Vint1和第二初始化电源Vint2中的至少一个。电力供应部800可以通过第一电力线IL1将第一初始化电源Vint1提供给一些像素PX，并可通过第二电力线IL2将第二初始化电源Vint2提供给另一些像素PX。
如图3和图4中所示，第一初始化电源Vint1和第二初始化电源Vint2可以交替地输出高电平电压和低电平电压。
电力供应部800可以产生高电位电压或低电位电压，以用于确定扫描信号或发射控制信号各具有逻辑低电平还是逻辑高电平。第一初始化电源Vint1和第二初始化电源Vint2中的每一个的高电平可设定为等于或不同于高电位电压的值。同样，第一初始化电源Vint1和第二初始化电源Vint2中的每一个的低电平可设定为等于或不同于低电位电压的值。
关于像素PX的电路结构，设置在当前水平线(或当前像素行)上的像素PX可另外与设置在前一水平线(或前一像素行)上的扫描线和/或设置在后一水平线(或后一像素行)上的扫描线联接。为此，像素部100可以包括未示出的附加虚拟扫描线和/或虚拟发射控制线。
图2是包括在图1的显示装置中的代表性像素的实施方式的电路图。
参照图2，设置在第i个像素行(第i条水平线)上的第i个像素PXi和设置在第i+1个像素行(第i+1条水平线)上的第i+1个像素PXi+1可以具有基本相同的像素结构。
第i个像素PXi和第i+1个像素PXi+1可以联接至第j条数据线Dj。在下文中，将基于第i个像素PXi的配置来描述像素结构。
像素10(例如，第i个像素PXi)可包括发光元件LD、第一晶体管M1至第八晶体管M8以及存储电容器Cst。
发光元件LD可以包括联接至第四节点N4的第一电极(阳极电极或阴极电极)以及联接至第二电源VSS的第二电极(阴极电极和阳极电极中的另一个)。发光元件LD可以发射具有与从第一晶体管M1提供的电流对应的预定亮度的光。
发光元件LD可以是包括有机发光层的有机发光二极管。在实施方式中，发光元件LD可以是由无机材料形成的无机发光元件。发光元件LD可以具有多个无机发光元件并联和/或串联联接在第二电源VSS和第四节点N4之间的结构。
第一晶体管(或驱动晶体管)M1可以包括联接至第一节点N1的第一电极和联接至第三节点N3的第二电极。第一晶体管M1的栅极联接至第二节点N2。第一晶体管M1可以响应于第二节点N2的电压来控制从第一电源VDD经由发光元件LD流到第二电源VSS的电流量。为此，可以将第一电源VDD设定为比第二电源VSS高的电压。
第二晶体管M2可以联接在第j条数据线Dj和第一节点N1之间。第二晶体管M2的栅极可以联接至第i条第一扫描线S1i。当第一扫描信号被提供给第i条第一扫描线S1i时，第二晶体管M2可以被导通以将第j条数据线Dj与第一节点N1电联接。
第三晶体管M3可以联接在第一晶体管M1的第二电极(即，第三节点N3)和第二节点N2之间。第三晶体管M3的栅极可以联接至第i条第二扫描线S2i。当第二扫描信号被提供给第i条第二扫描线S2i时，第三晶体管M3可以导通，以将第一晶体管M1的第二电极电连接至第二节点N2。因此，当第三晶体管M3导通时，可以二极管的形式连接第一晶体管M1。
第三晶体管M3可以由氧化物半导体晶体管形成。例如，第三晶体管M3可以是N型氧化物半导体晶体管，并且可包括氧化物半导体层作为有源层。因此，用于导通第三晶体管M3的栅极导通电压可以具有逻辑高电平。
氧化物半导体晶体管可以通过低温工艺制造，并且与多晶硅半导体晶体管相比具有低电荷迁移率。换言之，氧化物半导体晶体管可以具有优良的截流特性。因此，如果第三晶体管M3由氧化物半导体晶体管形成，则来自第二节点N2的泄漏电流可以最小化，由此可以提高显示装置的显示质量。
然而，本发明的实施方式不限于此。例如，第三晶体管M3可以由P型多晶硅半导体晶体管形成。
存储电容器Cst可以联接在第一电源VDD和第二节点N2之间。存储电容器Cst可以存储对应于数据信号的电压。
第四晶体管M4可以通过从第i-2条第一扫描线S1(i-2)提供的第一扫描信号导通，从而可以向第一节点N1(例如第一晶体管M1的源极)提供偏置电压。在实施方式中，第四晶体管M4可以联接在第一节点N1和第一电力线IL1之间。第一初始化电源Vint1的电压可以被提供给第一电力线IL1。第四晶体管M4的栅极可以联接至第i-2条第一扫描线S1(i-2)。
第五晶体管M5可以联接在第一电源VDD和第一节点N1之间。第五晶体管M5的栅极可以联接至第i条发射控制线Ei。当发射控制信号被提供给第i条发射控制线Ei时，第五晶体管M5可以截止，并且在其它情况下可以导通。
第六晶体管M6可以联接在第一晶体管M1的第二电极(即，第三节点N3)和发光元件LD的第一电极(即，第四节点N4)之间。第六晶体管M6的栅极可以联接至第i条发射控制线Ei。当发射控制信号被提供给第i条发射控制线Ei时，第六晶体管M6可以截止，并且在其它情况下可以导通。
在实施方式中，第五晶体管M和第六晶体管M6中的每一个可以由P型多晶硅半导体晶体管形成。
第七晶体管M7可以联接在第二节点N2和第一电力线IL1之间。第七晶体管M7的栅极可以联接至第i-3条第二扫描线S2(i-3)。当第二扫描信号被提供给第i-3条第二扫描线S2(i-3)时，第七晶体管M7可以导通，从而可以将第一初始化电源Vint1的电压提供给第二节点N2。
在实施方式中，第七晶体管M7可以由氧化物半导体晶体管形成。
第四晶体管M4和第七晶体管M7可以在不同的时段期间导通。例如，第七晶体管M7和第四晶体管M4可以顺序地导通。在实施方式中，当第四晶体管M4导通时，第一初始化电源Vint1可以具有高电平。当第七晶体管M7导通时，第一初始化电源Vint1可以具有低电平。
在实施方式中，第一初始化电源Vint1的低电平可以设定为低于要提供给第j条数据线Dj的数据信号的最低电压的值。因此，可以通过导通第七晶体管M7将第一晶体管M1的栅极电压初始化到第一初始化电源Vint1的低电平，并且还可以初始化要存储在存储电容器Cst中的电压。然而，本发明的实施方式不限于此。例如，第一初始化电源Vint1和第二初始化电源Vint2中的每一个的低电平可以设定为高于第二电源VSS的电压的值。
例如，如果第一初始化电源Vint1和第二初始化电源Vint2中的每一个的低电平过低，则可能增加第一晶体管M1的偏置变化(或滞后变化)。这种滞后可能在低频驱动操作中引起闪烁现象。因此，第一初始化电源Vint1和第二初始化电源Vint2中的每一个的低电平可以根据显示装置1000的操作条件设定为高于预定电压电平的值。因此，可以减轻低频驱动中的闪烁现象，并且可以提高阶跃效率。
在实施方式中，第一初始化电源Vint1的高电平可设定为相似于第一电源VDD的电压的值。例如，第一初始化电源Vint1的高电平可以在约5V至约8V的范围内。当第四晶体管M4导通时，第一初始化电源Vint1的高电平可以提供给第一节点N1，并且第一晶体管M1可以具有导通偏置(on-bias)状态(即，导通偏置的)。因此，由于第一初始化电源Vint1的高电平具有提供给第一晶体管M1的基本恒定的大小，所以可以改善第一晶体管M1的滞后特性，并且可以减小像素10的各个第一晶体管M1之间的偏置差异(滞后偏差)。
第八晶体管M8可以联接在第二电力线IL2和第四节点N4之间。在实施方式中，第八晶体管M8的栅极可以联接至第i条第一扫描线S1i。第二初始化电源Vint2的电压可以被提供给第二电力线IL2。
当提供第一扫描信号时，第八晶体管M8导通，使得第二初始化电源Vint2的电压可提供给发光元件LD的第一电极(例如，第四节点N4)。在实施方式中，当第八晶体管M8导通时，第二初始化电源Vint2的低电平可以通过第二电力线IL2提供给发光元件LD的第一电极。
当第二初始化电源Vint2的低电平被提供给发光元件LD的第一电极时，发光元件LD的寄生电容器可以被放电。当充入寄生电容器的残余电压被放电(去除)时，可以防止不希望的精细发射。因此，可以提高像素10的黑色表现性能。
在实施方式中，除了第三晶体管M3和第七晶体管M7之外的晶体管M1、M2、M4、M5、M6和M8中的每一个可以由多晶硅晶体管形成，并且包括多晶硅半导体层作为有源层(沟道)。例如，有源层可以通过低温多晶硅工艺形成。例如，多晶硅晶体管可以是P型多晶硅晶体管。
由于多晶硅半导体晶体管具有高响应速度的优点，因此可以将多晶硅半导体晶体管应用在需要高速开关操作的开关元件中。
然而，本发明的实施方式不限于此。例如，第一晶体管M1至第八晶体管M8中的至少一些晶体管各自可以由氧化物半导体晶体管形成，而其它晶体管各自可以由多晶硅晶体管形成。
在实施方式中，第i+1个像素PXi+1可以包括发光元件LD'、第一晶体管M1'至第八晶体管M8'以及存储电容器Cst'。第i+1个像素PXi+1的第一晶体管M1'至第八晶体管M8'的栅极可与在联接至第i个像素PXi的扫描线和发射控制线之后的扫描线和发射控制线联接。第i+1个像素PXi+1的操作可以相似于第i个像素PXi的操作。
在实施方式中，第i+1个像素PXi+1的第四晶体管M4'可以联接在第一节点N1'和第二电力线IL2之间。当第一扫描信号被提供给第i-1条第一扫描线S1(i-1)时，第四晶体管M4'可以导通，使得第二初始化电源Vint2的高电平可以被提供给第一节点N1'。换言之，当第i+1个像素PXi+1的第四晶体管M4'导通时，第二初始化电源Vint2可以以高电平提供给第一节点N1'。因此，第二初始化电源Vint2的高电平可以被提供给第i+1个像素PXi+1的第一节点N1'，并且第i+1个像素PXi+1的第一晶体管M1'可以被导通偏置。
在实施方式中，第i+1个像素PXi+1的第七晶体管M7'可以联接在第二节点N2'和第二电力线IL2之间。当第二扫描信号被提供给第i-2条第二扫描线S2(i-2)时，第七晶体管M7'可以导通，使得第二初始化电源Vint2的低电平可以被提供给第二节点N2'。换言之，当第i+1个像素PXi+1的第七晶体管M7'导通时，第二初始化电源Vint2可以以低电平提供给第二节点N2'。因此，可以初始化第i+1个像素PXi+1的第一晶体管M1'的栅极电压。
在实施方式中，第i+1个像素PXi+1的第八晶体管M8'可以联接在第四节点N4'和第一电力线IL1之间。当第一扫描信号被提供给第i+1条第一扫描线S1(i+1)时，第八晶体管M8'可以导通，使得第一初始化电源Vint1的低电平可以被提供给第四节点N4'。换言之，当第i+1个像素PXi+1的第八晶体管M8'导通时，第一初始化电源Vint1可以以低电平提供给第二节点N2'。因此，可以初始化第i+1个像素PXi+1的发光元件LD'的阳极电压。
如上所述，参照图2，第一电力线IL1可以联接至第i个像素PXi的第四晶体管M4和第七晶体管M7以及第i+1个像素PXi+1的第八晶体管M8'。第二电力线IL2可以联接至第i个像素PXi的第八晶体管M8和第i+1个像素PXi+1的第四晶体管M4'和第七晶体管M7'。此外，第一初始化电源Vint1和第二初始化电源Vint2可以交替地具有高电平(或低电平)。因此，可以通过第一初始化电源Vint1和第二初始化电源Vint2的摆动来周期性地向第一晶体管M1施加导通偏置，并且可以周期性地初始化第一晶体管M1的栅极电压。因此，可以减轻低频驱动操作中的闪烁现象，并且可以提高高频驱动操作中的阶跃效率。
此外，可以在不使用用于施加偏置电压的附加线或附加电力供应部的情况下通过周期性地改变第一初始化电源Vint1和第二初始化电源Vint2的电压来执行初始化和导通偏置操作。因此，可以降低生产成本，并且可以避免显示面板中不必要的复杂性。因此，可以提高显示装置1000的图像质量。
图3是图2的像素的操作的实施方式的时序图。
参照图1至图3，在第一时段P1期间，像素10可被提供有用于显示图像的信号。第一时段P1可以包括输入基本对应于输出图像的数据信号的时段。
像素10(例如图2的PXi和PXi+1)和显示装置1000的操作可划分为发射时段EP中的操作和非发射时段NEP中的操作。
图3示出了在第一时段P1期间像素10的操作。例如，可以在以第一频率显示图像的第一模式下驱动显示装置1000。
在以第一模式驱动显示装置1000的情况下，可以以第一频率向像素10提供第一扫描信号和第二扫描信号。还可以以第一频率提供发射控制信号。
向第i条发射控制线Ei提供发射控制信号的时段(即，提供具有逻辑高电平的发射控制信号的时段)可以对应于像素10的非发射时段NEP。不向第i条发射控制线Ei提供发射控制信号的时段(即，提供具有逻辑低电平的发射控制信号的时段)可以对应于像素10的发射时段EP。
在非发射时段NEP期间，第五晶体管M5和第六晶体管M6通过发射控制信号截止，使得像素10不发光。
非发射时段NEP可以包括初始化时段IP、偏置时段BP和写入时段WP。这里，可以在偏置时段BP和写入时段WP期间提供第一扫描信号。可以在初始化时段IP和写入时段WP期间提供第二扫描信号。
初始化时段IP、偏置时段BP和写入时段WP各自可对应于约一个水平时段1H。此外，第一扫描信号和第二扫描信号的脉冲宽度各自可以对应于约一个水平时段1H。
对于每个第一周期1C，电力供应部800可以交替地以高电平和低电平输出第一初始化电源Vint1。例如，第一周期1C可对应于约两个水平时段2H。因此，如图3中所示，当第二扫描信号被提供给第i-3条第二扫描线S2(i-3)时，第一初始化电源Vint1可以以低电平输出。如图3所示，当第一扫描信号被提供给第i-2条第一扫描线S1(i-2)(或第i条第一扫描线S1i)时，第一初始化电源Vint1可以以高电平输出。
同样，对于每个第一周期1C，电力供应部800可以交替地以高电平和低电平输出第二初始化电源Vint2。电力供应部800可输出与第一初始化电源Vint1的低电平重叠的第二初始化电源Vint2的高电平，并输出与第一初始化电源Vint1的高电平重叠的第二初始化电源Vint2的低电平。因此，第i个像素PXi和第i+1个像素PXi+1的操作各自可以具有初始化时段IP、偏置时段BP和写入时段WP，且第i个像素PXi和第i+1个像素PXi+1的操作之间具有一个水平时段1H的差。
在已经将发射控制信号提供给第i条发射控制线Ei之后，可以在初始化时段IP期间将第二扫描信号提供给第i-3条第二扫描线S2(i-3)。第二扫描信号可以是用于控制N型晶体管的信号，并且可具有逻辑高电平。
在初始化时段IP期间，第七晶体管M7可以响应于第二扫描信号导通。当第七晶体管M7导通时，第一初始化电源Vint1的低电平可以提供给第二节点N2。因此，可初始化第一晶体管M1的栅极电压(例如，要充电到存储电容器Cst的电压)。
第一扫描信号可以在偏置时段BP期间提供给第i-2条第一扫描线S1(i-2)。第一扫描信号可以是用于控制P型晶体管的信号，并且可具有逻辑低电平。
在偏置时段BP期间，第四晶体管M4可以响应于第一扫描信号导通。当第四晶体管M4导通时，第一初始化电源Vint1的高电平可以提供给第一节点N1，并且第一晶体管M1可以具有导通偏置。在实施方式中，第一初始化电源Vint1的高电平可以在约5V到约8V的范围内。根据显示装置1000的驱动条件，可以容易地调整第一初始化电源Vint1和第二初始化电源Vint2的高电平。由于具有恒定电平的电压被提供给第一节点N1，所以可以减小像素PX的各个第一晶体管M1之间的偏置差异。
接下来，在写入时段WP期间，可将第一扫描信号提供到第i条第一扫描线S1i，且可将第二扫描信号提供到第i条第二扫描线S2i。
当第一扫描信号被提供给第i条第一扫描线S1i时，第二晶体管M2可以导通。当第二晶体管M2导通时，数据信号可以提供至第一节点N1。
当第二扫描信号被提供给第i条第二扫描线S2i时，第三晶体管M3可以导通。当第三晶体管M3导通时，可以以二极管的形式连接第一晶体管M1，并且可以补偿第一晶体管M1的阈值电压。存储电容器Cst可存储对应于数据信号的电压。
当第一扫描信号被提供给第i条第一扫描线S1i时，第八晶体管M8可以导通。当第八晶体管M8导通时，第二初始化电源Vint2的低电平被提供给第四节点N4。因此，第二初始化电源Vint2的低电平被提供给发光元件LD的第一电极，并且发光元件LD的寄生电容器可以被放电。
然而，本发明的实施方式不限于此。例如，第八晶体管M8的栅极可以联接至第i-2条第一扫描线S1(i-2)。在这种情况下，可以同时导通第四晶体管M4和第八晶体管M8。
接下来，可以暂停向第i条发射控制线Ei提供发射控制信号。当暂停向第i条发射控制线Ei提供发射控制信号时，第五晶体管M5和第六晶体管M5可以导通。这里，第一晶体管M1可以响应于第二节点N2的电压来控制流向发光元件LD的驱动电流。在发射时段EP期间，发光元件LD可以产生具有与驱动电流对应的亮度的光。
如上所述，显示装置1000可以交替地向像素PX提供具有高电平(或低电平)的第一初始化电源Vint1和第二初始化电源Vint2。因此，可在不使用用于施加偏置电压等的附加线或附加电力供应部的情况下执行初始化操作或导通偏置操作。因此，可以降低生产成本，并且可以避免显示面板中不必要的复杂性。结果，可以提高显示装置1000的图像质量。
图4是图2的像素的操作的另一实施方式的时序图。
参照图1至图4，像素10可被提供有用于在第一时段P1期间显示图像的信号，并且可在第二时段P2期间保持在第一时段P1中显示的图像。
图4示出了显示装置1000的低频驱动操作的示例。例如，显示装置1000可以在以低频驱动方式显示图像的第二模式下进行驱动。
可以以对应于图像刷新率的频率向像素10提供第二扫描信号。第一扫描信号和发射控制信号可以在与图3的扫描信号和发射控制信号的提供时序(例如，频率)相同的时序被提供到像素10，而不管图像刷新率如何。
第一时段P1的操作可以与图3的像素10的操作基本相同。
在第二时段P2期间，可以提供与第一时段P1的发射控制信号相同的发射控制信号。换言之，第二时段P2可以包括发射时段EP'和非发射时段NEP'。在作为保持子帧的第二时段P2期间，不提供第二扫描信号。
在实施方式中，在第二时段P2期间可以不提供与要显示的图像对应的数据信号。例如，在第二时段P2期间，可以提供具有预定恒定电压电平的数据信号，或者该数据信号可以具有适于最小化功耗的状态。
第二时段P2的非发射时段NEP'可以包括偏置时段BP'和初始化时段IP'。第一扫描信号可以在偏置时段BP'期间被提供给第i-2条第一扫描线S1(i-2)。
当第一扫描信号被提供给第i-2条第一扫描线S1(i-2)时，第四晶体管M4可以被导通。当第四晶体管M4导通时，第一初始化电源Vint1的高电平被提供给第一节点N1。因此，第一晶体管M1可以被导通偏置。
在实施方式中，可以通过调整第一初始化电源Vint1的低电平的大小来控制第一晶体管M1被导通偏置的程度。例如，如果第一初始化电源Vint1的低电平增大，则可以减小要施加到第一晶体管M1的导通偏置。由此，第一晶体管M1在发射时段EP或EP'中的偏置程度可以变得相似于第一晶体管M1在其它时段中的偏置程度。因此，可以提高阶跃效率。
在初始化时段IP'期间，第一扫描信号可以被提供给第i条第一扫描线S1i。
当第一扫描信号被提供给第i条第一扫描线S1i时，第二晶体管M2和第八晶体管M8可以导通。
当第二晶体管M2导通时，从第j条数据线Dj提供的预定电压(例如，偏置电压)可以被提供给第一节点N1。偏置电压可以是用于导通偏置的相对高的电压。可以在初始化时段IP'中通过驱动操作将导通偏置施加到第一晶体管M1。因此，可以改善滞后特性。
当第八晶体管M8导通时，第二初始化电源Vint2的低电平被提供给第四节点N4。因此，第二初始化电源Vint2的低电平被提供给发光元件LD的第一电极，并且发光元件LD的寄生电容器可以被放电。
这样，由于在第二时段P2期间向第一晶体管M1施加导通偏置以保持图像，所以可以减轻在低频驱动操作期间由于第一晶体管M1的滞后特性而引起的图像闪烁现象和余像现象。此外，由于发光元件LD的第一电极的电压在第二时段P2期间被初始化，因此可以提高低频驱动操作中的图像质量。
第二时段P2连续重复的次数可以根据图像刷新率而改变。
图5是包括在图1的显示装置中的代表性像素的另一个实施方式的电路图。
在图5中，相同的附图标记将用于表示与参照图2描述的元件相同的元件，并且将省略对元件的重复说明以避免冗余。除了第四晶体管之外，图5的像素可以与图2的像素基本相同或相似。具体地，图5的第四晶体管M4具有与图2的第四晶体管M4不同的连接。
参照图1和图5，像素11可以包括发光元件LD、第一晶体管M1至第八晶体管M8以及存储电容器Cst。
像素11可以是设置在第i个像素行(第i条水平线)上的像素。
第四晶体管M4可以联接在第三节点N3和第一电力线IL1之间。第四晶体管M4可以响应于提供给第i-2条第一扫描线S1(i-2)的第一扫描信号导通，从而可以将第一初始化电源Vint1的高电平提供给第三节点N3(例如，第一晶体管M1的漏极)。因此，第一晶体管M1可以被导通偏置，可以改善第一晶体管M1的滞后特性，并且可以减小与其它像素的第一晶体管的滞后偏差。
当第一扫描信号被提供给第i-2条第一扫描线S1(i-2)或第i条第一扫描线S1i时，第二初始化电源Vint2可以具有低电平。因此，第八晶体管M8的栅电极可联接至第i-2条第一扫描线S1(i-2)或第i条第一扫描线S1i。
在像素11设置在第i-1个像素行或第i+1个像素行上的情况下，第四晶体管M4、第七晶体管M7和第八晶体管M8中的每一个的一个电极可以联接至与设置在第i个像素行上的像素所联接至的初始化电源不同的初始化电源。例如，设置在第i+1个像素行上的像素11的第四晶体管M4和第七晶体管M7中的每一个的一个电极可以联接至用于提供第二初始化电源Vint2的第二电力线IL2，而不联接至第一电力线IL1。此外，设置于第i+1个像素行上的像素11的第八晶体管M8的一个电极可以联接至用于提供第一初始化电源Vint1的第一电力线IL1，而不联接至第二电力线IL2。
所有像素行可通过交替地提供高电平和低电平的第一初始化电源Vint1和第二初始化电源Vint2以相似于参照图3或图4所描述的驱动方式的方式来操作。
图6是第一电力线和第二电力线与包括在图1的显示装置中的像素的连接的实施方式的图。
参照图1、图2和图6，第一电力线IL1和第二电力线IL2各自可以在预定像素行PXRi、PXRi+1和PXRi+2之间延伸，并且可联接至像素PXi、PXi+1和PXi+2。
第i个像素PXi可以设置在第i个像素行PXRi上。第i个像素行PXRi可以被定义为在第一方向DR1上延伸的假想行。同样，第i+1个像素PXi+1可以设置在第i+1个像素行PXRi+1上，而第i+2个像素PXi+2可以设置在第i+2个像素行PXRi+2上。
第一电力线IL1可以传输第一初始化电源Vint1的电压。第二电力线IL2可以传输第二初始化电源Vint2的电压。
在实施方式中，第一电力线IL1或第二电力线IL2可以设置在第i个像素行PXRi和第i+1个像素行PXRi+1之间。例如，如图6中所示，第一电力线IL1可以在第i个像素行PXRi和第i+1个像素行PXRi+1之间在第一方向DR1上延伸。在这种情况下，第二电力线IL2可以在第i+1个像素行PXRi+1和第i+2个像素行PXRi+2之间在第一方向DR1上延伸。此外，第二电力线IL2还可以在第i-1个像素行和第i个像素行PXRi之间在第一方向DR1上延伸。
这样，在实施方式中，第一电力线IL1和第二电力线IL2可以在对应于像素列方向的第二方向DR2上交替地设置。因此，可以不增加用于传送第一初始化电源Vint1和第二初始化电源Vint2的线或导电图案的数量。
在实施方式中，设置在第i个像素行PXRi和第i+1个像素行PXRi+1之间的第一电力线IL1可以联接至设置在第i个像素行PXRi上的第i个像素PXi的第四晶体管M4和第七晶体管M7以及设置在第i+1个像素行PXRi+1上的第i+1个像素PXi+1的第八晶体管M8。同样，设置在第i+1个像素行PXRi+1和第i+2个像素行PXRi+2之间的第二电力线IL2可以联接至设置在第i+1个像素行PXRi+1上的第i+1个像素PXi+1的第四晶体管M4和第七晶体管M7以及设置在第i+2个像素行PXRi+2上的第i+2个像素PXi+2的第八晶体管M8。
这样，可以针对每个像素行交替地设置在不同时间处交替地提供高电平和低电平的第一电力线IL1和第二电力线IL2。因此，可以简化用于提供第一初始化电源Vint1和第二初始化电源Vint2的线路结构。此外，第一初始化电源Vint1和第二初始化电源Vint2仅具有不同的供应时序，因此不需要用于供电的附加驱动器。因此，可以降低显示装置1000的生产成本。
图7至图10是包括在图1的显示装置中的代表性像素的另外的其它实施方式的电路图。
在图7至图10中，相同的附图标记将用于表示与参照图2描述的元件相同的元件，并且将省略对这些元件的重复说明。除了第四晶体管和第七晶体管的结构之外，图7至图10的像素可以与图2或图5的像素相同或基本相似。具体地，图7至图10的第四晶体管M4和第七晶体管M7具有与图2或图5的第四晶体管M4和第七晶体管M7不同的连接。
参照图1以及图7至图10，像素20、21、22和23中的每一个可以包括发光元件LD、第一晶体管M1至第八晶体管M8以及存储电容器Cst。
在实施方式中，第一初始化电源Vint1和第二初始化电源Vint2可以以恒定电压电平提供给像素20、21、22、23。例如，第一初始化电源Vint1可以具有用于初始化第一晶体管M1的栅极电压的电压电平。第二初始化电源Vint2可以具有用于初始化发光元件LD的第一电极的电压的电压电平。
在实施方式中，第三晶体管M3、第四晶体管M4和第七晶体管M7中的每一个由氧化物半导体晶体管形成。例如，第三晶体管M3、第四晶体管M4和第七晶体管M7中的每一个可以是N型氧化物半导体晶体管，并且可包括氧化物半导体层作为有源层。因此，用于导通第三晶体管M3、第四晶体管M4或第七晶体管M7的栅极导通电压可以具有逻辑高电平。
在实施方式中，如图7和图9中所示，第四晶体管M4可以联接在第一初始化电源Vint1和第一节点N1之间。第七晶体管M7可以联接在第二节点N2和第一初始化电源Vint1之间。第四晶体管M4和第七晶体管M7的栅极可以共同联接至第i-1条第二扫描线S2(i-1)。然而，图9中所示的第四晶体管M4的一个电极可以经由第七晶体管M7电联接至第一初始化电源Vint1。换言之，参照图7，第四晶体管M4的第一电极(例如，源极)连接至第七晶体管M7的第二电极(例如，漏极)。然而，参照图9，第四晶体管M4的第一电极(例如，源极)连接至第七晶体管M7的第一电极(例如，源极)。
第四晶体管M4和第七晶体管M7可以通过第二扫描信号同时导通。因此，可以向第一晶体管M1的栅极(或第二节点N2)和源极(或第一节点N1)提供相同的电压。然后，第一晶体管M1的栅源电压(例如，Vgs)可以变为0V，使得第一晶体管M1可以具有截止偏置状态。
这样，第一晶体管M1在第二晶体管M2导通以写入数据的时段中的偏置电平和第一晶体管M1在第四晶体管M4和第七晶体管M7导通的时段中的偏置电平可以被控制为彼此相似。由此，可以改善像素20、22的第一晶体管M1的滞后特性。因此，可以减轻低频驱动操作中的闪烁现象。
在实施方式中，如图8和图10中所示，第四晶体管M4可以联接在第一初始化电源Vint1和第三节点N3之间。第七晶体管M7可以联接在第二节点N2和第一初始化电源Vint1之间。第四晶体管M4和第七晶体管M7的栅极可以共同联接至第i-1条第二扫描线S2(i-1)。然而，图10中所示的第四晶体管M4的一个电极可以经由第七晶体管M7电联接至第一初始化电源Vint1。换言之，参照图8，第四晶体管M4的第一电极(例如，源极)连接至第七晶体管M7的第二电极(例如，漏极)。然而，参照图10，第四晶体管M4的第一电极(例如，源极)连接至第七晶体管M7的第一电极(例如，源极)。
当第四晶体管M4和第七晶体管M7同时导通时，第一初始化电源Vint1的电压可以被提供给第二节点N2和第三节点N3。这里，第一晶体管M1的漏极电压可以近似于第一初始化电源Vint1的电压，并且第一晶体管M1的源极电压可以具有与第一初始化电源Vint1的电压和第一晶体管M1的阈值电压之间的差对应的电平。因此，像素21、23的第一晶体管M1可以具有截止偏置状态。
这样，在根据图7至图10的像素20、21、22和23中，由于在第一晶体管M1的栅极电压初始化操作期间向第一晶体管M1施加截止偏置，所以在初始化时段IP和写入时段WP期间可以向第一晶体管M1施加相似的应力。因此，可以改善第一晶体管M1的滞后特性。因此，可以减轻低频驱动操作中的闪烁现象，并且可以提高高频驱动操作中的阶跃效率。
如上所述，可以控制第一晶体管M1周期性地具有导通偏置状态或截止偏置状态。因此，可以减轻或减小第一晶体管M1的滞后变化或偏差。因此，可以减轻由于低频驱动操作中的滞后特性而引起的闪烁现象，并且可以提高高频驱动操作中的阶跃效率。结果，可以提高图像质量。
尽管本文已经描述了某些实施方式和实施例，但是根据该描述，其它实施方式和修改将是显而易见的。因此，本发明构思不限于这样的实施方式，而是限于所附权利要求书的更宽范围以及如会对本领域普通技术人员显而易见的各种显而易见的修改和等同布置。

Claims (20)

1.显示装置，包括：
像素，联接至第一扫描线、第二扫描线、发射控制线和数据线；
第一扫描驱动器，在第一时段和第二时段中向所述第一扫描线提供第一扫描信号；
第二扫描驱动器，在所述第一时段中向所述第二扫描线提供第二扫描信号，而在所述第二时段中不向所述第二扫描线提供所述第二扫描信号；
发射驱动器，在所述第一时段和所述第二时段中向所述发射控制线提供发射控制信号；
数据驱动器，在所述第一时段中向所述数据线提供数据信号，而在所述第二时段中不向所述数据线提供所述数据信号；以及
电力供应部，通过第一电力线向所述像素提供第一初始化电源，并且通过第二电力线向所述像素提供第二初始化电源。
2.根据权利要求1所述的显示装置，其中，所述电力供应部配置成在第一周期中以高电平和低电平交替地输出所述第一初始化电源。
3.根据权利要求2所述的显示装置，其中，所述电力供应部配置成在所述第一周期中以所述高电平和所述低电平交替地输出所述第二初始化电源。
4.根据权利要求3所述的显示装置，其中，所述电力供应部配置成输出与所述第一初始化电源的所述低电平重叠的所述第二初始化电源的所述高电平，并且输出与所述第一初始化电源的所述高电平重叠的所述第二初始化电源的所述低电平。
5.根据权利要求4所述的显示装置，其中，所述第一周期对应于两个水平时段。
6.根据权利要求4所述的显示装置，其中，设置在第i个像素行上的像素包括：
发光元件；
第一晶体管，包括与电联接至第一电源的第一节点联接的第一电极以基于第二节点的电压来控制驱动电流；
第二晶体管，联接在所述数据线中的一条数据线和所述第一节点之间，以通过提供给第i条第一扫描线的所述第一扫描信号导通；
第三晶体管，联接在所述第二节点和第三节点之间以通过提供给第i条第二扫描线的所述第二扫描信号导通，其中，所述第三节点联接至所述第一晶体管的第二电极；
第四晶体管，联接在所述第一节点和所述第一电力线之间或者联接在所述第三节点和所述第一电力线之间以通过所述第一扫描信号导通；
第七晶体管，联接在所述第二节点与所述第一电力线之间以通过所述第二扫描信号导通；以及
第八晶体管，联接在所述发光元件的第一电极和所述第二电力线之间，以通过所述第一扫描信号导通，
其中，i是大于0的整数。
7.根据权利要求6所述的显示装置，其中，设置于所述第i个像素行上的所述像素还包括：
第五晶体管，联接在所述第一电源和所述第一节点之间，以通过提供给第i条发射控制线的所述发射控制信号截止；以及
第六晶体管，联接在所述第三节点和所述发光元件的所述第一电极之间以通过所述发射控制信号截止。
8.根据权利要求6所述的显示装置，其中，所述第四晶体管和所述第七晶体管配置成在不同时间点处导通。
9.根据权利要求8所述的显示装置，
其中，当以所述高电平提供所述第一初始化电源时，所述第四晶体管导通，以及
其中，当以所述低电平提供所述第一初始化电源时，所述第七晶体管导通。
10.根据权利要求9所述的显示装置，其中，所述第四晶体管的栅电极联接至第i-2条第一扫描线。
11.根据权利要求9所述的显示装置，其中，所述第七晶体管的栅电极联接至第i-3条第二扫描线。
12.根据权利要求6所述的显示装置，其中，当以所述低电平提供所述第二初始化电源时，所述第八晶体管导通。
13.根据权利要求12所述的显示装置，其中，所述第八晶体管的栅电极联接至第i条第一扫描线。
14.根据权利要求12所述的显示装置，其中，所述第八晶体管的栅电极联接至第i-2条第一扫描线。
15.根据权利要求6所述的显示装置，
其中，所述第二电力线联接至包括在所述像素中的设置于第i+1个像素行上的像素中的第四晶体管和第七晶体管，以及
其中，所述第一电力线联接至设置于所述第i+1个像素行上的所述像素的第八晶体管。
16.根据权利要求15所述的显示装置，
其中，当以所述高电平提供所述第二初始化电源时，包括在设置于所述第i+1个像素行上的所述像素中的所述第四晶体管导通，
其中，当以所述低电平提供所述第二初始化电源时，包括在设置于所述第i+1个像素行上的所述像素中的所述第七晶体管导通，以及
其中，当以所述低电平提供所述第二初始化电源时，包括在设置于所述第i+1个像素行上的所述像素中的所述第八晶体管导通。
17.根据权利要求6所述的显示装置，其中，所述第一电力线或所述第二电力线设置在所述第i个像素行与第i+1个像素行之间。
18.根据权利要求17所述的显示装置，
其中，所述第一电力线在所述第i个像素行与所述第i+1个像素行之间在像素行方向上延伸，以及
其中，所述第二电力线在所述第i+1个像素行与第i+2个像素行之间在所述像素行方向上延伸。
19.根据权利要求18所述的显示装置，其中，所述第一电力线联接至设置于所述第i个像素行上的所述像素的所述第四晶体管和所述第七晶体管以及设置于所述第i+1个像素行上的像素的第八晶体管。
20.根据权利要求18所述的显示装置，其中，所述第一电力线和所述第二电力线在像素列方向上交替设置。
CN202011578410.6A 2019-12-30 2020-12-28 显示装置 Pending CN113129833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0178321 2019-12-30
KR1020190178321A KR20210086801A (ko) 2019-12-30 2019-12-30 표시 장치

Publications (1)

Publication Number Publication Date
CN113129833A true CN113129833A (zh) 2021-07-16

Family

ID=76546802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011578410.6A Pending CN113129833A (zh) 2019-12-30 2020-12-28 显示装置

Country Status (3)

Country Link
US (3) US11257422B2 (zh)
KR (1) KR20210086801A (zh)
CN (1) CN113129833A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113870783A (zh) * 2021-09-27 2021-12-31 京东方科技集团股份有限公司 时序控制器和时序控制方法、显示装置和计算机可读介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102688476B1 (ko) 2019-11-04 2024-07-26 삼성디스플레이 주식회사 표시 장치
KR20210086801A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210092870A (ko) 2020-01-16 2021-07-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230017970A (ko) * 2021-07-28 2023-02-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230036763A (ko) * 2021-09-08 2023-03-15 삼성전자주식회사 디스플레이 패널 및 그 동작 방법
KR20230047280A (ko) * 2021-09-30 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322446A1 (en) * 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN108694909A (zh) * 2017-04-11 2018-10-23 三星显示有限公司 有机发光显示装置
US20190096330A1 (en) * 2017-09-22 2019-03-28 Samsung Display Co., Ltd. Organic light emitting display device
CN110047428A (zh) * 2018-01-15 2019-07-23 三星显示有限公司 像素和包括该像素的有机发光显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016614B1 (ko) 2013-12-03 2019-09-02 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR20180079512A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치
KR20180080741A (ko) * 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR20180089928A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
CN106652915A (zh) 2017-02-09 2017-05-10 鄂尔多斯市源盛光电有限责任公司 一种像素电路、显示面板、显示装置及驱动方法
KR102415379B1 (ko) * 2018-03-29 2022-07-01 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 유기 발광 표시 장치
KR102665185B1 (ko) 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR102639309B1 (ko) 2019-06-12 2024-02-23 삼성디스플레이 주식회사 표시 장치
KR102688476B1 (ko) 2019-11-04 2024-07-26 삼성디스플레이 주식회사 표시 장치
KR20210086801A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210092870A (ko) 2020-01-16 2021-07-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160322446A1 (en) * 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN108694909A (zh) * 2017-04-11 2018-10-23 三星显示有限公司 有机发光显示装置
US20190096330A1 (en) * 2017-09-22 2019-03-28 Samsung Display Co., Ltd. Organic light emitting display device
CN109545149A (zh) * 2017-09-22 2019-03-29 三星显示有限公司 有机发光显示装置
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN110047428A (zh) * 2018-01-15 2019-07-23 三星显示有限公司 像素和包括该像素的有机发光显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113870783A (zh) * 2021-09-27 2021-12-31 京东方科技集团股份有限公司 时序控制器和时序控制方法、显示装置和计算机可读介质

Also Published As

Publication number Publication date
KR20210086801A (ko) 2021-07-09
US20230386397A1 (en) 2023-11-30
US11257422B2 (en) 2022-02-22
US20210201764A1 (en) 2021-07-01
US11741885B2 (en) 2023-08-29
US20220157226A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11869412B2 (en) Display device
US11741885B2 (en) Display device having plurality of initialization power sources
US11455938B2 (en) Display device
EP3349205B1 (en) Pixel and organic light emitting display device using the same
CN112397020A (zh) 显示装置及其驱动方法
CN112071262A (zh) 显示设备及其驱动方法
CN114120888A (zh) 显示装置
US11676536B2 (en) Display device
CN113140188A (zh) 显示装置
US12073795B2 (en) Scan driver and driving method thereof
US11195469B2 (en) Stage for a display device and scan driver having the same
CN114120849A (zh) 显示装置
CN219143765U (zh) 像素和显示装置
US11341902B2 (en) Display device and method of driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination