KR20220018119A - 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20220018119A
KR20220018119A KR1020200097951A KR20200097951A KR20220018119A KR 20220018119 A KR20220018119 A KR 20220018119A KR 1020200097951 A KR1020200097951 A KR 1020200097951A KR 20200097951 A KR20200097951 A KR 20200097951A KR 20220018119 A KR20220018119 A KR 20220018119A
Authority
KR
South Korea
Prior art keywords
transistor
pixel
gate
light emitting
display panel
Prior art date
Application number
KR1020200097951A
Other languages
English (en)
Inventor
가지현
금낙현
엄기명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200097951A priority Critical patent/KR20220018119A/ko
Priority to US17/199,851 priority patent/US11574594B2/en
Priority to EP21172933.0A priority patent/EP3951762A1/en
Priority to CN202110702176.1A priority patent/CN114067749A/zh
Publication of KR20220018119A publication Critical patent/KR20220018119A/ko
Priority to US18/106,431 priority patent/US11996051B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 발광 표시 장치의 표시 패널은 제1 색 광을 발광하는 제1 화소, 제2 색 광을 발광하는 제2 화소, 및 제3 색 광을 발광하는 제3 화소를 포함한다. 제1, 제2 및 제3 화소들 각각은, 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함한다. 제3 화소에 포함된 적어도 두 개의 트랜지스터들 및 적어도 하나의 커패시터 중 적어도 하나는, 제1 화소 또는 제2 화소에 포함된 적어도 두 개의 트랜지스터들 및 적어도 하나의 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가진다. 이에 따라, 구동 주파수 변경 시의 유기 발광 표시 장치의 휘도 차이가 감소될 수 있다.

Description

유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치{DISPLAY PANEL OF AN ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE, AND ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 표시 패널, 및 상기 유기 발광 표시 장치에 관한 것이다.
스마트 폰, 태블릿 컴퓨터와 같은 휴대용 단말기에 사용되는 유기 발광 표시 장치는 이의 전력 소모를 감소시키는 것이 요구된다. 최근, 유기 발광 표시 장치의 전력 소모를 감소시키기 위하여, 유기 발광 표시 장치가 정지 영상을 표시할 때 구동 주파수를 감소시키는 저주파 구동 기술이 개발되고 있다. 저주파 구동 시, 상기 유기 발광 표시 장치가 적어도 하나의 프레임에서 표시 패널을 구동하지 않고, 상기 적어도 하나의 프레임에서 상기 표시 패널이 저장된 데이터 신호들에 기초하여 영상을 표시함으로써, 상기 유기 발광 표시 장치의 전력 소모가 감소될 수 있다.
다만, 상기 표시 패널이 상기 저장된 데이터 신호들에 기초하여 영상을 표시하는 동안, 상기 표시 패널의 화소들의 누설 전류에 의해 상기 저장된 데이터 신호들이 왜곡되고, 유기 발광 표시 장치의 영상 품질이 저하되는 문제가 발생될 수 있다. 또한, 상기 표시 패널에 대한 구동 주파수가 이전 구동 주파수에서 현재 구동 주파수로 변경될 때, 상기 이전 구동 주파수로 구동되는 상기 표시 패널의 휘도와 상기 현재 구동 주파수로 구동되는 상기 표시 패널의 휘도 사이의 차이가 발생하고, 이러한 휘도 차이가 사용자에 의해 시인될 수 있는 문제가 있다.
본 발명의 일 목적은 구동 주파수 변경 시의 휘도 차이를 감소시킬 수 있는 유기 발광 표시 장치의 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 구동 주파수 변경 시의 휘도 차이를 감소시킬 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널은 제1 색 광을 발광하는 제1 화소, 제2 색 광을 발광하는 제2 화소, 및 제3 색 광을 발광하는 제3 화소를 포함한다. 상기 제1, 제2 및 제3 화소들 각각은, 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함한다. 상기 제3 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 적어도 하나는, 상기 제1 화소 또는 상기 제2 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가진다.
일 실시예에서, 상기 다른 사이즈를 가지는 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상기 적어도 하나에 의해, 상기 제3 화소에 대한 데이터 전압 범위가 상기 제1 화소 또는 상기 제2 화소에 대한 데이터 전압 범위에 근접하게 조절될 수 있다.
일 실시예에서, 상기 적어도 두 개의 트랜지스터들 중 하나는 PMOS 트랜지스터로 구현되고, 상기 적어도 두 개의 트랜지스터들 중 다른 하나는 NMOS 트랜지스터로 구현될 수 있다.
일 실시예에서, 상기 제1 화소는 적색 광을 발광하는 적색 화소이고, 상기 제2 화소는 녹색 광을 발광하는 녹색 화소이며, 상기 제3 화소는 청색 광을 발광하는 청색 화소일 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은, 제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터, 상기 게이트 노드에 연결된 제1 전극, 및 게이트 기입 신호 라인에 연결된 제2 전극을 포함하는 부스트 커패시터, 상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터, 발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 상기 게이트 보상 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터, 및 상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 청색 화소에 포함된 상기 부스트 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 부스트 커패시터의 커패시턴스보다 작은 커패시턴스를 가질 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은 기생 커패시터를 더 포함하고, 상기 청색 화소에 포함된 상기 기생 커패시터는, 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 기생 커패시터의 사이즈와 다른 사이즈를 가질 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은 상기 게이트 보상 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터를 더 포함할 수 있다. 상기 청색 화소에 포함된 상기 음의 기생 부스트 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 음의 기생 부스트 커패시터의 커패시턴스보다 큰 커패시턴스를 가질 수 있다.
일 실시예에서, 상기 청색 화소 내의 상기 게이트 보상 신호 라인의 폭은 상기 적색 화소 또는 상기 녹색 화소 내의 상기 게이트 보상 신호 라인의 폭보다 클 수 있다.
일 실시예에서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 게이트 전극의 넓이는 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 게이트 전극의 넓이보다 클 수 있다.
일 실시예에서, 상기 청색 화소의 상기 제1 트랜지스터의 채널 길이에 대한 채널 폭의 비율은 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 클 수 있다.
일 실시예에서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 채널 폭은 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 폭보다 클 수 있다.
일 실시예에서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 채널 길이는 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 길이보다 작을 수 있다.
일 실시예에서, 상기 청색 화소에 포함된 상기 저장 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 저장 커패시터의 커패시턴스보다 큰 커패시턴스를 가질 수 있다.
일 실시예에서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현될 수 있다.
일 실시예에서, 상기 제7 트랜지스터는 PMOS 트랜지스터로 구현될 수 있다.
일 실시예에서, 상기 제7 트랜지스터는 NMOS 트랜지스터로 구현될 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은, 제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터, 상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터, 게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터, 발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 상기 게이트 보상 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터, 및 상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은, 상기 게이트 기입 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이의 기생 부스트 커패시터, 및 상기 게이트 보상 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터를 더 포함할 수 있다. 상기 청색 화소에 포함된 상기 기생 부스트 커패시터, 상기 음의 기생 부스트 커패시터, 상기 제1 트랜지스터 및 상기 저장 커패시터 중 적어도 하나는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 기생 부스트 커패시터, 상기 음의 기생 부스트 커패시터, 상기 제1 트랜지스터 및 상기 저장 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은, 제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터, 상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터, 게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터, 로우 레벨을 가지는 발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 로우 레벨을 가지는 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 하이 레벨을 가지는 상기 발광 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터, 및 상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은, 제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터, 상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터, 게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터, 게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터, 발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터, 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터, 다음 행에 대한 상기 게이트 기입 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터, 및 상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현될 수 있다.
일 실시예에서, 상기 제7 트랜지스터는 PMOS 트랜지스터로 구현될 수 있다.
일 실시예에서, 상기 제7 트랜지스터는 NMOS 트랜지스터로 구현될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는, 제1 색 광을 발광하는 제1 화소, 제2 색 광을 발광하는 제2 화소, 및 제3 색 광을 발광하는 제3 화소를 포함하는 표시 패널, 상기 제1, 제2 및 제3 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 제1, 제2 및 제3 화소들에 게이트 기입 신호, 게이트 보상 신호 및 게이트 초기화 신호를 제공하는 스캔 드라이버, 상기 제1, 제2 및 제3 화소들에 발광 신호를 제공하는 발광 드라이버, 및 상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 발광 드라이버를 제어하는 컨트롤러를 포함한다. 상기 제1, 제2 및 제3 화소들 각각은, 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함한다. 상기 제3 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 적어도 하나는, 상기 제1 화소 또는 상기 제2 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널 및 상기 유기 발광 표시 장치에서, 제1, 제2 및 제3 화소들 각각은 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함하고, 상기 제3 화소에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 기생 커패시터 중 적어도 하나는, 상기 제1 화소 또는 상기 제2 화소에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 상기 표시 패널에 대한 구동 주파수가 변경될 때, 이전 구동 주파수로 구동되는 상기 표시 패널의 휘도와 현재 구동 주파수로 구동되는 상기 표시 패널의 휘도 사이의 차이가 감소되고, 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 블록도이다.
도 2는 일반 구동 주파수로 구동되는 표시 패널의 휘도 및 상기 일반 구동 주파수보다 낮은 저주파수로 구동되는 표시 패널의 휘도의 일 예를 나타내는 도면이다.
도 3은 종래의 표시 패널의 적색, 녹색 및 청색 화소들에 대한 데이터 전압 범위들, 및 본 발명의 실시예들에 따른 표시 패널의 적색, 녹색 및 청색 화소들에 대한 데이터 전압 범위들의 일 예를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 6은 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 7은 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 8은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 18은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 19는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 20은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널을 나타내는 블록도이고, 도 2는 일반 구동 주파수로 구동되는 표시 패널의 휘도 및 상기 일반 구동 주파수보다 낮은 저주파수로 구동되는 표시 패널의 휘도의 일 예를 나타내는 도면이고, 도 3은 종래의 표시 패널의 적색, 녹색 및 청색 화소들에 대한 데이터 전압 범위들, 및 본 발명의 실시예들에 따른 표시 패널의 적색, 녹색 및 청색 화소들에 대한 데이터 전압 범위들의 일 예를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 표시 패널(100)은 제1 색 광을 발광하는 제1 화소(RPX), 제2 색 광을 발광하는 제2 화소(GPX), 및 제3 색 광을 발광하는 제3 화소(BPX)를 포함할 수 있다. 일 실시예에서, 제1 화소(RPX)는 적색 광을 발광하는 적색 화소(RPX)이고, 제2 화소(GPX)는 녹색 광을 발광하는 녹색 화소(GPX)이며, 제3 화소(BPX)는 청색 광을 발광하는 청색 화소(BPX)일 수 있으나, 이에 한정되지 않는다.
일 실시예에서, 도 1에 도시된 바와 같이, 표시 패널(100)은, 각 홀수 번째 행에는 적색, 녹색, 청색 및 녹색 화소들(RPX, GPX, BPX, GPX)이 반복적으로 배치(즉, RGBG 배열)되고, 각 짝수 번째 행에는 청색, 녹색, 적색 및 녹색 화소들(BPX, GPX, RPX, GPX)이 반복적으로 배치(즉, BGRG 배열)되는 RGBG 펜타일 구조를 가질 수 있으나, 이에 한정되지 않는다. 일 예에서, 상기 RGBG 펜타일 구조에서, 서로 인접한 적색, 녹색, 청색 및 녹색 화소들(RPX, GPX, BPX, GPX)의 4개의 유기 발광 다이오드들이 다이아몬드 형태로 배치될 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 표시 패널(100)은, 각 행에 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)이 반복적으로 배치되는 RGB 스트라이프 구조를 가질 수 있으나, 이에 한정되지 않는다. 한편, 표시 패널(100)은 상기 RGBG 펜타일 구조 및 상기 RGB 스트라이프 구조에 한정되지 않고, 본 발명의 실시예들에 따른 표시 패널(100)에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)은 임의의 형태로 배치될 수 있다.
적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각은 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각은, 제1 내지 제7 트랜지스터들(TP1, TP2, TN3, TN4, TP5, TP6, TN7), 저장 커패시터(Cst), 부스트 커패시터(Cbst1, Cbst2) 및 유기 발광 다이오드(EL)를 포함할 수 있으나, 이에 한정되지 않는다. 한편, 도 4에는 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각이 7T2C 구조를 가지는 예가 도시되어 있으나, 본 발명의 실시예들에 따른 표시 패널(100)에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각은 임의의 개수의 트랜지스터 및 임의의 개수의 커패시터를 포함할 수 있다.
일 실시예에서, 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각은 소비 전력 감소를 위한 저주파 구동에 적합한 HOP(Hybrid Oxide Polycrystalline) 화소일 수 있다. 상기 HOP 화소에서, 상기 적어도 두 개의 트랜지스터들 중 하나는 LTPS(Low-Temperature Polycrystalline Silicon) PMOS 트랜지스터로 구현되고, 상기 적어도 두 개의 트랜지스터들 중 다른 하나는 산화물(Oxide) NMOS 트랜지스터로 구현될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각에서, 제1, 제2, 제5 및 제6 트랜지스터들(TP1, TP2, TP5, TP6)은 PMOS 트랜지스터들로 구현되고, 제3, 제4 및 제7 트랜지스터들(TN3, TN4, TN7)은 NMOS 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다. 한편, 도 4에는 제7 트랜지스터(TN7)가 NMOS 트랜지스터로 구현된 예가 도시되어 있으나, 실시예에 따라, 제7 트랜지스터(TN7)는 PMOS 트랜지스터로 구현될 수 있다. 이 경우, 단자들(소스 및/또는 드레인들)이 저장 커패시터(Cst)에 직접적으로 연결된 제3 및 제4 트랜지스터들(TN3, TN4)이 상기 NMOS 트랜지스터들로 구현되므로, 저장 커패시터(Cst)로부터 제3 및 제4 트랜지스터들(TN3, TN4)을 통한 누설 전류가 감소될 수 있다.
본 발명의 실시예들에 따른 표시 패널(100)을 포함하는 유기 발광 표시 장치는 저주파 구동을 수행할 수 있다. 따라서, 표시 패널(100)은 일반 구동 주파수(예를 들어, 약 60Hz)로 구동되거나, 상기 일반 구동 주파수보다 낮은 저주파수로 구동될 수 있다. 예를 들어, 표시 패널(100)은 동영상을 표시할 때 상기 일반 구동 주파수로 구동되고, 정지 영상을 표시할 때 상기 저주파수로 구동될 수 있다. 표시 패널(100)을 상기 저주파수로 구동하도록, 상기 유기 발광 표시 장치는 복수의 연속된 프레임 구간들 중 적어도 하나의 프레임 구간에서 표시 패널(100)을 구동하고, 상기 복수의 연속된 프레임 구간들 중 나머지 프레임 구간들에서 표시 패널(100)을 구동하지 않을 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 약 60Hz의 일반 구동 주파수(NDF)로 구동하도록, 상기 유기 발광 표시 장치는 제1 내지 제4 프레임 구간들(FP1, FP2, FP3, FP4) 각각에서 표시 패널(100)을 구동할 수 있다. 또한, 약 30Hz의 저주파수(LF)로 구동하도록, 상기 유기 발광 표시 장치는 제1 및 제3 프레임 구간들(FP1, FP3) 각각에서 표시 패널(100)을 구동하고, 제2 및 제4 프레임 구간들(FP2, FP4) 각각에서 표시 패널(100)을 구동하지 않을 수 있다.
한편, 상기 저주파 구동을 수행하는 종래의 유기 발광 표시 장치에서는, 표시 패널(100)이 일반 구동 주파수(NDF)로 구동되는 경우, 도 2의 210에 의해 표현된 바와 같이, 표시 패널(100)은 제1 내지 제4 프레임 구간들(FP1, FP2, FP3, FP4) 각각에서 동일한 휘도를 가질 수 있다. 그러나, 상기 저주파 구동을 수행하는 종래의 유기 발광 표시 장치에서는, 표시 패널(100)이 저주파수(LF)로 구동되는 경우, 도 2의 230에 의해 표현된 바와 같이, 저장 커패시터(예를 들어, 도 4의 Cst)에 연결된 적어도 하나의 트랜지스터(예를 들어, 도 4의 TN3, TN4)의 누설 전류에 의해, 표시 패널(100)이 구동되지 않는 프레임 구간(예를 들어, FP2, FP4)에서의 표시 패널(100)의 휘도는 표시 패널(100)이 구동되는 프레임 구간(예를 들어, FP1, FP3)에서의 표시 패널(100)의 휘도와 다를 수 있다.
그러나, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 저장 커패시터(예를 들어, 도 4의 Cst)에 연결된 적어도 하나의 트랜지스터(예를 들어, 도 4의 TN3, TN4)가 상기 NMOS 트랜지스터로 구현되므로, 저장 커패시터(Cst)로부터 상기 적어도 하나의 트랜지스터를 통한 누설 전류가 감소될 수 있다. 이에 따라, 표시 패널(100)이 저주파수(LF)로 구동되더라도, 표시 패널(100)이 구동되지 않는 프레임 구간(예를 들어, FP2, FP4)에서의 표시 패널(100)의 휘도와 표시 패널(100)이 구동되는 프레임 구간(예를 들어, FP1, FP3)에서의 표시 패널(100)의 휘도의 차이가 감소될 수 있다.
또한, 본 발명의 실시예들에 따른 표시 패널(100)에서, 표시 패널(100)이 구동되지 않는 프레임 구간(예를 들어, FP2, FP4)에서의 표시 패널(100)의 휘도와 표시 패널(100)이 구동되는 프레임 구간(예를 들어, FP1, FP3)에서의 표시 패널(100)의 휘도의 차이를 더욱 감소시키고, 일반 구동 주파수(NDF)로 구동되는 표시 패널(100)의 휘도(210)와 저주파수(LF)로 구동되는 표시 패널(100)의 휘도(230)의 차이를 감소시키도록, 표시 패널(100)이 구동되지 않는 프레임 구간(예를 들어, FP2, FP4)에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각에 셀프 바이어스(SELF_BIAS)를 인가하는 셀프 바이어스 동작이 수행될 수 있다. 예를 들어, 표시 패널(100)이 약 60Hz의 일반 구동 주파수(NDF)로 구동되는 경우, 상기 유기 발광 표시 장치는 제1 내지 제4 프레임 구간들(FP1, FP2, FP3, FP4) 각각에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각의 구동 트랜지스터(예를 들어, 도 4의 제1 트랜지스터(TP1))에 초기화 전압(예를 들어, 도 4의 초기화 전압(VINT))을 이용한 초기화 바이어스(VINT_BIAS)를 인가할 수 있다. 또한, 표시 패널(100)이 약 30Hz의 저주파수(LF)로 구동되는 경우, 상기 유기 발광 표시 장치는 제1 및 제3 프레임 구간들(FP1, FP3) 각각에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각의 구동 트랜지스터(예를 들어, 도 4의 제1 트랜지스터(TP1))에 초기화 전압(예를 들어, 도 4의 초기화 전압(VINT))을 이용한 초기화 바이어스(VINT_BIAS)를 인가하고, 제2 및 제4 프레임 구간들(FP2, FP4) 각각에서 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각의 구동 트랜지스터(예를 들어, 도 4의 제1 트랜지스터(TP1))에 이전 프레임 구간, 즉 제1 프레임 구간(FP1) 또는 제3 프레임 구간(FP3)에서 저장된 데이터 전압을 이용한 셀프 바이어스(SELF_BIAS)를 인가할 수 있다. 이에 따라, 표시 패널(100)이 일반 구동 주파수(NDF)로 구동되는 경우뿐만 아니라, 표시 패널(100)이 저주파수(LF)로 구동되는 경우에도, 매 프레임마다 각 화소(RPX, GPX, BPX)의 상기 구동 트랜지스터에 초기화 바이어스(VINT_BIAS) 또는 셀프 바이어스(SELF_BIAS)가 인가되므로, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 셀프 바이어스(SELF_BIAS)가 인가되지 않는 종래의 표시 패널에 비하여, 일반 구동 주파수(NDF)로 구동되는 표시 패널(100)의 휘도(210)와 저주파수(LF)로 구동되는 표시 패널(100)의 휘도(230)의 차이가 감소될 수 있다.
다만, 표시 패널(100)이 구동되지 않는 프레임 구간(예를 들어, FP2, FP4)에서 바이어스(SELF_BIAS)를 이용한 상기 셀프 바이어스 동작이 수행되더라도, 초기화 바이어스(VINT_BIAS)의 상기 초기화 전압과 셀프 바이어스(SELF_BIAS)의 상기 데이터 전압의 차이가 큰 경우, 즉 상기 초기화 전압이 상기 데이터 전압보다 과도하게 낮은 경우, 일반 구동 주파수(NDF)로 구동되는 표시 패널(100)의 휘도(210)와 저주파수(LF)로 구동되는 표시 패널(100)의 휘도(230)의 차이가 사용자에 의해 시인될 수 있다.
그러나, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 청색 화소(BPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 기생 커패시터 중 적어도 하나가, 적색 화소(RPX) 또는 녹색 화소(GPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지도록, 적색 화소(RPX), 녹색 화소(GPX) 및 청색 화소(BPX)가 설계(예를 들어, 차등 설계)될 수 있다. 적색 화소(RPX) 또는 녹색 화소(GPX)의 구성요소의 사이즈와 다른 사이즈를 가지는 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상기 적어도 하나에 의해, 청색 화소(BPX)에 대한 데이터 전압 범위가 적색 화소(RPX) 또는 녹색 화소(GPX)에 대한 데이터 전압 범위에 근접하게 조절될 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 적색 화소(RPX), 녹색 화소(GPX) 및 청색 화소(BPX)의 (유기 발광 다이오드를 제외한) 구성요소들(예를 들어, 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터)이 서로 동일한 사이즈를 가지는 경우, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 적색 화소(RPX)에 대한 데이터 전압 범위(310) 및 녹색 화소(GPX)에 대한 데이터 전압 범위(320)보다 낮을 수 있고, 초기화 전압(VINT)은 청색 화소(BPX)에 대한 데이터 전압 범위(330)의 최저 전압 레벨, 즉 청색 화소(BPX)에 대한 255-계조 전압(BV255)보다 일정한 마진만큼 낮게 설정되어야 한다. 예를 들어, 적색 화소(RPX)에 대한 0-계조 전압(RV0)은 약 7V이고, 적색 화소(RPX)에 대한 255-계조 전압(RV255)은 약 3V이며, 적색 화소(RPX)에 대한 데이터 전압 범위(310)는 약 3V 내지 약 7V이고, 녹색 화소(GPX)에 대한 0-계조 전압(GV0)은 약 7.1V이고, 녹색 화소(GPX)에 대한 255-계조 전압(GV255)은 약 4V이며, 녹색 화소(GPX)에 대한 데이터 전압 범위(320)는 약 4V 내지 약 7.1V이고, 청색 화소(BPX)에 대한 0-계조 전압(BV0)은 약 6.5V이고, 청색 화소(BPX)에 대한 255-계조 전압(BV255)은 약 2V이며, 청색 화소(BPX)에 대한 데이터 전압 범위(330)는 약 2V 내지 약 6.5V이고, 초기화 전압(VINT)은 약 -3.5V로 설정될 수 있다.
그러나, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 청색 화소(BPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 적어도 하나가, 적색 화소(RPX) 또는 녹색 화소(GPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지도록, 청색 화소(BPX)가 적색 화소(RPX) 및/또는 녹색 화소(GPX)와 다르게 설계될 수 있다. 이에 따라, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 변경될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 예를 들어, 청색 화소(BPX)에 대하여, 약 6.5V의 0-계조 전압(BV0)이 약 7V의 0-계조 전압(BV0')으로 변경되고, 약 2V의 255-계조 전압(BV255)이 약 3V의 255-계조 전압(BV255)으로 변경되며, 약 2V 내지 약 6.5V의 데이터 전압 범위(330)가 약 3V 내지 약 7V의 데이터 전압 범위(350)로 변경될 수 있다. 이 경우, 약 2V 내지 약 6.5V의 데이터 전압 범위(330)에 상응하는 약 -3.5V의 초기화 전압(VINT)이 약 3V 내지 약 7V의 데이터 전압 범위(350)에 상응하는 약 -2.5V의 초기화 전압(VINT')으로 증가될 수 있다. 이에 따라, 초기화 바이어스(VINT_BIAS)의 초기화 전압(VINT')과 셀프 바이어스(SELF_BIAS)의 상기 데이터 전압의 차이가 감소될 수 있고, 일반 구동 주파수(NDF)로 구동되는 표시 패널(100)의 휘도(210)와 저주파수(LF)로 구동되는 표시 패널(100)의 휘도(230)의 차이가 감소되고, 사용자에 의해 시인되지 않을 수 있다.
한편, 도 3에는, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 변경되도록, 청색 화소(BPX)가 적색 화소(RPX) 및 녹색 화소(GPX)와 다르게 설계된 예가 도시되어 있으나, 실시예에 따라, 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 중 임의의 하나 이상의 화소가 다른 화소와 다르게 설계될 수 있다. 예를 들어, 적색 화소(RPX)에 대한 데이터 전압 범위(310)가 녹색 화소(GPX)에 대한 데이터 전압 범위(320)에 근접하게 변경되고, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 녹색 화소(GPX)에 대한 데이터 전압 범위(320)에 근접하게 변경되도록, 적색 화소(RPX) 및 청색 화소(BPX) 각각이 녹색 화소(GPX)와 다르게 설계될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각에서, 적어도 하나의 트랜지스터는 PMOS 트랜지스터로 구현되고, 적어도 하나의 트랜지스터는 NMOS 트랜지스터로 구현될 수 있다. 이에 따라, 저주파 구동 시의 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각에서의 누설 전류가 감소되고, 각 프레임 구간에서의 휘도 변화가 감소될 수 있다. 또한, 본 발명의 실시예들에 따른 표시 패널(100)에서는, 청색 화소(BPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 적어도 하나가, 적색 화소(RPX) 또는 녹색 화소(GPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지도록, 적색 화소(RPX), 녹색 화소(GPX) 및 청색 화소(BPX)가 설계(예를 들어, 차등 설계)될 수 있다. 따라서, 청색 화소(BPX)에 대한 데이터 전압 범위(350)가 적색 화소(RPX)에 대한 데이터 전압 범위(310) 또는 녹색 화소(GPX)에 대한 데이터 전압 범위(320)에 근접할 수 있고, 초기화 전압(VINT')이 증가될 수 있다. 이에 따라, 표시 패널(100)에 대한 구동 주파수가 변경될 때, 이전 구동 주파수(예를 들어, 일반 구동 주파수(NDF))로 구동되는 표시 패널(100)의 휘도와 현재 구동 주파수(예를 들어, 저주파수(LF))로 구동되는 표시 패널(100)의 휘도 사이의 차이가 감소될 수 있고, 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX1), 녹색 광을 발광하는 녹색 화소(GPX1), 및 청색 광을 발광하는 청색 화소(BPX1)를 포함할 수 있다. 도 4에는 동일한 행에 배치된 적색/녹색 화소(RPX1/GPX1) 및 청색 화소(BPX1)가 도시되어 있다. 한편, 도 4에는 청색 화소(BPX1)가 적색/녹색 화소(RPX1/GPX1)와 동일한 구성요소들을 포함하나, 청색 화소(BPX1)의 적어도 하나의 구성요소가 적색/녹색 화소(RPX1/GPX1)의 상응하는 구성요소와 다른 사이즈를 가지는 예, 즉 적색 화소(RPX1) 및 녹색 화소(GPX1)가 동일하게 설계되고, 청색 화소(BPX1)가 적색 화소(RPX1) 및 녹색 화소(GPX1)와 다르게 설계된 예가 도시되어 있다. 다만, 본 발명의 실시예들에 따른 표시 패널에서 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 중 임의의 하나 이상의 화소가 다른 화소와 다르게 설계될 수 있다.
적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각은 저장 커패시터(Cst), 부스트 커패시터(Cbst1, Cbst2), 제1 트랜지스터(TP1), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
저장 커패시터(Cst)는 데이터 라인(DL1, DL2)으로부터 제2 트랜지스터(TP2) 및 (다이오드-연결된) 제1 트랜지스터(TP1)를 통하여 전달된 데이터 전압(RVDAT, GVDAT, BVDAT')(또는 데이터 전압(RVDAT, GVDAT, BVDAT')으로부터 제1 트랜지스터(TP1)의 문턱 전압이 감산된 전압)을 저장할 수 있다. 일 실시예에서, 저장 커패시터(Cst)는 제1 전원 전압(ELVDD)이 전송되는 제1 전원 전압 라인(ELVDDL)에 연결된 제1 전극, 및 게이트 노드(NG1, NG2)에 연결된 제2 전극을 포함할 수 있다.
부스트 커패시터(Cbst1, Cbst2)는 게이트 기입 신호(GW)가 변경될 때 게이트 노드(NG1, NG2)의 전압을 변경시킬 수 있다. 예를 들어, 게이트 기입 신호(GW)가 로우 레벨로부터 하이 레벨로 상승할 때, 부스트 커패시터(Cbst1, Cbst2)는 게이트 노드(NG1, NG2)의 전압을 증가시킬 수 있다. 일 실시예에서, 부스트 커패시터(Cbst1, Cbst2)는 게이트 노드(NG1, NG2)에 연결된 제1 전극, 및 게이트 기입 신호(GW)가 전송되는 게이트 기입 신호 라인(GWL)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(TP1)는 게이트 노드(NG1, NG2)의 전압, 즉 저장 커패시터(Cst)의 상기 제2 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 제1 트랜지스터(TP1)는 유기 발광 다이오드(EL)를 구동하기 위한 구동 트랜지스터로 불릴 수 있다. 일 실시예에서, 제1 트랜지스터(TP1)는 게이트 노드(NG1, NG2)에 연결된 게이트 전극, 제5 트랜지스터(TP5)의 제2 단자에 연결된 제1 단자(예를 들어, 소스), 및 제6 트랜지스터(TP6)의 제1 단자에 연결된 제2 단자(예를 들어, 드레인)를 포함할 수 있다.
제2 트랜지스터(TP2)는 게이트 기입 신호 라인(GWL)의 게이트 기입 신호(GW)에 응답하여 데이터 전압(RVDAT, GVDAT, BVDAT')을 제1 트랜지스터(TP1)의 소스에 전달할 수 있다. 제2 트랜지스터(TP2)는 데이터 라인(DL1, DL2)의 데이터 전압(RVDAT, GVDAT, BVDAT')을 전달하기 위한 스위칭 트랜지스터 또는 스캔 트랜지스터로 불릴 수 있다.
예를 들어, 적색 화소(RPX1)의 제2 트랜지스터(TP2)는 데이터 라인(DL1)의 적색 화소(RPX1)에 대한 데이터 전압(RVDAT)을 제1 트랜지스터(TP1)의 소스에 전달하고, 녹색 화소(GPX1)의 제2 트랜지스터(TP2)는 데이터 라인(DL1)의 녹색 화소(GPX1)에 대한 데이터 전압(GVDAT)을 제1 트랜지스터(TP1)의 소스에 전달하고, 청색 화소(BPX1)의 제2 트랜지스터(TP2)는 데이터 라인(DL2)의 청색 화소(BPX1)에 대한 데이터 전압(BVDAT')을 제1 트랜지스터(TP1)의 소스에 전달할 수 있다. 일 실시예에서, 제2 트랜지스터(TP2)는 게이트 기입 신호(GW)가 전송되는 게이트 기입 신호 라인(GWL)에 연결된 게이트 전극, 데이터 라인(DL1, DL2)에 연결된 제1 단자, 및 제1 트랜지스터(TP1)의 상기 소스에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(TN3)는 게이트 보상 신호 라인(GCL)의 게이트 보상 신호(GC)에 응답하여 제1 트랜지스터(TP1)를 다이오드-연결시킬 수 있다. 제3 트랜지스터(TN3)는 제1 트랜지스터(TP1)의 문턱 전압을 보상하기 위한 보상 트랜지스터 또는 문턱 전압 보상 트랜지스터로 불릴 수 있다. 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)가 인가되는 동안, 제2 트랜지스터(TP2)에 의해 전달된 데이터 전압(RVDAT, GVDAT, BVDAT')이 제3 트랜지스터(TN3)에 의해 다이오드-연결된 제1 트랜지스터(TP1)를 통하여 저장 커패시터(Cst)에 저장됨으로써, 저장 커패시터(Cst)는 데이터 전압(RVDAT, GVDAT, BVDAT')으로부터 제1 트랜지스터(TP1)의 문턱 전압이 감산된 전압을 저장할 수 있다. 일 실시예에서, 제3 트랜지스터(TN3)는 게이트 보상 신호(GC)가 전송되는 게이트 보상 신호 라인(GCL)에 연결된 게이트 전극, 제1 트랜지스터(TP1)의 상기 드레인에 연결된 제1 단자, 및 게이트 노드(NG1, NG2)에 연결된 제2 단자를 포함할 수 있다.
제4 트랜지스터(TN4)는 게이트 초기화 신호(GI)에 응답하여 게이트 노드(NG1, NG2)에 초기화 전압(VINT)을 인가할 수 있다. 제4 트랜지스터(TN4)는 게이트 노드(NG1, NG2), 즉 제1 트랜지스터(TP1) 및 저장 커패시터(Cst)를 초기화하기 위한 게이트 초기화 트랜지스터로 불릴 수 있다. 게이트 초기화 신호(GI)가 인가되는 동안, 제4 트랜지스터(TN4)는 게이트 노드(NG1, NG2)에 초기화 전압(VINT)을 인가하고, 게이트 노드(NG1, NG2)에서의 초기화 전압(VINT)에 기초하여 제1 트랜지스터(TP1) 및 저장 커패시터(Cst)가 초기화될 수 있다. 일 실시예에서, 제4 트랜지스터(TN4)는 게이트 초기화 신호(GI)를 수신하는 게이트 전극, 초기화 전압(VINT)을 수신하는 제1 단자, 및 게이트 노드(NG1, NG2)에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(TP5)는 발광 신호(EM)에 응답하여 제1 전원 전압(ELVDD)이 전송되는 제1 전원 전압 라인(ELVDDL)과 제1 트랜지스터(TP1)의 상기 소스를 연결할 수 있고, 제6 트랜지스터(TP6)는 발광 신호(EM)에 응답하여 제1 트랜지스터(TP1)의 상기 드레인과 유기 발광 다이오드(EL)의 애노드를 연결할 수 있다. 제5 트랜지스터(TP5) 및 제6 트랜지스터(TP6)는 유기 발광 다이오드(EL)를 발광시키기 위한 발광 트랜지스터들로 불릴 수 있다. 발광 신호(EM)가 인가되는 동안, 제5 및 제6 트랜지스터들(TP5, T6)은 제1 전원 전압(ELVDD)이 전송되는 제1 전원 전압 라인(ELVDDL)으로부터 제2 전원 전압(ELVSS)이 전송되는 제2 전원 전압 라인(ELVSSL)으로의 상기 구동 전류의 경로를 형성할 수 있다. 일 실시예에서, 제5 트랜지스터(TP5)는 발광 신호(EM)를 수신하는 게이트 전극, 제1 전원 전압(ELVDD)이 전송되는 제1 전원 전압 라인(ELVDDL)에 연결된 제1 단자, 및 제1 트랜지스터(TP1)의 상기 소스에 연결된 제2 단자를 포함하고, 제6 트랜지스터(TP6)는 발광 신호(EM)를 수신하는 게이트 전극, 제1 트랜지스터(TP1)의 상기 드레인에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
제7 트랜지스터(TN7)는 게이트 보상 신호(GC)에 응답하여 유기 발광 다이오드(EL)의 상기 애노드에 애노드 초기화 전압(AVINT)을 인가할 수 있다. 애노드 초기화 전압(AVINT)은 초기화 전압(VINT)과 동일한 전압이거나, 초기화 전압(VINT)과 다른 전압일 수 있다. 제7 트랜지스터(TN7)는 유기 발광 다이오드(EL)를 초기화시키기 위한 다이오드 초기화 트랜지스터로 불릴 수 있다. 게이트 보상 신호(GC)가 인가되는 동안, 제7 트랜지스터(TN7)는 애노드 초기화 전압(AVINT)을 이용하여 유기 발광 다이오드(EL)를 초기화할 수 있다. 일 실시예에서, 제7 트랜지스터(TN7)는 게이트 보상 신호(GC)가 전송되는 게이트 보상 신호 라인(GCL)에 연결된 게이트 전극, 애노드 초기화 전압(AVINT)을 수신하는 제1 단자, 및 유기 발광 다이오드(EL)의 상기 애노드에 연결된 제2 단자를 포함할 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(TP1)에 의해 생성된 상기 구동 전류에 기초하여 발광할 수 있다. 발광 신호(EM)가 인가되는 동안, 유기 발광 다이오드(EL)에 제1 트랜지스터(TP1)에 의해 생성된 상기 구동 전류가 제공되고, 유기 발광 다이오드(EL)는 상기 구동 전류에 기초하여 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(EL)는 제6 트랜지스터(TP6)의 상기 제2 단자에 연결된 상기 애노드, 및 제2 전원 전압(ELVSS)이 전송되는 제2 전원 전압 라인(ELVSSL)에 연결된 캐소드를 포함할 수 있다.
일 실시예에서, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에서, 게이트 보상 신호 라인(GCL)과 게이트 노드(NG1, NG2), 즉 제1 트랜지스터(TP1)의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터(Nbst)가 형성될 수 있다. 게이트 보상 신호 라인(GCL)의 게이트 보상 신호(GC)가 변경될 때, 음의 기생 부스트 커패시터(Nbst)에 의해 게이트 노드(NG1, NG2)의 전압이 변경될 수 있다. 예를 들어, 게이트 보상 신호(GC)가 하이 레벨로부터 로우 레벨로 변경될 때, 음의 기생 부스트 커패시터(Nbst)에 의해 게이트 노드(NG1, NG2)의 전압이 감소될 수 있다. 한편, 음의 기생 부스트 커패시터(Nbst)에 의해 게이트 노드(NG1, NG2)의 전압 감소는 부스트 커패시터(Cbst1, Cbst2)에 의해 보상될 수 있다.
일 실시예에서, 도 4에 도시된 바와 같이, 제1, 제2, 제5 및 제6 트랜지스터들(TP1, TP2, TP5, TP6)은 PMOS 트랜지스터들로 구현되고, 제3, 제4 및 제7 트랜지스터들(TN3, TN4, TN7)은 NMOS 트랜지스터들로 구현될 수 있다. 따라서, 제2, 제5 및 제6 트랜지스터들(TP2, TP5, TP6)에 인가되는 게이트 기입 신호(GW) 및 발광 신호(EM)는 액티브-로우 신호들이고, 제3, 제4 및 제7 트랜지스터들(TN3, TN4, TN7)에 인가되는 게이트 보상 신호(GC) 및 게이트 초기화 신호(GI)는 액티브-하이 신호들일 수 있다. 한편, 저장 커패시터(Cst)에 직접적으로 연결된 제3 및 제4 트랜지스터들(TN3, TN4)이 상기 NMOS 트랜지스터들로 구현되므로, 저장 커패시터(Cst)로부터 제3 및 제4 트랜지스터들(TN3, TN4)을 통한 누설 전류가 감소될 수 있다.
본 발명의 일 실시예에 따른 표시 패널에서, 청색 화소(BPX1)에 포함된 부스트 커패시터(Cbst2)는 적색/녹색 화소(RPX1/GPX1)에 포함된 부스트 커패시터(Cbst1)의 커패시턴스보다 작은 커패시턴스를 가질 수 있다. 예를 들어, 적색/녹색 화소(RPX1/GPX1)의 부스트 커패시터(Cbst1)는 약 7fF의 커패시턴스를 가지고, 청색 화소(BPX1)의 부스트 커패시터(Cbst2)는 약 5fF의 커패시턴스를 가질 수 있으나, 이에 한정되지 않는다. 따라서, 청색 화소(BPX1)에서 부스트 커패시터(Cbst2)에 의해 유발되는 게이트 노드(NG2)의 전압의 제2 부스트량(또는 제2 증가량)은, 적색/녹색 화소(RPX1/GPX1)에서 부스트 커패시터(Cbst1)에 의해 유발되는 게이트 노드(NG1)의 전압의 제1 부스트량(또는 제1 증가량)보다 감소될 수 있다. 이에 따라, 청색 화소(BPX1)에 대한 데이터 전압(BVDAT')은 상기 제1 부스트량과 상기 제2 부스트량의 차이를 반영하여 설정될 수 있다. 예를 들어, 청색 화소(BPX1)에 대한 데이터 전압(BVDAT')은, 청색 화소(BPX1)가 적색/녹색 화소(RPX1/GPX1)와 동일하게 설계된 경우의 종래의 데이터 전압(BVDAT)에 상기 제1 부스트량과 상기 제2 부스트량의 차이에 상응하는 부스트 전압 차이(DVBST)가 가산된 전압으로 설정될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 증가될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 또한, 이에 따라, 초기화 바이어스의 초기화 전압(VINT')과 셀프 바이어스의 데이터 전압(RVDAT, GVDAT, BVDAT)의 차이가 감소될 수 있고, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
이하, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각의 동작의 일 예가 도 4 내지 도 8을 참조하여 설명된다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 6은 초기화 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이며, 도 7은 데이터 기입 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이고, 도 8은 발광 구간에서의 화소의 동작의 일 예를 설명하기 위한 회로도이다.
도 4 및 도 5을 참조하면, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에 대한 프레임 구간(FP)은 초기화 구간(PINI), 데이터 기입 구간(PDW) 및 발광 구간(PEM)을 포함할 수 있다.
초기화 구간(PINI)에서, 게이트 노드(NG)가 초기화될 수 있다. 즉, 초기화 구간(PINI)에서, 발광 신호(EM), 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)는 상기 오프 레벨을 가지고, 게이트 초기화 신호(GI)는 온 레벨을 가질 수 있다. 도 6에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에서, 제4 트랜지스터(TN4)는 상기 온 레벨을 가지는 게이트 초기화 신호(GI)에 응답하여 턴-온될 수 있다. 따라서, 제4 트랜지스터(TN4)는, 게이트 노드(NG)가 초기화되도록, 즉, 제1 트랜지스터(TP1) 및 저장 커패시터(Cst)가 초기화되도록, 게이트 노드(NG)에 초기화 전압(VINT)을 인가할 수 있다.
데이터 기입 구간(PDW)에서, 저장 커패시터(Cst)의 제2 전극에 데이터 전압(VDAT)으로부터 제1 트랜지스터(TP1)의 문턱 전압(VTH)이 감산된 전압(VDAT-VTH)이 저장될 수 있다. 데이터 기입 구간(PDW)에서, 발광 신호(EM) 및 게이트 초기화 신호(GI)는 상기 오프 레벨을 가지고, 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)는 상기 온 레벨을 가질 수 있다. 도 7에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에서, 제2 및 제3 트랜지스터들(TP2, TP3)은 상기 온 레벨을 가지는 게이트 기입 신호(GW) 및 상기 온 레벨을 가지는 게이트 보상 신호(GC)에 응답하여 턴-온될 수 있다. 따라서, 제2 트랜지스터(TP2)는 데이터 라인(DL)의 데이터 전압(VDAT)을 제1 트랜지스터(TP1)의 소스에 전달할 수 있다. 또한, 제3 트랜지스터(TN3)는 제1 트랜지스터(TP1)를 다이오드-연결시키고, 저장 커패시터(Cst)의 상기 제2 전극에 다이오드-연결된 제1 트랜지스터(TP1)를 통하여 데이터 전압(VDAT)으로부터 제1 트랜지스터(TP1)의 문턱 전압(VTH)이 감산된 전압(VDAT-VTH)이 저장될 수 있다. 또한, 도 7에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에서, 제7 트랜지스터(TN7)는 상기 온 레벨을 가지는 게이트 보상 신호(GC)에 응답하여 턴-온될 수 있다. 따라서, 제7 트랜지스터(TN7)는, 유기 발광 다이오드(EL)의 상기 애노드가 초기화되도록, 유기 발광 다이오드(EL)의 상기 애노드에 애노드 초기화 전압(AVINT)을 인가할 수 있다.
일 실시예에서, 청색 화소(BPX1)에 포함된 부스트 커패시터(Cbst2)는 적색/녹색 화소(RPX1/GPX1)에 포함된 부스트 커패시터(Cbst1)의 커패시턴스보다 작은 커패시턴스를 가질 수 있다. 따라서, 게이트 기입 신호(GW)의 상승 에지(GW_RE)에서, 청색 화소(BPX1)에서 부스트 커패시터(Cbst2)에 의해 유발되는 게이트 노드(NG2)의 전압(V_NG2)의 제2 부스트량(VBST2)은, 적색/녹색 화소(RPX1/GPX1)에서 부스트 커패시터(Cbst1)에 의해 유발되는 게이트 노드(NG1)의 전압(V_NG1)의 제1 부스트량(VBST1)보다 감소될 수 있다. 이에 따라, 청색 화소(BPX1)에 대한 데이터 전압(BVDAT')은, 청색 화소(BPX1)에 대한 종래의 데이터 전압(BVDAT)에 제1 부스트량(VBST1)과 제2 부스트량(VBST2)의 차이에 상응하는 부스트 전압 차이(DVBST)가 가산된 전압(BVDAT+DVBST)으로 설정될 수 있다.
예를 들어, 도 4 및 도 5에 도시된 바와 같이, 적색 화소(RPX1)에서, 데이트 라인(DL1)을 통하여 데이터 전압(RVDAT)이 제공되고, 게이트 노드(NG1), 즉 저장 커패시터(Cst)의 상기 제2 전극에 데이터 전압(RVDAT)으로부터 제1 트랜지스터(TP1)의 문턱 전압(VTH)이 감산된 전압(RVDAT-VTH)이 감산된 전압이 저장될 수 있다. 또한, 청색 화소(BPX1)에서, 데이트 라인(DL2)을 통하여 종래의 데이터 전압(BVDAT)에 부스트 전압 차이(DVBST)가 가산된 전압(BVDAT+DVBST)이 제공되고, 게이트 노드(NG2), 즉 저장 커패시터(Cst)의 상기 제2 전극에 상기 전압(BVDAT+DVBST)으로부터 제1 트랜지스터(TP1)의 문턱 전압(VTH)이 감산된 전압(BVDAT+DVBST-VTH)이 감산된 전압이 저장될 수 있다. 게이트 기입 신호(GW)의 상승 에지(GW_RE)에서, 적색 화소(RPX1)에서, 게이트 노드(NG1)의 전압(V_NG1)은 제1 부스트량(VBST1)만큼 증가되고, 데이터 전압(RVDAT)으로부터 문턱 전압(VTH)이 감산되고 제1 부스트량(VBST1)이 가산된 전압(RVDAT-VTH+VBST1)이 될 수 있다. 또한, 게이트 기입 신호(GW)의 상승 에지(GW_RE)에서, 청색 화소(BPX1)에서, 게이트 노드(NG2)의 전압(V_NG2)은 제2 부스트량(VBST2)만큼 증가되고, 종래의 데이터 전압(BVDAT)에 부스트 전압 차이(DVBST)가 가산되고 문턱 전압(VTH)이 감산되고 제2 부스트량(VBST2)이 가산된 전압(BVDAT+DVBST-VTH+VBST2)이 될 수 있다. 한편, 부스트 전압 차이(DVBST)가 제1 부스트량(VBST1)과 제2 부스트량(VBST2)의 차이에 상응하므로, 이러한 게이트 노드(NG2)의 전압(V_NG2)은 종래의 데이터 전압(BVDAT)으로부터 문턱 전압(VTH)이 감산되고 제1 부스트량(VBST1)이 가산된 전압(BVDAT-VTH+VBST1)에 상응할 수 있다.
게이트 보상 신호(GC)의 하강 에지(GC_FE)에서, 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1) 각각에서, 음의 기생 부스트 커패시터(Nbst)에 의해 게이트 노드(NG1, NG2)의 전압(V_NG1, V_NG2)이 제1 부스트량(VBST1)만큼 감소될 수 있다. 예를 들어, 게이트 보상 신호(GC)의 하강 에지(GC_FE)에서, 적색 화소(RPX1)에서, 게이트 노드(NG1)의 전압(V_NG1)은 제1 부스트량(VBST1)만큼 감소되고, 데이터 전압(RVDAT)으로부터 문턱 전압(VTH)이 감산된 전압(RVDAT-VTH)이 될 수 있다. 또한, 게이트 보상 신호(GC)의 하강 에지(GC_FE)에서, 청색 화소(BPX1)에서, 게이트 노드(NG2)의 전압(V_NG2)은 제1 부스트량(VBST1)만큼 감소되고, 종래의 데이터 전압(BVDAT)으로부터 문턱 전압(VTH)이 감산된 전압(BVDAT-VTH)이 될 수 있다.
발광 구간(PEM)에서, 유기 발광 다이오드(EL)가 발광할 수 있다. 발광 구간(PEM)에서, 게이트 초기화 신호(GI), 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)는 상기 오프 레벨을 가지고, 발광 신호(EM)는 상기 온 레벨을 가질 수 있다. 도 8에 도시된 바와 같이, 제5 및 제6 트랜지스터들(TP5, TP6)은 상기 온 레벨을 가지는 발광 신호(EM)에 응답하여 턴-온될 수 있다. 제1 트랜지스터(TP1)는 게이트 노드(NG)의 전압(VDAT-VTH)에 기초하여 구동 전류(IDR)를 생성하고, 제5 및 제6 트랜지스터들(TP5, T6)은 제1 전원 전압 라인(ELVDDL)으로부터 제2 전원 전압 라인(ELVSSL)으로의 구동 전류(IDR)의 경로를 형성하고, 유기 발광 다이오드(EL)는 제1 트랜지스터(TP1)에 의해 생성된 구동 전류(IDR)에 기초하여 발광할 수 있다. 따라서, 제1 트랜지스터(TP1)가 데이터 전압(VDAT)으로부터 제1 트랜지스터(TP1)의 문턱 전압(VTH)이 감산된 전압(VDAT-VTH)에 기초하여 구동 전류(IDR)를 생성하므로, 구동 전류(IDR)는 제1 트랜지스터(TP1)의 문턱 전압(VTH)과 무관하게 데이터 전압(DV)에 기초하여 결정될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이고, 도 10은 본 발명의 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX2), 녹색 광을 발광하는 녹색 화소(GPX2), 및 청색 광을 발광하는 청색 화소(BPX2)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX2, GPX2, BPX2) 각각은 저장 커패시터(Cst), 부스트 커패시터(Cbst), 제1 트랜지스터(TP1), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 또한, 적색, 녹색 및 청색 화소들(RPX2, GPX2, BPX2) 각각은 게이트 보상 신호 라인(GCL)과 게이트 노드(NG1, NG2), 즉 제1 트랜지스터(TP1)의 게이트 전극 사이에 음의 기생 부스트 커패시터(Nbst1, Nbst2)를 더 포함할 수 있다. 도 9에 도시된 적색, 녹색 및 청색 화소들(RPX2, GPX2, BPX2)은, 청색 화소(BPX2)의 음의 기생 부스트 커패시터(Nbst2)의 사이즈가 적색/녹색 화소(RPX2/GPX2)의 음의 기생 부스트 커패시터(Nbst1)의 사이즈와 다른 것을 제외하고, 도 4에 도시된 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1)과 유사한 구성 및 유사한 동작을 가질 수 있다.
본 발명의 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX2)에 포함된 음의 기생 부스트 커패시터(Nbst2)는 적색/녹색 화소(RPX2/GPX2)에 포함된 음의 기생 부스트 커패시터(Nbst1)의 커패시턴스보다 큰 커패시턴스를 가질 수 있다. 예를 들어, 적색/녹색 화소(RPX2/GPX2)의 음의 기생 부스트 커패시터(Nbst1)는 약 3fF의 커패시턴스를 가지고, 청색 화소(BPX2)의 음의 부스트 커패시터(Nbst2)는 약 4fF의 커패시턴스를 가질 수 있으나, 이에 한정되지 않는다. 따라서, 청색 화소(BPX2)에서 음의 기생 부스트 커패시터(Nbst2)에 의해 유발되는 게이트 노드(NG2)의 전압의 제3 (음의) 부스트량(또는 제3 감소량)은, 적색/녹색 화소(RPX2/GPX2)에서 음의 기생 부스트 커패시터(Nbst1)에 의해 유발되는 게이트 노드(NG1)의 전압의 제1 (음의) 부스트량(또는 제1 감소량)보다 증가될 수 있다. 이에 따라, 청색 화소(BPX2)에 대한 데이터 전압(BVDAT')은 상기 제1 부스트량과 상기 제3 부스트량의 차이를 반영하여 설정될 수 있다. 예를 들어, 청색 화소(BPX2)에 대한 데이터 전압(BVDAT')은, 청색 화소(BPX2)가 적색/녹색 화소(RPX2/GPX2)와 동일하게 설계된 경우의 종래의 데이터 전압(BVDAT)에 상기 제1 부스트량과 상기 제3 부스트량의 차이에 상응하는 부스트 전압 차이(DVBST)가 가산된 전압으로 설정될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 증가될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 또한, 이에 따라, 초기화 바이어스의 초기화 전압(VINT')과 셀프 바이어스의 데이터 전압(RVDAT, GVDAT, BVDAT)의 차이가 감소될 수 있고, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 게이트 기입 신호(GW)의 상승 에지(GW_RE)에서, 적색 화소(RPX1)에서, 게이트 노드(NG1)의 전압(V_NG1)은 제1 부스트량(VBST1)만큼 증가되고, 데이터 전압(RVDAT)으로부터 문턱 전압(VTH)이 감산되고 제1 부스트량(VBST1)이 가산된 전압(RVDAT-VTH+VBST1)이 될 수 있다. 또한, 게이트 기입 신호(GW)의 상승 에지(GW_RE)에서, 청색 화소(BPX1)에서, 게이트 노드(NG2)의 전압(V_NG2)은 제1 부스트량(VBST1)만큼 증가되고, 종래의 데이터 전압(BVDAT)에 부스트 전압 차이(DVBST)가 가산되고 문턱 전압(VTH)이 감산되고 제1 부스트량(VBST1)이 가산된 전압(BVDAT+DVBST-VTH+VBST1)이 될 수 있다. 한편, 부스트 전압 차이(DVBST)가 적색 화소(RPX2)에서의 음의 기생 부스트 커패시터(Nbst1)에 의해 유발되는 제1 부스트량(VBST1)과 청색 화소(BPX2)에서 음의 기생 부스트 커패시터(Nbst2)에 의해 유발되는 제3 부스트량(VBST3)의 차이에 상응하므로, 이러한 게이트 노드(NG2)의 전압(V_NG2)은 종래의 데이터 전압(BVDAT)으로부터 문턱 전압(VTH)이 감산되고 제3 부스트량(VBST3)이 가산된 전압(BVDAT-VTH+VBST3)에 상응할 수 있다.
게이트 보상 신호(GC)의 하강 에지(GC_FE)에서, 적색 화소(RPX1)에서, 게이트 노드(NG1)의 전압(V_NG1)은 음의 기생 부스트 커패시터(Nbst1)에 의해 제1 부스트량(VBST1)만큼 감소되고, 데이터 전압(RVDAT)으로부터 문턱 전압(VTH)이 감산된 전압(RVDAT-VTH)이 될 수 있다. 또한, 게이트 보상 신호(GC)의 하강 에지(GC_FE)에서, 청색 화소(BPX1)에서, 게이트 노드(NG2)의 전압(V_NG2)은 음의 기생 부스트 커패시터(Nbst2)에 의해 제3 부스트량(VBST3)만큼 감소되고, 종래의 데이터 전압(BVDAT)으로부터 문턱 전압(VTH)이 감산된 전압(BVDAT-VTH)이 될 수 있다.
일 실시예에서, 청색 화소(BPX2)의 음의 기생 부스트 커패시터(Nbst2)가 적색/녹색 화소(RPX2/GPX2)의 음의 기생 부스트 커패시터(Nbst1)의 커패시턴스보다 큰 커패시턴스를 가지도록, 청색 화소(BPX2) 내의 게이트 보상 신호 라인(GCL)의 폭은 적색/녹색 화소(RPX2/GPX2) 내의 게이트 보상 신호 라인(GCL)의 폭보다 클 수 있다. 다른 실시예에서, 청색 화소(BPX2)의 음의 기생 부스트 커패시터(Nbst2)가 적색/녹색 화소(RPX2/GPX2)의 음의 기생 부스트 커패시터(Nbst1)의 커패시턴스보다 큰 커패시턴스를 가지도록, 청색 화소(BPX2)의 게이트 노드(NG2)의 전극, 즉 제1 트랜지스터(TP1)의 게이트 전극의 넓이가 적색/녹색 화소(RPX2/GPX2)의 게이트 노드(NG1)의 전극, 즉 제1 트랜지스터(TP1)의 상기 게이트 전극의 넓이보다 클 수 있다. 또 다른 실시예에서, 청색 화소(BPX2) 내의 게이트 보상 신호 라인(GCL)의 폭은 적색/녹색 화소(RPX2/GPX2) 내의 게이트 보상 신호 라인(GCL)의 폭보다 크고, 청색 화소(BPX2)의 제1 트랜지스터(TP1)의 게이트 전극의 넓이가 적색/녹색 화소(RPX2/GPX2)의 제1 트랜지스터(TP1)의 상기 게이트 전극의 넓이보다 클 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX3), 녹색 광을 발광하는 녹색 화소(GPX3), 및 청색 광을 발광하는 청색 화소(BPX3)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX3, GPX3, BPX3) 각각은 저장 커패시터(Cst), 부스트 커패시터(Cbst), 제1 트랜지스터(TP11, TP12), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 11에 도시된 적색, 녹색 및 청색 화소들(RPX3, GPX3, BPX3)은, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 사이즈가 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 사이즈와 다른 것을 제외하고, 도 4에 도시된 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1)과 유사한 구성 및 유사한 동작을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 채널 길이에 대한 채널 폭의 비율은 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 클 수 있다. 따라서, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 구동 특성이 변경될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 증가될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 또한, 이에 따라, 초기화 바이어스의 초기화 전압(VINT')과 셀프 바이어스의 데이터 전압(RVDAT, GVDAT, BVDAT)의 차이가 감소될 수 있고, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
일 실시예에서, 청색 화소(BPX3)의 제1 트랜지스터(TP12)가 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 큰 상기 채널 길이에 대한 상기 채널 폭의 상기 비율을 가지도록, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 상기 채널 폭은 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 폭보다 클 수 있다. 다른 실시예에서, 청색 화소(BPX3)의 제1 트랜지스터(TP12)가 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 큰 상기 채널 길이에 대한 상기 채널 폭의 상기 비율을 가지도록, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 상기 채널 길이는 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 길이보다 작을 수 있다. 또 다른 실시예에서, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 상기 채널 폭은 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 폭보다 크고, 청색 화소(BPX3)의 제1 트랜지스터(TP12)의 상기 채널 길이는 적색/녹색 화소(RPX3/GPX3)의 제1 트랜지스터(TP11)의 상기 채널 길이보다 작을 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX4), 녹색 광을 발광하는 녹색 화소(GPX4), 및 청색 광을 발광하는 청색 화소(BPX4)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX4, GPX4, BPX4) 각각은 저장 커패시터(Cst1, Cst2), 부스트 커패시터(Cbst), 제1 트랜지스터(TP1), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 도 12에 도시된 적색, 녹색 및 청색 화소들(RPX4, GPX4, BPX4)은, 청색 화소(BPX4)의 저장 커패시터(Cst2)의 사이즈가 적색/녹색 화소(RPX4/GPX4)의 저장 커패시터(Cst1)의 사이즈와 다른 것을 제외하고, 도 4에 도시된 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1)과 유사한 구성 및 유사한 동작을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX4)에 포함된 저장 커패시터(Cst2)는 적색/녹색 화소(RPX4/GPX4)에 포함된 저장 커패시터(Cst1)의 커패시턴스보다 큰 커패시턴스를 가질 수 있다. 따라서, 도 4에 도시된 적색/녹색 화소(RPX1/GPX1)와 청색 화소(BPX1)의 차이와 유사하게, 청색 화소(BPX4)에서의 부스트 커패시터(Cbst)의 영향이 적색/녹색 화소(RPX4/GPX4)에서의 부스트 커패시터(Cbst)의 영향보다 감소될 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 증가될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 또한, 이에 따라, 초기화 바이어스의 초기화 전압(VINT')과 셀프 바이어스의 데이터 전압(RVDAT, GVDAT, BVDAT)의 차이가 감소될 수 있고, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이다.
도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX5), 녹색 광을 발광하는 녹색 화소(GPX5), 및 청색 광을 발광하는 청색 화소(BPX5)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5) 각각은 저장 커패시터(Cst1, Cst2), 제1 트랜지스터(TP11, TP12), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 또한, 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5) 각각은 게이트 기입 신호 라인(GWL)과 제1 트랜지스터(TP11, TP12)의 게이트 전극 사이의 기생 부스트 커패시터(PCbst1, PCbst2), 및 게이트 보상 신호 라인(GCL)과 제1 트랜지스터(TP11, TP12)의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터(Nbst1, Nbst2)를 더 포함할 수 있다. 도 13에 도시된 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5)은, 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5) 각각이 도 4, 도 9, 도 11 및 도 12에 도시된 부스트 커패시터(Cbst1, Cbst2, Cbst)를 대신하여 기생 부스트 커패시터(PCbst1, PCbst2)를 포함하는 것을 제외하고, 도 4, 도 9, 도 11 및 도 12에 도시된 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1, RPX2, GPX2, BPX2, RPX3, GPX3, BPX3, RPX4, GPX4, BPX4)과 유사한 구성 및 유사한 동작을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX5)에 포함된 기생 부스트 커패시터(PCbst2), 음의 기생 부스트 커패시터(Nbst2), 제1 트랜지스터(TP12) 및 저장 커패시터(Cst2) 중 적어도 하나는 적색/녹색 화소(RPX5/GPX5)에 포함된 기생 부스트 커패시터(PCbst1), 음의 기생 부스트 커패시터(Nbst1), 제1 트랜지스터(TP11) 및 저장 커패시터(Cst1) 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 일 실시예에서, 청색 화소(BPX5)에 포함된 기생 부스트 커패시터(PCbst2)는 적색/녹색 화소(RPX5/GPX5)에 포함된 기생 부스트 커패시터(PCbst1)의 커패시턴스보다 작은 커패시턴스를 가질 수 있다. 다른 실시예에서, 청색 화소(BPX5)에 포함된 음의 기생 부스트 커패시터(Nbst2)는 적색/녹색 화소(RPX5/GPX5)에 포함된 음의 기생 부스트 커패시터(Nbst1)의 커패시턴스보다 큰 커패시턴스를 가질 수 있다. 또 다른 실시예에서, 청색 화소(BPX5)의 제1 트랜지스터(TP12)의 채널 길이에 대한 채널 폭의 비율은 적색/녹색 화소(RPX5/GPX5)의 제1 트랜지스터(TP11)의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 클 수 있다. 또 다른 실시예에서, 청색 화소(BPX5)에 포함된 저장 커패시터(Cst2)는 적색/녹색 화소(RPX5/GPX5)에 포함된 저장 커패시터(Cst1)의 커패시턴스보다 큰 커패시턴스를 가질 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 청색 화소(BPX)에 대한 데이터 전압 범위(330)가 데이터 전압 범위(350)로 증가될 수 있고, 데이터 전압 범위(330)에 상응하는 초기화 전압(VINT)이 데이터 전압 범위(350)에 상응하는 초기화 전압(VINT')으로 증가될 수 있다. 또한, 이에 따라, 초기화 바이어스의 초기화 전압(VINT')과 셀프 바이어스의 데이터 전압(RVDAT, GVDAT, BVDAT)의 차이가 감소될 수 있고, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이고, 도 15는 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 14를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX6), 녹색 광을 발광하는 녹색 화소(GPX6), 및 청색 광을 발광하는 청색 화소(BPX6)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX6, GPX6, BPX6) 각각은 저장 커패시터(Cst1, Cst2), 제1 트랜지스터(TP11, TP12), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TN7') 및 유기 발광 다이오드(EL)를 포함할 수 있다. 또한, 적색, 녹색 및 청색 화소들(RPX6, GPX6, BPX6) 각각은 기생 부스트 커패시터(PCbst1, PCbst2) 및 음의 기생 부스트 커패시터(Nbst1, Nbst2)를 더 포함할 수 있다. 도 14에 도시된 적색, 녹색 및 청색 화소들(RPX6, GPX6, BPX6)은, 제7 트랜지스터(TN7')가 발광 신호(EM)에 응답하여 동작하는 것을 제외하고, 도 13에 도시된 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5)과 유사한 구성 및 유사한 동작을 가질 수 있다.
제5 및 제6 트랜지스터들(TP5, TP6)은 로우 레벨을 가지는 발광 신호에 응답하여 턴-온되고, 제7 트랜지스터(TP7)은 하이 레벨을 가지는 발광 신호(EM)에 응답하여 턴-온될 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 발광 신호(EM)가 상기 하이 레벨을 가지는 구간, 즉 프레임 구간(FP)에서 발광 구간(PEM)을 제외한 구간에서, 제7 트랜지스터(TP7)은 상기 하이 레벨을 가지는 발광 신호(EM)에 응답하여 유기 발광 다이오드(EL)의 애노드에 애노드 초기화 전압(AVINT)을 인가할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX6)에 포함된 기생 부스트 커패시터(PCbst2), 음의 기생 부스트 커패시터(Nbst2), 제1 트랜지스터(TP12) 및 저장 커패시터(Cst2) 중 적어도 하나는 적색/녹색 화소(RPX6/GPX6)에 포함된 기생 부스트 커패시터(PCbst1), 음의 기생 부스트 커패시터(Nbst1), 제1 트랜지스터(TP11) 및 저장 커패시터(Cst1) 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 적색/녹색 화소 및 청색 화소의 일 예를 나타내는 회로도이고, 도 17은 본 발명의 또 다른 실시예에 따른 표시 패널에 포함된 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 16을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 적색 광을 발광하는 적색 화소(RPX7), 녹색 광을 발광하는 녹색 화소(GPX7), 및 청색 광을 발광하는 청색 화소(BPX7)를 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX7, GPX7, BPX7) 각각은 저장 커패시터(Cst1, Cst2), 제1 트랜지스터(TP11, TP12), 제2 트랜지스터(TP2), 제3 트랜지스터(TN3), 제4 트랜지스터(TN4), 제5 트랜지스터(TP5), 제6 트랜지스터(TP6), 제7 트랜지스터(TP7) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 또한, 적색, 녹색 및 청색 화소들(RPX7, GPX7, BPX7) 각각은 기생 부스트 커패시터(PCbst1, PCbst2) 및 음의 기생 부스트 커패시터(Nbst1, Nbst2)를 더 포함할 수 있다. 도 16에 도시된 적색, 녹색 및 청색 화소들(RPX7, GPX7, BPX7)은, 제7 트랜지스터(TP7)가 PMOS 트랜지스터로 구현된 것을 제외하고, 도 13에 도시된 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5)과 유사한 구성 및 유사한 동작을 가질 수 있다.
제7 트랜지스터(TP7)는 다음 행에 대한 게이트 기입 신호(NGW)에 응답하여 유기 발광 다이오드(EL)의 애노드에 애노드 초기화 전압(AVINT)을 인가할 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 상기 다음 행에 대한 게이트 기입 신호(NGW)는 현재 행에 대한 게이트 기입 신호(GW)가 로우 레벨을 가지는 데이터 기입 구간(PDW) 후에 로우 레벨을 가지고, 제7 트랜지스터(TP7)는 상기 로우 레벨을 가지는 상기 다음 행에 대한 게이트 기입 신호(NGW)에 응답하여 턴-온될 수 있다.
일 실시예에서, 도 16에 도시된 바와 같이, 적색, 녹색 및 청색 화소들(RPX7, GPX7, BPX7) 각각에서, 제1, 제2, 제5, 제6 및 제7 트랜지스터들(TP11, TP12, TP2, TP5, TP6, TP7)은 PMOS 트랜지스터들로 구현되고, 제3 및 제4 트랜지스터들(TN3, TN4)은 NMOS 트랜지스터들로 구현될 수 있다. 한편, 도 16에는 제7 트랜지스터(TP7)가 PMOS 트랜지스터로 구현된 예가 도시되어 있으나, 실시예에 따라, 제7 트랜지스터(TP7)는 NMOS 트랜지스터로 구현될 수 있다. 이 경우, 저장 커패시터(Cst)에 직접적으로 연결된 제3 및 제4 트랜지스터들(TN3, TN4)이 상기 NMOS 트랜지스터들로 구현되므로, 저장 커패시터(Cst)로부터 제3 및 제4 트랜지스터들(TN3, TN4)을 통한 누설 전류가 감소될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 패널에서, 청색 화소(BPX7)에 포함된 기생 부스트 커패시터(PCbst2), 음의 기생 부스트 커패시터(Nbst2), 제1 트랜지스터(TP12) 및 저장 커패시터(Cst2) 중 적어도 하나는 적색/녹색 화소(RPX7/GPX7)에 포함된 기생 부스트 커패시터(PCbst1), 음의 기생 부스트 커패시터(Nbst1), 제1 트랜지스터(TP11) 및 저장 커패시터(Cst1) 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 일반 구동 주파수로 구동되는 상기 표시 패널의 휘도와 저주파수로 구동되는 상기 표시 패널의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 18은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이고, 도 19는 본 발명의 실시예들에 따른 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 18을 참조하면, 적색 화소(RPX), 녹색 화소(GPX) 및 청색 화소(BPX)를 포함하는 표시 패널(410), 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)에 데이터 전압들(VDAT)을 제공하는 데이터 드라이버(420), 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)에 게이트 초기화 신호(GI), 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)를 제공하는 스캔 드라이버(430), 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)에 발광 신호(EM)를 제공하는 발광 드라이버(440), 및 데이터 드라이버(420), 스캔 드라이버(430) 및 발광 드라이버(440)를 제어하는 컨트롤러(450)를 포함할 수 있다.
실시예에 따라, 표시 패널(410)은 도 4에 도시된 적색, 녹색 및 청색 화소들(RPX1, GPX1, BPX1), 도 9에 도시된 적색, 녹색 및 청색 화소들(RPX2, GPX2, BPX2), 도 11에 도시된 적색, 녹색 및 청색 화소들(RPX3, GPX3, BPX3), 도 12에 도시된 적색, 녹색 및 청색 화소들(RPX4, GPX4, BPX4), 도 13에 도시된 적색, 녹색 및 청색 화소들(RPX5, GPX5, BPX5), 도 14에 도시된 적색, 녹색 및 청색 화소들(RPX6, GPX6, BPX6), 도 16에 도시된 적색, 녹색 및 청색 화소들(RPX7, GPX7, BPX7), 또는 다른 구조를 가지는 적색, 녹색 및 청색 화소들(RPX, GPX, BPX)을 포함할 수 있다. 적색, 녹색 및 청색 화소들(RPX, GPX, BPX) 각각은 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함할 수 있다. 일 실시예에서, 청색 화소(BPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 기생 커패시터 중 적어도 하나는, 적색/녹색 화소(RPX/GPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 일반 구동 주파수로 구동되는 표시 패널(410)의 휘도와 저주파수로 구동되는 표시 패널(410)의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
데이터 드라이버(420)는 컨트롤러(450)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 복수의 화소들(PX)에 데이터 전압들(VDAT)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 데이터 드라이버(420)는 컨트롤러(450)로부터, 출력 영상 데이터(ODAT)로서, 표시 패널(410)의 구동 주파수(DF)로 프레임 데이터를 수신할 수 있다. 일 실시예에서, 데이터 드라이버(420) 및 컨트롤러(450)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(420) 및 컨트롤러(450)는 별개의 집적 회로들로 구현될 수 있다.
스캔 드라이버(430)는 컨트롤러(450)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 복수의 화소들(PX)에 게이트 초기화 신호(GI), 게이트 기입 신호(GW) 및 게이트 보상 신호(GC)를 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 시작 신호 및 스캔 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(430)는 복수의 화소들(PX)에 게이트 초기화 신호(GI), 게이트 기입 신호(GW) 및 게이트 보상 신호(GC) 각각을 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 스캔 드라이버(430)는 표시 패널(410)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(430)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
발광 드라이버(440)는 컨트롤러(450)로부터 수신된 발광 제어 신호(EMCTRL)에 기초하여 복수의 화소들(PX)에 발광 신호(EM)를 제공할 수 있다. 일 실시예에서, 발광 제어 신호(EMCTRL)는 발광 시작 신호 및 발광 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 발광 드라이버(440)는 복수의 화소들(PX)에 발광 신호(EM)를 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 발광 드라이버(440)는 표시 패널(410)의 주변부에 집적 또는 형성될 수 있다. 다른 실시예에서, 발광 드라이버(440)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.
컨트롤러(450)(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))는 외부의 호스트 프로세서(예를 들어, 그래픽 처리부(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 또는 그래픽 카드(Graphic Card))로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(450)는 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 출력 영상 데이터(ODAT), 데이터 제어 신호(DCTRL), 스캔 제어 신호(SCTRL) 및 발광 제어 신호(EMCTRL)를 생성할 수 있다. 또한, 컨트롤러(450)는 데이터 드라이버(420)에 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)를 제공하여 데이터 드라이버(420)를 제어하고, 스캔 드라이버(430)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(430)를 제어하고, 발광 드라이버(440)에 발광 제어 신호(EMCTRL)를 제공하여 발광 드라이버(440)를 제어할 수 있다.
일 실시예에서, 유기 발광 표시 장치(400)의 컨트롤러(450)는 입력 영상 데이터(IDAT)를 분석하여 표시 패널(410)의 구동 주파수(DF)를 변경할 수 있다. 예를 들어, 유기 발광 표시 장치(400)는 입력 영상 데이터(IDAT)가 동영상을 나타내는 경우 표시 패널(410)을 일반 구동 주파수 또는 입력 영상 데이터(IDAT)의 입력 프레임 주파수(IFF)(예를 들어, 약 60Hz)로 구동하고, 입력 영상 데이터(IDAT)가 정지 영상을 나타내는 경우 표시 패널(410)을 상기 일반 구동 주파수 또는 입력 프레임 주파수(IFF)보다 낮은 저주파수로 구동할 수 있다. 예를 들어, 컨트롤러(450)는 고정된 입력 프레임 주파수(IFF)(예를 들어, 약 60Hz)로 입력 영상 데이터(IDAT)로 수신하더라도, 데이터 드라이버(420)에 (예를 들어, 약 1Hz 내지 약 60Hz의) 넓은 구동 주파수 범위의 구동 주파수(DF)로 출력 영상 데이터(ODAT)를 제공할 수 있다. 예를 들어, 도 19에 도시된 바와 같이, 입력 영상 데이터(IDAT)가 상기 동영상을 나타내는 제1 및 제2 프레임 구간들(FP1, FP2)에서, 컨트롤러(450)는 입력 영상 데이터(IDAT)로서 프레임 데이터(FDAT)를 약 60Hz의 입력 프레임 주파수(IFF)로 수신하고, 데이터 드라이버(420)에 출력 영상 데이터(ODAT)로서 프레임 데이터(FDAT)를 입력 프레임 주파수(IFF)와 동일한 약 60Hz의 구동 주파수(DF)로 제공할 수 있다. 이에 따라, 표시 패널(410)이 약 60Hz의 구동 주파수(DF)로 구동될 수 있다. 한편, 상기 정지 영상이 검출되면, 컨트롤러(450)는 약 60Hz의 입력 프레임 주파수(IFF)보다 낮은 저주파수, 예를 들어 약 20Hz를 표시 패널(410)의 구동 주파수(DF)로 결정할 수 있다. 입력 영상 데이터(IDAT)가 상기 정지 영상을 나타내는 경우, 컨트롤러(450)는 제3 및 제6 프레임 구간들(FP3, FP6)에서 데이터 드라이버(420)에 프레임 데이터(FDAT)를 제공하고, 제4, 제5, 제7 및 제8 프레임 구간들(FP4, FP5, FP7, FP8)에서 데이터 드라이버(420)에 프레임 데이터(FDAT)를 제공하지 않을 수 있다. 이에 따라, 제3 내지 제8 프레임 구간들(FP3 내지 FP8)에서, 컨트롤러(450)는 데이터 드라이버(420)에 프레임 데이터(FDAT)를 약 60Hz의 입력 프레임 주파수(IFF)의 1/3인 약 20Hz의 구동 주파수(DF)로 제공하고, 데이터 드라이버(420)는 표시 패널(410)을 약 20Hz의 구동 주파수(DF)로 구동할 수 있다. 한편, 도 19에는 표시 패널(410)이 약 60Hz의 구동 주파수(DF) 또는 약 20Hz의 구동 주파수(DF)로 구동되는 예가 도시되어 있으나, 일 실시예에서, 표시 패널(410)은 (예를 들어, 약 1Hz 내지 약 60Hz의) 넓은 구동 주파수 범위의 구동 주파수(DF)로 구동될 수 있다.
또한, 도 19에는 컨트롤러(450)가 약 60Hz의 고정된 입력 프레임 주파수(IFF)로 입력 영상 데이터(IDAT)를 수신하는 예가 도시되어 있으나, 다른 실시예에서, 컨트롤러(450)는 (예를 들어, 약 1Hz 내지 약 60Hz의) 가변 입력 프레임 주파수(IFF)로 입력 영상 데이터(IDAT)를 수신할 수 있다. 이 경우, 컨트롤러(450)는 가변 입력 프레임 주파수(IFF)에 상응하는 가변 구동 주파수(DF)로 표시 패널(410)을 구동할 수 있다.
상술한 바와 같이, 표시 패널(410)의 구동 주파수(DF)가 변경될 수 있다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치(400)에서, 청색 화소(BPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 기생 커패시터 중 적어도 하나는, 적색/녹색 화소(RPX/GPX)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 일반 구동 주파수로 구동되는 표시 패널(410)의 휘도와 저주파수로 구동되는 표시 패널(410)의 휘도의 차이가 감소되고, 구동 주파수 변경 시의 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
도 20은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 20을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 유기 발광 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1160)에서, 제1, 제2 및 제3 화소들 각각은 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함하고, 상기 제3 화소(예를 들어, 청색 화소)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 기생 커패시터 중 적어도 하나는, 상기 제1 화소(예를 들어, 적색 화소) 또는 상기 제2 화소(예를 들어, 녹색 화소)에 포함된 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가질 수 있다. 이에 따라, 표시 패널에 대한 구동 주파수가 변경될 때, 이전 구동 주파수로 구동되는 상기 표시 패널의 휘도와 현재 구동 주파수로 구동되는 상기 표시 패널의 휘도 사이의 차이가 감소되고, 이러한 휘도 차이가 사용자에 의해 시인되지 않을 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 디지털 TV(Digital Television), 3D TV, 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, 노트북 컴퓨터, PC, TV, 디지털 TV, 3D TV, 가정용 전자기기, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 410: 표시 패널
RPX, RPX1, RPX2, RPX3, RPX4, RPX5, RPX6, RPX7: 적색 화소
GPX, GPX1, GPX2, GPX3, GPX4, GPX5, GPX6, GPX7: 녹색 화소
BPX, BPX1, BPX2, BPX3, BPX4, BPX5, BPX6, BPX7: 청색 화소
Cst, Cst1, Cst2: 저장 커패시터
Cbst, Cbst1, Cbst2: 부스트 커패시터
PCbst1, PCbst2: 기생 부스트 커패시터
TP1, TP11, TP12: 제1 트랜지스터
TP2: 제2 트랜지스터
TN3: 제3 트랜지스터
TN4: 제4 트랜지스터
TP5: 제5 트랜지스터
TP6: 제6 트랜지스터
TN7, TN7', TP7: 제7 트랜지스터
Nbst, Nbst1, Nbst2: 음의 기생 부스트 커패시터
400: 유기 발광 표시 장치
420: 데이터 드라이버
430: 스캔 드라이버
440: 발광 드라이버
450: 컨트롤러

Claims (25)

  1. 유기 발광 표시 장치의 표시 패널에 있어서,
    상기 표시 패널은 제1 색 광을 발광하는 제1 화소, 제2 색 광을 발광하는 제2 화소, 및 제3 색 광을 발광하는 제3 화소를 포함하고,
    상기 제1, 제2 및 제3 화소들 각각은, 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함하고,
    상기 제3 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 적어도 하나는, 상기 제1 화소 또는 상기 제2 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서, 상기 다른 사이즈를 가지는 상기 적어도 두 개의 트랜지스터들, 상기 적어도 하나의 커패시터 및 상기 기생 커패시터 중 상기 적어도 하나에 의해, 상기 제3 화소에 대한 데이터 전압 범위가 상기 제1 화소 또는 상기 제2 화소에 대한 데이터 전압 범위에 근접하게 조절되는 것을 특징으로 하는 표시 패널.
  3. 제1 항에 있어서, 상기 적어도 두 개의 트랜지스터들 중 하나는 PMOS 트랜지스터로 구현되고, 상기 적어도 두 개의 트랜지스터들 중 다른 하나는 NMOS 트랜지스터로 구현되는 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서, 상기 제1 화소는 적색 광을 발광하는 적색 화소이고,
    상기 제2 화소는 녹색 광을 발광하는 녹색 화소이며,
    상기 제3 화소는 청색 광을 발광하는 청색 화소인 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은,
    제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터;
    상기 게이트 노드에 연결된 제1 전극, 및 게이트 기입 신호 라인에 연결된 제2 전극을 포함하는 부스트 커패시터;
    상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터;
    발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    상기 게이트 보상 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 패널.
  6. 제5 항에 있어서, 상기 청색 화소에 포함된 상기 부스트 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 부스트 커패시터의 커패시턴스보다 작은 커패시턴스를 가지는 것을 특징으로 하는 표시 패널.
  7. 제5 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은 기생 커패시터를 더 포함하고,
    상기 청색 화소에 포함된 상기 기생 커패시터는, 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 기생 커패시터의 사이즈와 다른 사이즈를 가지는 것을 특징으로 하는 표시 패널.
  8. 제5 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은 상기 게이트 보상 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터를 더 포함하고,
    상기 청색 화소에 포함된 상기 음의 기생 부스트 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 음의 기생 부스트 커패시터의 커패시턴스보다 큰 커패시턴스를 가지는 것을 특징으로 하는 표시 패널.
  9. 제8 항에 있어서, 상기 청색 화소 내의 상기 게이트 보상 신호 라인의 폭은 상기 적색 화소 또는 상기 녹색 화소 내의 상기 게이트 보상 신호 라인의 폭보다 큰 것을 특징으로 하는 표시 패널.
  10. 제8 항에 있어서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 게이트 전극의 넓이는 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 게이트 전극의 넓이보다 큰 것을 특징으로 하는 표시 패널.
  11. 제5 항에 있어서, 상기 청색 화소의 상기 제1 트랜지스터의 채널 길이에 대한 채널 폭의 비율은 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 길이에 대한 상기 채널 폭의 상기 비율보다 큰 것을 특징으로 하는 표시 패널.
  12. 제11 항에 있어서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 채널 폭은 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 폭보다 큰 것을 특징으로 하는 표시 패널.
  13. 제11 항에 있어서, 상기 청색 화소의 상기 제1 트랜지스터의 상기 채널 길이는 상기 적색 화소 또는 상기 녹색 화소의 상기 제1 트랜지스터의 상기 채널 길이보다 작은 것을 특징으로 하는 표시 패널.
  14. 제5 항에 있어서, 상기 청색 화소에 포함된 상기 저장 커패시터는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 저장 커패시터의 커패시턴스보다 큰 커패시턴스를 가지는 것을 특징으로 하는 표시 패널.
  15. 제5 항에 있어서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현되는 것을 특징으로 하는 표시 패널.
  16. 제15 항에 있어서, 상기 제7 트랜지스터는 PMOS 트랜지스터로 구현되는 것을 특징으로 하는 표시 패널.
  17. 제15 항에 있어서, 상기 제7 트랜지스터는 NMOS 트랜지스터로 구현되는 것을 특징으로 하는 표시 패널.
  18. 제4 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은,
    제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터;
    상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터;
    발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    상기 게이트 보상 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 패널.
  19. 제18 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은,
    상기 게이트 기입 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이의 기생 부스트 커패시터; 및
    상기 게이트 보상 신호 라인과 상기 제1 트랜지스터의 상기 게이트 전극 사이에 음의 기생 부스트 커패시터를 더 포함하고,
    상기 청색 화소에 포함된 상기 기생 부스트 커패시터, 상기 음의 기생 부스트 커패시터, 상기 제1 트랜지스터 및 상기 저장 커패시터 중 적어도 하나는 상기 적색 화소 또는 상기 녹색 화소에 포함된 상기 기생 부스트 커패시터, 상기 음의 기생 부스트 커패시터, 상기 제1 트랜지스터 및 상기 저장 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지는 것을 특징으로 하는 표시 패널.
  20. 제4 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은,
    제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터;
    상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터;
    로우 레벨을 가지는 발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 로우 레벨을 가지는 상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    하이 레벨을 가지는 상기 발광 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 패널.
  21. 제4 항에 있어서, 상기 적색, 녹색 및 청색 화소들 각각은,
    제1 전원 전압 라인에 연결된 제1 전극, 및 게이트 노드에 연결된 제2 전극을 포함하는 저장 커패시터;
    상기 게이트 노드에 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    게이트 기입 신호 라인의 게이트 기입 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 소스에 전달하는 제2 트랜지스터;
    게이트 보상 신호 라인의 게이트 보상 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    게이트 초기화 신호에 응답하여 상기 게이트 노드에 초기화 전압을 인가하는 제4 트랜지스터;
    발광 신호에 응답하여 상기 제1 전원 전압 라인과 상기 제1 트랜지스터의 상기 소스를 연결하는 제5 트랜지스터;
    상기 발광 신호에 응답하여 상기 제1 트랜지스터의 드레인과 유기 발광 다이오드의 애노드를 연결하는 제6 트랜지스터;
    다음 행에 대한 상기 게이트 기입 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드에 애노드 초기화 전압을 인가하는 제7 트랜지스터; 및
    상기 애노드, 및 제2 전원 전압 라인에 연결된 캐소드를 포함하는 상기 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 패널.
  22. 제21 항에 있어서, 상기 제1, 제2, 제5 및 제6 트랜지스터들은 PMOS 트랜지스터들로 구현되고, 상기 제3 및 제4 트랜지스터들은 NMOS 트랜지스터들로 구현되는 것을 특징으로 하는 표시 패널.
  23. 제22 항에 있어서, 상기 제7 트랜지스터는 PMOS 트랜지스터로 구현되는 것을 특징으로 하는 표시 패널.
  24. 제22 항에 있어서, 상기 제7 트랜지스터는 NMOS 트랜지스터로 구현되는 것을 특징으로 하는 표시 패널.
  25. 제1 색 광을 발광하는 제1 화소, 제2 색 광을 발광하는 제2 화소, 및 제3 색 광을 발광하는 제3 화소를 포함하는 표시 패널;
    상기 제1, 제2 및 제3 화소들에 데이터 전압들을 제공하는 데이터 드라이버;
    상기 제1, 제2 및 제3 화소들에 게이트 기입 신호, 게이트 보상 신호 및 게이트 초기화 신호를 제공하는 스캔 드라이버;
    상기 제1, 제2 및 제3 화소들에 발광 신호를 제공하는 발광 드라이버; 및
    상기 데이터 드라이버, 상기 스캔 드라이버 및 상기 발광 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 제1, 제2 및 제3 화소들 각각은, 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 유기 발광 다이오드를 포함하고,
    상기 제3 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 적어도 하나는, 상기 제1 화소 또는 상기 제2 화소에 포함된 상기 적어도 두 개의 트랜지스터들 및 상기 적어도 하나의 커패시터 중 상응하는 하나의 사이즈와 다른 사이즈를 가지는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020200097951A 2020-08-05 2020-08-05 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치 KR20220018119A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200097951A KR20220018119A (ko) 2020-08-05 2020-08-05 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치
US17/199,851 US11574594B2 (en) 2020-08-05 2021-03-12 Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
EP21172933.0A EP3951762A1 (en) 2020-08-05 2021-05-10 Display panel of an organic light emitting diode display device, and organic light emitting diode display device
CN202110702176.1A CN114067749A (zh) 2020-08-05 2021-06-24 有机发光二极管显示装置及其显示面板
US18/106,431 US11996051B2 (en) 2020-08-05 2023-02-06 Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels that differ in terms of sizes of at least one transistor and/or capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200097951A KR20220018119A (ko) 2020-08-05 2020-08-05 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20220018119A true KR20220018119A (ko) 2022-02-15

Family

ID=75887852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200097951A KR20220018119A (ko) 2020-08-05 2020-08-05 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치

Country Status (4)

Country Link
US (2) US11574594B2 (ko)
EP (1) EP3951762A1 (ko)
KR (1) KR20220018119A (ko)
CN (1) CN114067749A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153666A1 (ko) 2022-02-11 2023-08-17 주식회사 엘지에너지솔루션 리튬 이차 전지용 음극 및 음극을 포함하는 리튬 이차 전지
US12008952B2 (en) 2022-09-30 2024-06-11 Samsung Display Co., Ltd. Pixel, display device including pixel, and pixel driving method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110434A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치
CN114758615B (zh) * 2021-01-11 2023-12-12 上海和辉光电股份有限公司 显示面板的驱动方法和驱动系统
KR20230040819A (ko) * 2021-09-16 2023-03-23 엘지디스플레이 주식회사 디스플레이 장치 및 디스플레이 구동 방법
CN114464134B (zh) * 2022-03-30 2023-09-05 京东方科技集团股份有限公司 像素电路及显示装置
CN114694580B (zh) * 2022-03-31 2023-07-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN114927094A (zh) * 2022-04-14 2022-08-19 武汉华星光电半导体显示技术有限公司 Oled显示面板
WO2023201470A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置
KR20240021341A (ko) * 2022-08-09 2024-02-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 포함하는 전자 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW558693B (en) * 2002-04-17 2003-10-21 Au Optronics Corp Driving circuit design for display device
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR20070037848A (ko) * 2005-10-04 2007-04-09 삼성전자주식회사 유기 발광 표시 장치
KR101209038B1 (ko) * 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101830791B1 (ko) * 2011-09-08 2018-02-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102316679B1 (ko) * 2014-08-19 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102457466B1 (ko) * 2015-02-02 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102352305B1 (ko) * 2015-04-03 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102491117B1 (ko) 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치
KR102347796B1 (ko) * 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
CN107230451B (zh) * 2017-07-11 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
KR102632710B1 (ko) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210085377A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치
KR20210086026A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153666A1 (ko) 2022-02-11 2023-08-17 주식회사 엘지에너지솔루션 리튬 이차 전지용 음극 및 음극을 포함하는 리튬 이차 전지
US12008952B2 (en) 2022-09-30 2024-06-11 Samsung Display Co., Ltd. Pixel, display device including pixel, and pixel driving method

Also Published As

Publication number Publication date
US20230186856A1 (en) 2023-06-15
CN114067749A (zh) 2022-02-18
US20220044634A1 (en) 2022-02-10
US11574594B2 (en) 2023-02-07
EP3951762A1 (en) 2022-02-09
US11996051B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
KR20220018119A (ko) 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치
US11462169B2 (en) Pixel and related organic light emitting diode display device
US11532279B2 (en) Organic light emitting diode display device performing low frequency driving
KR20210046910A (ko) 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
EP3944227A1 (en) Display device performing multi-frequency driving, and method of operating a display device
US11257437B2 (en) Light-emitting display device and pixel thereof
US11521558B2 (en) Display device, and method of operating a display device
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20220017549A (ko) 유기 발광 표시 장치
CN112309324A (zh) 显示装置
KR20210043773A (ko) 스캔 드라이버 및 표시 장치
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11741893B2 (en) Display device and method of driving display device
CN116013203A (zh) 像素
EP3968315B1 (en) Pixel of an organic light emitting diode display device and organic light emitting diode display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
US11961455B2 (en) Pixel circuit and display device having the same
US20220415255A1 (en) Pixel and organic light emitting diode display device
KR20230168217A (ko) 표시 장치