KR20220083385A - 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법 - Google Patents

부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법 Download PDF

Info

Publication number
KR20220083385A
KR20220083385A KR1020200173579A KR20200173579A KR20220083385A KR 20220083385 A KR20220083385 A KR 20220083385A KR 1020200173579 A KR1020200173579 A KR 1020200173579A KR 20200173579 A KR20200173579 A KR 20200173579A KR 20220083385 A KR20220083385 A KR 20220083385A
Authority
KR
South Korea
Prior art keywords
slice
decoder
update
slices
image
Prior art date
Application number
KR1020200173579A
Other languages
English (en)
Inventor
박진용
권홍기
김태우
유용훈
임현욱
장병철
장우혁
정호준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200173579A priority Critical patent/KR20220083385A/ko
Priority to US17/412,965 priority patent/US11769434B2/en
Priority to CN202111450865.4A priority patent/CN114627789A/zh
Publication of KR20220083385A publication Critical patent/KR20220083385A/ko
Priority to US18/233,614 priority patent/US20230388522A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 구동 회로의 동작 방법은, 업데이트 슬라이스를 수신하는 단계, 상기 업데이트 슬라이스를 그래픽 메모리의 적어도 일부에 라이트하는 단계, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하는 단계, 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하는 단계, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하는 단계, 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하는 단계, 및 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하는 단계를 포함할 수 있다.

Description

부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법{DISPLAY DRIVING CIRCUIT AND OPERATING METHOD FOR PERFORMING ENCODING AND DECODING}
본 개시의 기술적 사상은 디스플레이 구동 회로에 관한 것으로서, 자세하게는 소비 전력을 감소시키는 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 동작 방법에 관한 것이다.
디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 디스플레이 패널을 구동하는 디스플레이 구동 회로를 포함한다. 디스플레이 구동 회로는 프로세서로부터 이미지 데이터를 수신하고, 수신된 이미지 데이터에 대응하는 이미지 신호를 디스플레이 패널의 데이터 라인에 인가함으로써 디스플레이 패널을 구동할 수 있다. 디스플레이 장치는 LCD(Liquid Crystal Display), LED(Light Emitting Diode) 디스플레이, OLED(Organic LED) 디스플레이, AMOLED(Active Matrix OLED) 디스플레이 등의 다양한 형태로 구현될 수 있다.
IT 기술이 발전하면서 소형 전자 장치의 사용이 증가하고 있다. 소형 전자 장치는 스마트 폰, 태블릿 PC(Tablet PC), PMP(Portable multimedia player), 랩탑 PC(Laptop personal computer), 및 웨어러블 기기(wearable device) 등을 포함한다. 대부분의 소형 전자 장치는 배터리로부터의 전력에 기초하여 동작하기 때문에 소비 전력을 줄이는 것이 중요하다. 따라서, 소형 전자 장치에 포함되어 있는 디스플레이 장치의 소비 전력을 줄이는 것도 중요하다.
본 개시의 기술적 사상의 일 측면은 소비 전력 감소를 위한 부호화 및 복호화에 관한 것으로서, 일부 슬라이스만 업데이트 되더라도 디스플레이 패널을 구동하기 위한 컨트롤러 및 이를 포함하는 디스플레이 구동 회로를 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일 측면에 따른 디스플레이 구동 회로의 동작 방법은, 업데이트 슬라이스를 수신하는 단계, 상기 업데이트 슬라이스를 그래픽 메모리의 적어도 일부에 라이트하는 단계, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하는 단계, 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하는 단계, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하는 단계, 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하는 단계, 및 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하는 단계를 포함할 수 있다.
본 개시의 기술적 사상의 일 측면에 따른 디스플레이 구동 회로는, 슬라이스들을 저장하는 그래픽 메모리, 업데이트 슬라이스 및 대기 슬라이스를 디코딩하는 제1 디코더, 정지 슬라이스를 디코딩하는 제2 디코더, 이미지 처리를 수행하는 이미지 처리 파이프라인, 상기 정지 슬라이스를 생성하는 제2 인코더, 및 컨트롤러를 포함하고, 상기 컨트롤러는, 업데이트 슬라이스를 수신하고, 상기 업데이트 슬라이스를 상기 그래픽 메모리의 적어도 일부에 라이트하고, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하고, 상기 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하고, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하고, 상기 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하고, 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하도록 제어할 수 있다.
본 개시의 기술적 사상의 일 측면에 따른 전자 장치는, 제1 인코더를 이용하여, 이전 프레임과 현재 프레임 간에 변경된 픽셀들을 포함하는 적어도 하나의 슬라이스를 인코딩하고, 상기 제1 인코더에 기반하여 인코딩된 적어도 하나의 슬라이스를 업데이트 슬라이스로서 디스플레이 구동 회로로 송신하는 프로세서, 상기 업데이트 슬라이스를 수신하고, 상기 업데이트 슬라이스를 그래픽 메모리의 적어도 일부에 라이트하고, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하고, 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하고, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하고, 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하고, 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하여 이미지 신호를 디스플레이 패널로 송신하는 디스플레이 구동 회로 및 상기 이미지 신호를 수신하고, 상기 이미지 신호에 기반하여 이미지를 표시하는 디스플레이 패널을 포함할 수 있다.
본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 업데이트 슬라이스를 수신하더라도, 슬라이스 단위로 복호를 수행함으로써 저전력 모드(low power mode)의 동작 시간을 최대화할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 디스플레이 구동 회로가 저전력 모드인지 모니터링할 필요가 없기 때문에, 프로세서와 디스플레이 구동 회로 간에 로드 및 소비 전력을 추가로 감소시킬 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 디스플레이 구동 회로가 이미지 프레임의 모든 슬라이스들을 요청하지 않아도 되기 때문에, 프로세서와의 독립성(independency)을 획득할 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 프로세서를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 4는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 컨트롤러를 나타내는 블록도이다.
도 5는 이미지 프레임 및 슬라이스를 설명하기 위한 예시이다.
도 6a는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 타이밍을 도시한다.
도 6b는 본 개시의 예시적 실시예에 따른 그래픽 RAM(GRAM)의 저장 상태를 시간 흐름에 따라 도시한 것이다.
도 6c는 본 개시의 예시적 실시예에 따른 무손실 압축에 기반한 디스플레이 구동 회로의 동작 타이밍을 도시한다.
도 7은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 타이밍을 도시한다.
도 8은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 방법을 나타내는 순서도이다.
도 9는 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다.
도 10은 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다.
도 11은 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다.
도 12는 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다.
도 13은 본 개시의 예시적 실시예에 따른 통합 디코더를 포함하는 디스플레이 구동 회로를 나타내는 블록도이다.
이하, 본 개시의 다양한 실시 예가 첨부된 도면과 연관되어 기재된다.
도 1은 본 개시의 예시적 실시예에 따른 전자 장치(10)를 나타내는 블록도이다.
도 1에 도시된 바와 같이, 전자 장치(10)는 프로세서(100), 디스플레이 구동 회로(200), 및 디스플레이 패널(300)을 포함할 수 있다.
다양한 실시예들에 따라, 전자 장치(10)는 이미지 표시 기능을 가지는 장치들을 포함할 수 있다. 예를 들어, 전자 장치(10)는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), PMP(portable multimedia player), 카메라(camera), 웨어러블 장치(wearable device), 사물 인터넷 장치(internet of things), 텔레비전, DVD(digital video disk) 플레이어, 냉장고, 에어컨, 공기 청정기, 셋톱 박스(set-top box), 로봇, 드론(drone), 각종 의료기기, 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS), 차량용 장치, 가구 또는 각종 계측기기 등을 포함할 수 있다.
프로세서(100)는 전자 장치(10)를 전반적으로 제어할 수 있다. 프로세서(100)는 디스플레이 패널(300)을 통해 표시하고자 하는 이미지 데이터를 생성하고, 디스플레이 구동 회로(200)에게 전송할 수 있다.
일 실시예에서, 프로세서(100)는 디스플레이 구동 회로(200)에게 부분 프레임 데이터(DATA_PF)를 전송할 수 있다. 프로세서(100)는 이전 프레임과 현재 프레임의 차이를 계산하여, 항상 전체 프레임 데이터를 전송하지 않을 수 있다. 예를 들어, 프로세서(100)는 현재 프레임이 이전 프레임으로부터 적어도 일부 영역만 변경되는 경우, 상기 적어도 일부 영역을 포함하는 부분 프레임 데이터(DATA_PF)를 디스플레이 구동 회로(200)에게 전송할 수 있다. 다른 예를 들어, 현재 프레임과 이전 프레임이 전체적으로 상이한 경우(예를 들어, 화면 전환), 프로세서(100)는 디스플레이 구동 회로(200)에게 전체 프레임 데이터(DATA_FF)를 전송할 수도 있다. 부분 프레임 데이터(DATA_PF)는 슬라이스(slice) 단위로 전송될 수 있다. 슬라이스 및 부분 프레임에 대한 구체적인 설명은 도 5에서 후술하기로 한다.
일 실시예에서, 프로세서(100)는 어플리케이션 프로세서(application processor)에 상응할 수 있다. 그러나, 이에 제한되는 것은 아니며 프로세서(100)는 CPU(Central Processing Unit), 마이크로프로세서(Micro Processing Unit), 멀티미디어 프로세서, 그래픽 프로세서(Graphic Processing Unit) 등과 같은 다양한 종류의 프로세서로 구현될 수 있다. 예를 들어, 프로세서(100)는 집적 회로(integrated circuit(IC))로 구현될 수 있으며, 모바일 AP(Application Processor) 또는 SoC(system on chip)로 구현될 수 있다.
디스플레이 구동 회로(200)는 프로세서(100)로부터 이미지 데이터를 수신하고, 디스플레이 패널(300)을 구동하기 위한 이미지 신호(image signal, IS)로 변환하고, 변환된 이미지 신호(IS)를 디스플레이 패널(300)에 전송할 수 있다.
일 실시예에서, 디스플레이 구동 회로(200)는 프로세서(100)로부터 수신되는 프레임 데이터에 따라 이미지 처리 경로를 선택적으로 변경할 수 있다. 예를 들어, 부분 프레임 데이터(DATA_PF)가 수신되는 경우, 디스플레이 구동 회로(200)는 부분 프레임 데이터의 수신에 상응하는 제어 신호를 생성하여, 상기 부분 프레임 데이터(DATA_PF)는 이미지 처리되고, 전체 프레임 중 상기 부분 프레임 데이터(DATA_PF)를 제외한 프레임 데이터는 단순히 복호되도록 제어할 수 있다. 이미지 처리 경로의 선택적 변경에 관한 구체적인 설명은 후술하기로 한다.
디스플레이 패널(300)은 실제 이미지가 표시되는 표시부이며, 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display; TFT-LCD), 유기 발광 다이오드 디스플레이(organic light emitting diode; OLED), 전계 방출 디스플레이(filed emission display), 플라즈마 디스플레이 패널(plasma display panel; PDP) 등 전기적으로 전달되는 이미지 신호들(IS)을 입력 받아 2차원 이미지를 표시하는 표시 장치 중 하나일 수 있다. 디스플레이 패널(300)은 다른 종류의 평판 디스플레이 또는 플렉서블(flexible) 디스플레이 패널로 구현될 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 프로세서를 나타내는 블록도이다.
도 2를 참조하면, 프로세서(100)는 외부 인코더(110) 및 송수신 인터페이스회로(120)를 포함할 수 있다.
외부 인코더(110)는 이미지 데이터에 대한 부호화를 수행할 수 있다. 일 실시예에 따라, 외부 인코더(110)는 전체 프레임 이미지에 대한 부호화를 수행함으로써 전체 프레임 데이터(DATA_FF)를 생성할 수 있다. 또한, 외부 인코더(110)는 전체 프레임 이미지 중 적어도 일부 영역에 대한 부호화를 수행함으로써 부분 프레임 데이터(DATA_PF)를 생성할 수도 있다. 외부 인코더(110)는 DSC 인코더(Display Stream Compression Encoder)로 구현될 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에서, 외부 인코더(110)은 슬라이스 단위로 부호화를 수행할 수 있다. 예를 들어, 전체 프레임이 4개의 슬라이스로 구성되었다고 가정하는 경우, 외부 인코더(110)는 4개의 슬라이스 중 적어도 하나의 슬라이스를 포함하는 영역에 대한 이미지 데이터를 부호화할 수 있다.
송수신 인터페이스 회로(120)는 채널을 통해 디스플레이 구동 회로(200)에게 전체 프레임 데이터(DATA_FF), 부분 프레임 데이터(DATA_PF)를 송신할 수 있다. 예시적인 실시 예에서, 송수신 인터페이스 회로(120)는 RGB 인터페이스, CPU 인터페이스, 시리얼 인터페이스(serial interface), MDDI(Mobile Display Digital Interface), I2C(Inter Integrated Circuit) 인터페이스, SPI(Serial Peripheral Interface), MCU(Micro Controller Unit) 인터페이스, MIPI(Mobile Industry Processor Interface), eDP(embedded Display Port) 인터페이스, D-sub(D-subminiature), 광 인터페이스(optical interface), HDMI(High Definition Multimedia Interface) 등을 지원할 수 있다. 또한, 예시적인 실시 예에서, 인터페이스 회로(IFC)는 MHL(Mobile High-definition Link) 인터페이스, SD(Secure Digital) 카드/MMC(Multi-Media Card) 인터페이스 또는 IrDA(Infrared Data Association) 규격 인터페이스를 지원할 수도 있다.
도 3은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로를 나타내는 블록도이다.
도 3을 참조하면, 디스플레이 구동 회로(200)는 송수신 인터페이스 회로(210), 컨트롤러(220), 제1 MUX(230-1), DEMUX(230-2), 제2 MUX(230-3), GRAM(240), 외부 디코더(250), 이미지 처리 파이프라인(260), 내부 디코더(270), 내부 인코더(280), 및 소스 드라이버(290)를 포함할 수 있다.
송수신 인터페이스 회로(210)는 도 2의 프로세서(100)에 포함된 송수신 인터페이스 회로(120)에 상응할 수 있다. 송수신 인터페이스 회로(210)는 전체 프레임 데이터(DATA_FF) 또는 부분 프레임 데이터(DATA_PF)를 수신하고, 디스플레이 구동 회로(200)의 다른 구성 요소들로 송신할 수 있다.
컨트롤러(220)는 수신된 프레임 데이터에 기반하여 제어 신호를 생성할 수 있다. 상기 제어 신호는, 디스플레이 구동 회로(200)의 제1 MUX(230-1), DEMUX(230-2), 제2 MUX(230-3)의 입/출력 신호를 선택하기 위한 신호에 상응할 수 있다. 또한, 상기 제어 신호는, 외부 디코더(250), 내부 인코더(280) 및 내부 디코더(270)의 온/오프를 제어함으로써 수신한 프레임 데이터가 처리되는 이미지 처리 경로를 결정할 수 있다. 컨트롤러(220)에 관한 구체적인 설명은 도 4에서 후술하기로 한다.
제1 MUX(230-1), DEMUX(230-2), 및 제2 MUX(230-3)는 제어 신호에 기반하여 입력 신호 또는 출력 신호를 선택할 수 있다. 예를 들어, 제1 MUX(230-1)는 컨트롤러(220)로부터 수신되는 프레임 데이터 또는 내부 인코더(280)로부터 부호화 데이터 중 어느 하나를 제어 신호에 기반하여 GRAM(240)에게 출력할 수 있다. 예를 들어, DEMUX(230-2)는 제어 신호에 기반하여 GRAM(240)으로부터 수신한 슬라이스 데이터를 내부 디코더(270) 또는 외부 디코더(250) 중 어느 하나에게 출력할 수 있다. 제2 MUX(230-3)는 내부 디코더(270)를 통해 압축 해제된 슬라이스 데이터 또는 이미지 처리 파이프라인(260)을 통해 이미지 처리된 프레임 데이터 중 어느 하나를 선택적으로 수신하여 소스 드라이버(290)에게 출력할 수 있다.
GRAM(240)은 이미지 데이터를 프레임 단위로 저장할 수 있다. GRAM(240)은 DSC 형식으로 압축된 형태로 이미지 데이터를 저장할 수 있다. GRAM(240)은 복수의 저장 영역들로 구분될 수 있고, 각각의 저장 영역들은 이미지 프레임의 영역에 상응하도록 서로 매핑되어 있다. 예를 들어, GRAM(240)의 복수의 저장 영역들 중 제1 저장 영역은 이미지 프레임 중 제1 영역의 이미지가 DSC 형식으로 압축된 데이터를 저장할 수 있다. 복수의 저장 영역들 마다 저장된 데이터는 각각 슬라이스 데이터로 지칭될 수 있다.
외부 디코더(250) 및 내부 디코더(270)는 GRAM(240)에 저장된 슬라이스 데이터를 복호할 수 있다. 일 실시예에 따라, 외부 디코더(250)는 도 2의 프로세서(100)에 포함된 외부 인코더(110)에 의해 부호화된 슬라이스 데이터를 복호할 수 있다. 즉, 외부 디코더(250)는 내부 인코더(280)에 의해 부호화된 슬라이스 데이터를 복호하지 않을 수 있다. 외부 디코더(250)의 복호화 방식은, 외부 인코더(110)의 부호화 방식에 상응할 수 있다. 다른 실시예에 따라, 내부 디코더(270)는 내부 인코더(280)에 의해 부호화된 슬라이스 데이터만을 복호할 수 있다. 내부 디코더(270)의 복호화 방식은, 내부 인코더(280)의 부호화 방식에 상응할 수 있다.
전술한 실시예들에서, 외부 디코더(250)의 외부 및 내부 디코더(270)의 내부의 기준은 디스플레이 구동 회로(200)일 수 있다. 즉, 외부 인코더(110)는 디스플레이 구동 회로(200)의 외부인 프로세서(100)에서 인코딩을 수행하기 때문에, 외부 인코더(110)로 지칭되었으나, 이에 제한되는 것은 아니다. 외부 인코더(110)는 제1 인코더, 표준 인코더와 같은 다양한 용어들로 정의될 수 있다. 내부 인코더(280)는 디스플레이 구동 회로(200)의 내부에서 인코딩을 수행하기 때문에 내부 인코더(280)로 지칭되었으나, 이에 제한되는 것은 아니다. 제2 인코더, 부분(partial) 인코더와 같은 다양한 용어들로 정의될 수 있다.
이미지 처리 파이프라인(260)은 복수의 이미지 처리 모듈들을 포함할 수 있다. 복수의 이미지 처리 모듈들은 프로세서(100)로부터 수신한 이미지 데이터를 디스플레이 패널(300)에서 표시하기 위하여 필요한 이미지 처리를 위한 명령어들을 포함할 수 있다. 예를 들어, 복수의 이미지 처리 모듈들은, 버텍스 쉐이더(vertex shader) 모듈, 지오메트릭 쉐이더(geometric shader) 모듈, 픽셀 쉐이더(pixel shader) 모듈, 래스터라이저(rasterizer) 모듈, 블렌딩(blending) 모듈, 테셀레이션(tessellation), 인터폴레이션(interpolation) 모듈 등 다양한 이미지 처리를 위한 모듈들을 포함할 수 있다.
소스 드라이버(290)는 내부 디코더(270) 및/또는 이미지 처리 파이프라인(260)으로부터 이미지 처리된 이미지 신호에 기반하여 디스플레이 패널(300)을 구동하기 위한 구동 신호(driving signal)를 생성하여 디스플레이 패널(300)에 인가할 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 컨트롤러를 나타내는 블록도이다.
도 4를 참조하면, 디스플레이 구동 회로(200)의 컨트롤러(220)는 슬라이스 유형 분석 회로(222) 및 제어 신호 생성 회로(224)를 포함할 수 있다.
슬라이스 유형 분석 회로(222)는, GRAM(240)에 저장된 슬라이스의 유형을 결정할 수 있다. 슬라이스 유형 분석 회로(222)는 GRAM(240)에 저장된 슬라이스들을, 업데이트 슬라이스, 대기 슬라이스 및 정지 슬라이스 중 하나로 결정할 수 있다. 업데이트 슬라이스는, 현재 프레임에서 프로세서(100)로부터 수신된 슬라이스를 지칭할 수 있다. 대기 슬라이스는, 현재 프레임에서 업데이트되지 않지만, 이전 프레임에서 프로세서(100)로부터 수신된 슬라이스를 지칭할 수 있다. 정지 슬라이스는 적어도 2개의 프레임에서 업데이트되지 않은 슬라이스를 지칭할 수 있다.
제어 신호 생성 회로(224)는 상기 분석된 슬라이스의 유형에 따라 이미지 처리 경로를 변경하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 업데이트 슬라이스가 수신된 경우, 제어 신호 생성 회로(224)는 수신된 업데이트 슬라이스가 외부 디코더(250)를 통해 복호되고, 이미지 처리 파이프라인(260)을 통해 이미지 처리되도록 제어하는 신호들을 생성할 수 있다.
다른 예를 들어, GRAM(240)에 저장된 슬라이스가 대기 슬라이스인 경우, 업데이트 슬라이스와 동일하게 이미지 처리 파이프라인(260)을 이용하여 이미지 처리를 수행하고, 이미지 처리된 픽셀 데이터를 내부 인코딩하도록 제어 신호를 생성할 수 있다.
또 다른 예를 들어, GRAM(240)에 슬라이스가 정지 슬라이스인 경우, 내부 디코더(270)를 통해 복호되도록 제어하기 위한 신호들을 생성할 수 있다. 즉, 정지 슬라이스는 내부 인코더(280)를 통해 부호화된 슬라이스이므로, 내부 디코더(270)를 통해 복호하는 한편, 외부 디코더(250) 및 이미지 처리 파이프라인(260)은 비활성화도록 제어함으로써 소모 전력을 감소시킬 수 있다.
CTRL 1 CTRL 2 CTRL 3 CTRL 4 CTRL 5 CTRL 6
제1 모드 0 1 1 1 0 0
제2 모드 1 1 1 1 0 1
제3 모드 X 0 0 0 1 0
상기 표 1을 참조하면 제1 모드는 디스플레이 구동 회로(200)가 업데이트 슬라이스를 수신한 경우, 업데이트 슬라이스를 처리하는 동작 모드에 상응할 수 있다. 제어 신호 생성 회로(224)는 제1 MUX(230-1)에 "0"의 제어 신호(CTLR_1)를 인가할 수 있다. 제1 MUX(230-1)는 컨트롤러(220)로부터 업데이트 슬라이스를 수신하여 GRAM(240)에 전달할 수 있다. 이후, GRAM(240)은 업데이트 슬라이스를 GRAM(240)의 저장 영역 중 매핑된 영역에 라이트할 수 있다. 제2 MUX(230-3)는 "1"의 제어 신호(CTRL_2)를 따라 업데이트 슬라이스를 외부 디코더(250)에 출력할 수 있다. 이후, 업데이트 슬라이스는 "1"의 제어 신호(CTRL_4)에 따라 활성화된 외부 디코더(250)를 통해 복호화 또는 압축 해제되고, 이미지 처리 파이프라인(260)을 통해 이미지 처리될 수 있다. 이후, 제2 MUX(230-3)는 "1"의 제어 신호(CTRL_3)에 기반하여 이미지 처리 파이프라인(260)으로부터 출력된 픽셀 데이터를 소스 드라이버(290)에게 출력할 수 있다.제2 모드는, 디스플레이 구동 회로(200)가 대기 슬라이스를 처리하기 위한 동작 모드에 상응할 수 있다. 대기 슬라이스는, 이전 프레임에서 새롭게 수신되고, 현재 프레임에서 업데이트되지 않은 슬라이스이다. 다만, 대기 슬라이스는 내부 인코딩이 수행되지 않은 슬라이스에 상응할 수 있다. 컨트롤러(220)는 대기 슬라이스에 대한 내부 인코딩을 수행하여 다음 프레임에서 슬라이스 업데이트가 없는 경우, 이미지 처리 파이프라인(260)을 경유하지 않고, 내부 디코딩만으로 소스 드라이버(290)에서 처리할 수 있는 픽셀 데이터를 획득할 수 있다. 컨트롤러(220)는 DEMUX(230-2)에 "1"의 제어 신호(CTRL_2)를 인가하여 대기 슬라이스를 외부 디코더(250) 및 이미지 처리 파이프라인(260)에 전달할 수 있다. 이후, 제2 MUX(230-3)는 "1"의 제어 신호(CTRL_3)에 기반하여 출력된 픽셀 데이터를 소스 드라이버(290)에게 전달할 수 있다.
한편, 컨트롤러(220)는 내부 인코더(280)에게 "1"의 제어 신호(CTRL_6)를 인가하여 내부 인코더(280)를 활성화할 수 있다. 활성화된 내부 인코더(280)는 상기 출력된 픽셀 데이터에 대한 내부 인코딩을 수행할 수 있다. 컨트롤러(220)는 "1"의 제어 신호(CTRL_1)를 제1 MUX(230-1)에 인가함으로써 내부 인코딩된 대기 슬라이스를 GRAM(240)에 라이트할 수 있다.
제3 모드는 디스플레이 구동 회로(200)가 저전력 모드에서 동작하는 때에 상응할 수 있다. 상기 저전력 모드는, 적어도 2개 이상의 프레임 구간 동안 업데이트 슬라이스가 수신되지 않는 경우에 동작 모드를 지칭할 수 있다. 또한, 상기 저전력 모드는, GRAM(240)에 저장된 슬라이스들이 모두 내부 인코딩된 슬라이스인 동작 모드를 지칭할 수도 있다. 컨트롤러(220)는 DEMUX(230-2)에 "0"의 제어 신호(CTRL_2)를 인가하여 GRAM(240)으로부터 정지 슬라이스를 내부 디코더(270)로 전달할 수 있다. 상기 정지 슬라이스는 이미 내부 인코더(280)를 통해 내부 인코딩된 데이터이기 때문에, 내부 디코더(270)를 통해 복호되어야 한다. 따라서, 컨트롤러(220)는 내부 디코더(270)에 "1"의 제어 신호(CTRL_5)를 인가하여 내부 디코더(270)를 활성화할 수 있다. 이후, 제2 MUX(230-3)는 "0"의 제어 신호(CTRL_3)에 따라 내부 디코더(270)를 통해 복호(또는 압축 해제)된 픽셀 데이터를 소스 드라이버(290)에게 전달할 수 있다.
도 5는 부분 프레임 데이터 및 슬라이스를 설명하기 위한 예시이다.
도 5를 참조하면, 이미지 프레임은 제1 슬라이스(S1) 내지 제4 슬라이스(S4)로 구분될 수 있다. 예를 들어, 도 5를 참조하면 제1 슬라이스(S1)는 이미지 프레임을 4개로 분할하였을 때, 좌측 상단 영역의 픽셀 정보를 포함할 수 있다.
다양한 실시예에서, n-1번째 프레임과 다음 프레임인 n번째 프레임은 적어도 하나의 슬라이스가 변경될 수 있다. 예를 들어, 시계 추가 왕복하는 동영상을 재생한다고 가정할 때, n-1번째 프레임과 n번째 프레임의 픽셀 변화는 제3 슬라이스(S3)에서만 발생할 수 있다. 변경된 픽셀 값을 포함하는 슬라이스는 업데이트 슬라이스로 지칭될 수 있다. 즉, 프로세서(100)는 연속적인 프레임에서 변경된 픽셀 값을 포함하는 업데이트 슬라이스(예를 들어, 제3 슬라이스(S3))를 디스플레이 구동 회로(200)에게 전송하고, 나머지 슬라이스들에 대한 이미지 처리를 반복적으로 수행하지 않음으로써 소모 전력을 절감할 수 있다. 복수의 슬라이스들 중 업데이트 슬라이스를 제외한 나머지 슬라이스들은 정지 슬라이스로 지칭될 수 있다.
전술한 실시예에서는 이미지 프레임을 4개의 슬라이스로 분할하는 것을 기준으로 설명하였으나, 이에 제한되는 것은 아니다. 이미지 프레임을 구성하는 슬라이스의 개수는 변경될 수 있다. 예를 들어, 이미지 프레임을 구성하는 슬라이스의 개수가 증가할수록 하나의 슬라이스에 상응하는 영역의 크기는 작아지고, 따라서 디스플레이 구동 회로(200)에게 전송하는 업데이트 슬라이스의 크기가 작아질 수 있다.
일 실시 예에 따르면, 이미지 프레임은 동일한 크기의 복수의 슬라이스로 분할될 수 있다. 각각의 슬라이스는 소정의 폭(W) 및 높이(H)를 가질 수 있다. 예를 들면, 1440*2560의 해상도를 갖는 이미지 프레임은, 360*160의 해상도의 슬라이스로 분할될 수 있다. 이러한 경우 슬라이스의 폭(W)은 360, 높이(H)는 160으로 정의된다.
도 6a는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 타이밍을 도시한다.
도 6a를 참조하면, 제1 프레임 구간 동안 디스플레이 구동 회로(200)는 제1 업데이트 슬라이스를 수신할 수 있다. 제1 프레임 구간에서 수신한 제1 업데이트 슬라이스는 제1 비트 스트림(1 BS)을 가질 수 있다. 일 실시예에 따라, 제1 업데이트 슬라이스는 복수의 슬라이스들을 모두 포함할 수 있다. 예를 들어, 동영상 재생 중 화면 전환되어 표시되는 화면 전체가 변경되는 경우, 상기 제1 업데이트 슬라이스는 이미지 프레임이 포함하는 복수의 슬라이스들을 모두 포함할 수 있다.
컨트롤러(220)는 수신된 제1 업데이트 슬라이스를 GRAM(240)에 라이트할 수 있다. 컨트롤러(220)는 제1 업데이트 슬라이스를 GRAM(240)에 순차적으로 라이트할 수 있다. 예를 들어, 복수의 슬라이스들 중 제1 슬라이스(S1)는 제1 영역에 라이트하고, 제2 슬라이스(S2)는 제2 영역에 라이트할 수 있다. 이 때, 제1 업데이트 슬라이스는 이미지 프레임을 구성하는 슬라이스들을 모두 포함하므로, GRAM(240)의 모든 저장 영역들이 새롭게 라이트될 수 있다.
외부 디코더(250)는 GRAM(240)으로부터 제1 업데이트 슬라이스를 리드하여 복호화를 수행할 수 있다. 상기 복호화 방식은, 외부 인코더(110)의 부호화 방식에 상응할 수 있다. 예를 들어, 상기 부호화 및 상기 복호화 방식은 DSC 방식에 기반할 수 있다. 일 실시예에 따라, 외부 디코더(250)는 슬라이스 단위로 GRAM(240)에게 리드를 요청할 수 있다. 도 5를 함께 참조하면, 외부 디코더(250)는 제1 슬라이스(S1)부터 제4 슬라이스(S4)까지 순차적으로 GRAM(240)에게 리드를 요청할 수 있다. 외부 디코더(250)는 제1 업데이트 슬라이스를 복호하여 제1 픽셀 데이터(1a BS)를 출력할 수 있다. 제1 픽셀 데이터(1a BS)는 외부 인코더(110)에 의해 부호화 되기 이전 이미지 프레임의 픽셀 데이터에 상응할 수 있다. 이미지 처리 파이프라인(260)은 제1 픽셀 데이터(1a BS)를 수신하고, 이미지 처리를 수행할 수 있다. 이미지 처리 파이프라인(260)은 제2 픽셀 데이터(1b BS)를 소스 드라이버(290)에게 출력할 수 있다. 제2 픽셀 데이터(1b BS)는 디스플레이 패널(300)에서 출력 가능한 형식으로 이미지 처리된 픽셀 데이터를 지칭할 수 있다. 소스 드라이버(290)는 제2 픽셀 데이터(1b BS)를 이미지 신호(IS)로 전환하여 디스플레이 패널(300)에 전송할 수 있다.
제2 프레임 내지 제4 프레임 구간 동안 업데이트 슬라이스는 수신되지 않을 수 있다. 즉, 제2 프레임 내지 제4 프레임 구간은 정지 상태의 영상 또는 스틸 이미지(still image)가 출력되는 구간일 수 있다. 다만, 제2 프레임 구간과 제3 프레임 내지 제4 프레임 구간에서 디스플레이 구동 회로(200)의 동작은 상이할 수 있다.
컨트롤러(220)는 현재 프레임(제2 프레임)에서 수신된 업데이트 슬라이스가 없고, 이전 프레임(제1 프레임)에서 업데이트된 슬라이스에 대한 내부 인코딩을 수행할 수 있다. 즉, 컨트롤러(220)는 슬라이스 단위로 내부 인코딩을 수행할 것을 결정할 수 있다. 컨트롤러(220)는 각각의 슬라이스를 처리할 때마다, 슬라이스 유형 분석 회로(222) 및 제어 신호 생성 회로(224)를 통해 동작 모드를 결정할 수 있다.
컨트롤러(220)는 제1 프레임과 동일한 정지 이미지를 출력하기 위하여 제2 픽셀 데이터(1b BS)를 획득할 수 있다. 제2 픽셀 데이터(1b BS)를 획득하기 위한 외부 디코더(250), 이미지 처리 파이프라인(260)을 이용하는 과정은 제1 프레임에서 전술한 것과 동일하므로 생략하기로 한다.
컨트롤러(220)는 내부 인코더(280)를 활성화하여 제2 비트 스트림(2 BS)를 획득할 수 있다. 제2 비트 스트림(2 BS)은 제2 픽셀 데이터(1b BS)를 내부 인코딩한 값을 지칭할 수 있다. 여기서, 내부 인코더(280)의 부호화 방식은 외부 인코더(110)의 부호화 방식과 상이할 수 있다. 컨트롤러(220)는 제2 비트 스트림(2 BS)을 GRAM(240)에 라이트할 수 있다. 이는, 업데이트 슬라이스가 계속 수신되지 않는 경우, 이미지 처리 파이프라인(260)을 통해 이미지 처리가 완료된 제2 픽셀 데이터(1b BS)를 내부 인코딩하여 GRAM(240)에 저장함으로써 내부 디코더(270)를 통해 복호화하는 것만으로 이미지 처리가 완료된 제2 픽셀 데이터(1b BS)를 바로 획득하기 위함이다.
제3 프레임 및 제4 프레임 구간 동안 디스플레이 구동 회로(200)는 저전력 모드에서 동작할 수 있다. 상기 저전력 모드는, 내부 인코딩된 슬라이스를 내부 디코더(270)를 이용하여 복호만 하고, 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 비활성화함으로써 소모 전력이 감소되는 모드를 지칭할 수 있다.
구체적으로, 제3 프레임의 상승 엣지에서 업데이트 슬라이스는 수신되지 않을 수 있다. 컨트롤러(220)는 현재 프레임(제3 프레임)에서 업데이트 슬라이스가 수신되지 않았으므로, 이전 프레임(제2 프레임)에서 업데이트 슬라이스의 수신 여부를 확인할 수 있다. 이전 프레임(제2 프레임)에서도 업데이트 슬라이스가 수신되지 않았으므로, 컨트롤러(220)는 GRAM(240)에 내부 인코딩된 제2 픽셀 데이터(1b BS) 즉, 제2 비트 스트림(2 BS)가 저장되었음을 판단할 수 있다.
컨트롤러(220)는 내부 디코더(270)를 활성화하여 GRAM(240)으로부터 제2 비트 스트림(2 BS)을 수신할 수 있다. 내부 디코더(270)는 제2 비트 스트림(2 BS)에 대한 복호를 수행하여 제2 픽셀 데이터(1b BS)를 획득할 수 있다. 제2 비트 스트림(2 BS)를 복호하여 획득한 제2 픽셀 데이터(1b BS)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 통해 기 이미지 처리된 픽셀 데이터와 동일하기 때문에, 내부 디코더(270)는 제2 픽셀 데이터(1b BS)를 소스 드라이버(290)에게 출력할 수 있다. 즉, 제3 프레임 구간을 살펴보면, 디스플레이 구동 회로(200)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 비활성화한 상태에서 내부 인코딩된 제2 비트 스트림(2 BS)에 대한 복호화만 수행함으로써 이미지 처리가 완료된 제2 픽셀 데이터(1b BS)를 획득할 수 있음을 알 수 있다. 외부 디코더(250) 및 이미지 처리 파이프라인(260)의 비활성화에 기반하여 디스플레이 구동 회로(200)는 저전력 모드에서 동작할 수 있다. 제4 프레임 구간은 제3 프레임 구간과 동일하게 저전력 모드에서 동작하는 구간이기 때문에, 제4 프레임에 대한 설명은 생략하기로 한다.
제5 프레임 구간 동안, 디스플레이 구동 회로(200)는 제2 업데이트 슬라이스를 수신할 수 있다. 상기 제2 업데이트 슬라이스는 제3 비트 스트림(3 BS)를 가질 수 있다. 상기 제2 업데이트 슬라이스는 제1 업데이트 슬라이스와 달리, 이미지 프레임을 구성하는 복수의 슬라이스들 중 일부 슬라이스들을 포함할 수 있다. 즉, 이미지 프레임의 일부 영역만 변경되는 경우, 제2 업데이트 슬라이스는 변경된 영역을 포함하는 슬라이스에 상응할 수 있다. 예를 들어, 도 5를 함께 참조하면, n번째 프레임과 n-1번째 프레임은 제3 슬라이스(S3)의 영역만 상이할 수 있다. 프로세서(100)는 제2 업데이트 슬라이스로서, 제3 슬라이스(S3)만을 디스플레이 구동 회로(200)에게 전송할 수 있다.
컨트롤러(220)는 GRAM(240)에 제2 업데이트 슬라이스를 라이트할 수 있다. 제2 업데이트 슬라이스는 이미지 프레임의 일부 영역에 상응하는 슬라이스이기 때문에, 컨트롤러(220)는 GRAM(240)의 저장 영역들 중 상기 이미지 프레임의 일부 영역에 매핑되는 저장 영역에 제2 업데이트 슬라이스를 라이트할 수 있다. 예를 들어, 컨트롤러(220)는 제3 슬라이스(S3)를 GRAM(240)의 저장 영역들 중 제3 영역에 라이트할 수 있다.
GRAM(240)은 제2 비트 스트림(2 BS) 및 제3 비트 스트림(3 BS)을 모두 저장하고 있을 수 있다. 즉, 제1 슬라이스(S1), 제2 슬라이스(S2), 및 제4 슬라이스(S4)는 제2 비트 스트림(2 BS)을 포함할 수 있으며, 제3 슬라이스(S3)는 제3 비트 스트림(3 BS)을 포함할 수 있다. 일 실시예에 따라, GRAM(240)은 외부 디코더(250) 및 내부 디코더(270)에 각각 리드 데이터를 출력할 수 있다. GRAM(240)은 슬라이스 단위로, 외부 디코더(250)에게 제3 비트 스트림(3 BS)을 출력하고, 내부 디코더(270)에게 제2 비트 스트림(2 BS)을 출력할 수 있다. 제2 비트 스트림(2 BS)은 내부 인코더(280)를 통해 내부 인코딩된 스트림이며, 제3 비트 스트림(3 BS)은 외부 디코더(250)를 통해 외부 인코딩된 스트림이기 때문이다.
외부 디코더(250)는 제3 슬라이스(S3)의 제3 비트 스트림(3 BS)에 대한 복호를 수행할 수 있다. 상기 복호를 통해, 외부 디코더(250)는 제3 슬라이스(S3)의 제1 픽셀 데이터(3a BS)를 획득할 수 있다. 외부 디코더(250)는 GRAM(240)으로부터 제3 슬라이스(S3)의 제3 비트 스트림(3 BS)만 수신하였기 때문에, 제2 비트 스트림(2 BS)을 갖는 나머지 슬라이스들(S1, S2, S4)에 대한 복호는 수행하지 않을 수 있다. 만약에, 각각의 슬라이스를 복호하는데 소요되는 시간이 동일하다고 가정한다면, 외부 디코더(250)의 활성화 시간은 GRAM(240)의 모든 슬라이스들을 복호할 때에 비하여 1/4로 감소되는 것을 알 수 있다. 즉, 외부 디코더(250)는 3/4 시간 동안 저전력 모드에서 동작할 수 있다.
이미지 처리 파이프라인(260)은 제3 슬라이스(S3)의 제1 픽셀 데이터(3a BS)를 수신하여, 이미지 처리를 수행할 수 있다. 이미지 처리 파이프라인(260)은 이미지 처리된 제2 픽셀 데이터(3b BS)를 획득할 수 있다. 상기 제2 픽셀 데이터(3b BS)는 제3 슬라이스(S3)의 픽셀들에 대한 이미지 처리의 결과 값들에 상응할 수 있다. 이미지 처리 파이프라인(260)은 제3 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 소스 드라이버(290)에게 출력할 수 있다.
내부 디코더(270)는, 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 병렬적으로 동작할 수 있다. 내부 디코더(270)는 GRAM(240)으로부터 제2 비트 스트림(2 BS)를 수신하고, 제2 비트 스트림(2 BS)에 대한 복호를 수행할 수 있다. 제2 비트 스트림(2 BS)은 제1 슬라이스(S1), 제2 슬라이스(S2) 및 제4 슬라이스(S4)의 픽셀들을 이미지 처리 완료하여 내부 인코딩한 값에 상응할 수 있다. 제5 프레임 구간에서, 변경된 픽셀 값은 제3 슬라이스(S3)에 포함되기 때문에, 나머지 슬라이스들(S1, S2, S4)은 정지 이미지를 출력하는 것과 동일할 수 있다. 따라서, 내부 디코더(270)는 제2 비트 스트림(2 BS)을 복호하여 나머지 슬라이스들(S1, S2, S4)의 제2 픽셀 데이터(1b BS)를 획득하고, 이를 소스 드라이버(290)에게 출력할 수 있다.
일 실시예에 따라, 소스 드라이버(290)는 버퍼(미도시)를 더 포함할 수 있다. 내부 디코더(270)를 통과한 제2 픽셀 데이터(1b BS)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 통과한 제2 픽셀 데이터(3b BS)보다 빠르게 처리될 수 있기 때문에, 소스 드라이버(290)는 버퍼(미도시)에 나머지 슬라이스들(S1, S2, S4)의 제2 픽셀 데이터(1b BS)를 일시적으로 저장하고, 업데이트 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 수신하면, 제2 픽셀 데이터들(1b BS, 3b BS)을 합산하여 디스플레이 패널(300)에게 출력할 수 있다.
전술한 실시예에서, 내부 디코더(270)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 병렬적으로 동작할 수 있음을 기재하였으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, 내부 디코더(270)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 교번적으로(alternatively) 활성화될 수 있다. 예를 들어, GRAM(240)은 복수의 슬라이스들을 슬라이스 단위에 따라 순차적으로 출력할 수 있다. GRAM(240)은 제1 슬라이스(S1)는 정지 이미지이므로 내부 디코더(270)에게 출력하고, 이후 제2 슬라이스(S2)는 정지 이미지이므로 내부 디코더(270)에게 순차적으로 출력하고, 이후 제3 슬라이스(S3)는 업데이트 슬라이스이므로 외부 디코더(250)에게 순차적으로 출력하도록 동작할 수 있다. GRAM(240)이 복수의 슬라이스들을 순차적으로 출력하는 경우, 내부 인코더(280) 및 외부 인코더(110)는 동시에 활성화되지 않으며, 서로 교번하여 활성화/비활성화를 반복할 수 있을 것이다.
제6 프레임 구간에서 업데이트 슬라이스는 수신되지 않을 수 있다. 컨트롤러(220)는 현재 프레임(제6 프레임)에서 수신된 업데이트 슬라이스가 없고, 이전 프레임(제5 프레임)에서 업데이트된 슬라이스에 대한 내부 인코딩을 수행할 수 있다. 즉, 컨트롤러(220)는 슬라이스 단위로 내부 인코딩을 수행할 것을 결정할 수 있다. 컨트롤러(220)는 슬라이스 유형 분석 회로(222)를 통해 이전 프레임(제5 프레임)에서 변경(또는 업데이트)된 슬라이스를 대기 슬라이스로 식별하고, 나머지 슬라이스들을 정지 슬라이스로 식별할 수 있다. 제2 업데이트 슬라이스는 제3 슬라이스(S3)만을 포함할 수 있다.
컨트롤러(220)는 제5 프레임과 동일한 이미지를 출력하기 위하여 제2 픽셀 데이터(1b BS, 3b BS)를 획득할 수 있다. 대기 슬라이스(S3)에 대한 제2 픽셀 데이터(3b BS)를 획득하기 위하여 외부 디코더(250), 이미지 처리 파이프라인(260)을 이용하는 과정은 제5 프레임에서 전술한 것과 동일하므로 생략하기로 한다. 또한, 내부 디코더(270)를 통해 제2 비트 스트림(2 BS)를 복호함으로써 대기 슬라이스를 제외한 정지 슬라이스들(S1, S2, S4)의 제2 픽셀 데이터(1b BS)를 획득하는 과정은 제5 프레임에서 전술한 것과 동일하므로 생략하기로 한다.
컨트롤러(220)는 내부 인코더(280)를 활성화하여 제4 비트 스트림(4 BS)를 획득할 수 있다. 제4 비트 스트림(4 BS)은 대기 슬라이스인 제3 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 내부 인코딩한 값을 지칭할 수 있다. 여기서, 내부 인코더(280)의 부호화 방식은 외부 인코더(110)의 부호화 방식과 상이할 수 있다. 컨트롤러(220)는 제4 비트 스트림(4 BS)을 GRAM(240)에 라이트할 수 있다. 이는, 업데이트 슬라이스가 계속 수신되지 않는 경우, 이미지 처리 파이프라인(260)을 통해 이미지 처리가 완료된 제3 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 내부 인코딩하여 GRAM(240)에 저장함으로써 내부 디코더(270)를 통해 복호화하는 것만으로 이미지 처리가 완료된 제3 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 바로 획득하기 위함이다.
전술한 제5 프레임 및 제6 프레임을 살펴보면, 업데이트 슬라이스 또는 정지 슬라이스의 픽셀 데이터(3a BS)만 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 통한 이미지 처리를 수행하고, 정지 슬라이스들(S1, S2, S4)의 픽셀 데이터는 외부 디코더(250) 및 이미지 처리 파이프라인(260)의 활성화 없이 이미지 처리를 수행할 수 있으므로 프레임의 일부 구간에 대해서 저전력 모드를 추가적으로 유지할 수 있다. 따라서, 제5 프레임 및 제6 프레임의 경우, 디스플레이 구동 회로(200)는 부분 저전력 모드에서 동작하는 것으로 이해될 수 있다.
제7 프레임 구간 동안, 디스플레이 구동 회로(200)는 저전력 모드에서 동작할 수 있다. 제6 프레임 구간에서 대기 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 내부 인코딩하여 제4 비트 스트림(4 BS)을 획득하고, GRAM(240)에 저장하였으므로, 제7 프레임 시점에 GRAM(240)은 내부 인코딩된 비트 스트림들(2 BS, 4 BS)만을 저장할 수 있다. 따라서, 컨트롤러(220)는 GRAM(240)에 저장된 제2 비트 스트림(2 BS), 제4 비트 스트림(4 BS)을 내부 디코더(270)로 출력하여 제2 픽셀 데이터(1b BS, 3b BS)를 획득할 수 있다.
도 6b는 본 개시의 예시적 실시예에 따른 그래픽 RAM(GRAM)의 저장 상태를 시간 흐름에 따라 도시한 것이다.
도 6b를 참조하면, (a) 상태에서, 제1 슬라이스(S1) 내지 제4 슬라이스(S4)가 GRAM(240)에 라이트될 수 있다. 구체적으로, GRAM(240)에 라이트되는 값은 제1 비트 스트림(1 BS)일 수 있다. 상기 제1 비트 스트림(1 BS)은 제1 슬라이스(S1) 내지 제4 슬라이스(S4) 즉, 전체 이미지에 대한 픽셀들을 외부 인코딩한 값들을 포함할 수 있다. (a) 상태는 제1 프레임의 시작 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(b) 상태에서, GRAM(240)은 제1 슬라이스(S1) 내지 제4 슬라이스(S4)에 대한 제1 비트 스트림(1 BS)을 리드할 수 있다. 이후 연속되는 프레임에서 업데이트 슬라이스가 수신될 지 알 수 없기 때문에, 컨트롤러(220)는 제1 비트 스트림(1 BS)을 GRAM(240)에 저장한 다음, 저장한 제1 비트 스트림(1 BS)을 리드하여 이미지 처리를 수행할 수 있다. (b) 상태는, 제2 프레임의 시작 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(c) 상태에서, GRAM(240)은 제2 비트 스트림(2 BS)을 라이트할 수 있다. 즉, 업데이트 슬라이스가 없는 경우, 디스플레이 구동 회로(200)는 제2 픽셀 데이터(1b BS)를 획득하기 위한 반복적인 외부 디코딩 및 이미지 처리를 생략하기 위해 제2 비트 스트림(2 BS)을 생성할 수 있다. 제2 비트 스트림(2 BS)은 제2 픽셀 데이터(1b BS)를 내부 인코딩한 값일 수 있다. (c) 상태는, 제2 프레임의 종료 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(d) 상태에서, 컨트롤러(220)는 GRAM(240)에 저장된 제2 비트 스트림(2 BS)을 리드할 수 있다. 디스플레이 구동 회로(200)는 제2 비트 스트림(2 BS)을 리드하여, 내부 디코더(270)를 통해 제2 비트 스트림(2 BS)의 복호화만 수행함으로써 이미지 처리 파이프라이닝 없이도 제1 비트 스트림(1 BS)을 복호한 결과인 제2 픽셀 데이터(1b BS)를 동일하게 획득할 수 있다. (d) 상태는, 저전력 모드에서 동작하는 제3 프레임 및 제4 프레임 구간에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(e) 상태에서, 컨트롤러(220)는 GRAM(240)의 제3 비트 스트림(3 BS)을 라이트할 수 있다. 제3 비트 스트림(3 BS)은 업데이트 슬라이스에 포함될 수 있다. 즉, 프로세서(100)는 연속되는 프레임에서 변경되는 픽셀을 포함하는 제3 슬라이스(S3)의 픽셀들을 외부 인코딩한 제3 비트 스트림(3 BS)을 업데이트 슬라이스로서 디스플레이 구동 회로(200)에게 전송할 수 있다. 디스플레이 구동 회로(200)는 GRAM(240)의 복수의 저장 영역들 중 제3 슬라이스(S3)에 상응하는 저장 영역에 제3 비트 스트림(3 BS)을 라이트할 수 있다. (e) 상태는, 제5 프레임의 시작 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(f) 상태에서, 컨트롤러(220)는 GRAM(240)으로부터 제2 비트 스트림(2 BS) 및 제3 비트 스트림(3 BS)을 리드할 수 있다. 제3 비트 스트림(3 BS)은 업데이트 슬라이스의 픽셀들을 외부 인코딩한 값에 상응할 수 있다. 제2 비트 스트림(2 BS)은 정지 슬라이스의 픽셀들을 내부 인코딩한 값에 상응할 수 있다. 제2 비트 스트림(2 BS)은 기 이미지 처리된 제2 픽셀 데이터(1b BS)를 내부 인코딩한 값이므로, 내부 디코더(270)를 통해 복호화만 수행하면, 제2 픽셀 데이터(1b BS)를 다시 복원할 수 있다. 컨트롤러(220)는 제3 비트 스트림(3 BS)에 대한 외부 디코딩 및 이미지 처리 파이프라이닝을 수행하여 대기 슬라이스의 제2 픽셀 데이터(3b BS)를 획득함으로써 전체 이미지 중 변경된 픽셀을 렌더링할 수 있다. (f) 상태는, 제6 프레임의 시작 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(g) 상태에서, 컨트롤러(220)는 GRAM(240)에 제4 비트 스트림(4 BS)을 라이트할 수 있다. 제4 비트 스트림(4 BS)은 대기 슬라이스의 픽셀들을 이미지 처리한 제2 픽셀 데이터(3b BS)를 내부 인코딩한 값들을 포함할 수 있다. (g) 상태는, 제6 프레임의 종료 시점에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
(h) 상태에서, 컨트롤러(220)는 GRAM(240)에서 제2 비트 스트림(2 BS) 및 제4 비트 스트림(4 BS)을 리드할 수 있다. 정지 슬라이스들(S1, S2, S4)의 픽셀들이 이미지 처리된 제2 픽셀 데이터(1b BS)를 내부 인코딩한 값들을 포함하므로, 내부 디코더(270)를 통해 복호화만 수행하면, 제2 픽셀 데이터(1b BS)를 다시 획득할 수 있다. 제4 비트 스트림(4 BS)은 대기 슬라이스의 픽셀들이 이미지 처리된 제2 픽셀 데이터(3b BS)를 포함하므로, 내부 디코더(270)를 통해 복호화만 수행하면, 대기 슬라이스의 제2 픽셀 데이터(3b BS)를 다시 획득할 수 있다. (h) 상태는, 제7 프레임 구간에 상응하는 GRAM(240)의 저장 상태를 도시할 수 있다.
도 6c는 본 개시의 예시적 실시예에 따른 무손실 압축에 기반한 디스플레이 구동 회로의 동작 타이밍을 도시한다. 도 6a와 중복되는 제1 프레임 구간, 제4 프레임 구간, 제5 프레임 구간에 대한 설명은 생략하기로 한다.
도 6c를 참조하면, 제2 프레임 구간에서 컨트롤러(220)는 무손실 압축(lossless compression)을 수행하는 경우, GRAM(240)에 라이트 동작을 수행할 수 있는지 여부를 판단할 수 있다. 상기 무손실 압축은, 도 6a에 도시된 손실 압축과 달리 입력 이미지 즉, 제1 비트 스트림(1 BS)의 크기에 따라 부호화 이후에 압축된 이미지의 크기가 일정하지 않기 때문에, GRAM(240)에 라이트할 수 있는지 판단해야 한다. 실제로 컨트롤러(220)가 동작할 때, 언제 제1 프레임 구간이 시작되는지, 즉 어느 시점에 제1 비트 스트림(1 BS)이 수신될 지 알 수 없기 때문에, 제1 프레임 구간에서는 수신된 제1 비트 스트림(1 BS)을 이용하여 이미지 처리 파이프라인(260)을 통해 출력 신호(1b BS)를 생성하고, 제2 프레임 구간에서 GRAM(240)에 저장된 제1 비트 스트림(1 BS)의 무손실 압축 시, GRAM(240)에 라이트할 수 있는지 여부를 판단하는 것이다. 구체적으로, 컨트롤러(220)는 이미지 처리 파이프라인(260)까지 제1 프레임 구간과 동일하게 동작한 이후, 생성된 출력 신호(1b BS)는 출력하고, 동시에 출력 신호(1b BS)를 내부 인코더(280)에 입력함으로써 제2 비트 스트림(2 BS)를 획득할 수 있다. 컨트롤러(220)는 상기 무손실 압축된 제2 비트 스트림(2 BS)의 크기와 GRAM(240)에 상응하는 저장 영역의 크기를 비교하여, 무손실 압축이 수행 가능한지 여부를 판단할 수 있다. 도 6c에서는, 컨트롤러(220)는 제2 프레임 구간에서 무손실 압축이 가능한 것으로 결정한 것을 기준으로 설명하기로 한다.
제3 프레임 구간에서, 컨트롤러(220)는 무손실 압축에 기반한 제2 비트 스트림(2 BS)를 생성하고, GRAM(240)에 저장할 수 있다. 구체적으로, 제3 프레임 구간의 시작 시점에, GRAM(240)에 내부 인코딩된 제2 비트 스트림(2 BS)은 아직 저장되지 않을 수 있다. 제2 프레임 구간에서 기 생성하였던 제2 비트 스트림(2 BS)은 무손실 압축을 수행할 수 있는지 여부를 판단하기 위한 것이므로, GRAM(240)에 라이트되지 않은 저장 상태일 수 있다. 따라서, 컨트롤러(220)는 GRAM(240)에 저장된 제1 비트 스트림(1 BS)를 재차 리드 하고, 외부 디코더(250)를 통해 복호하고, 이미지 처리 파이프라인(260)을 통해 파이프라이닝을 수행하여, 출력 신호(1b BS)를 생성할 수 있다. 이와 동시에, 출력 신호(1b BS)는 내부 인코더(280)에게 전달되어 무손실 압축될 수 있다. 무손실 압축된 비트 스트림은 제2 비트 스트림(2 BS)일 수 있다. 컨트롤러(220)는 상기 무손실 압축된 제2 비트 스트림(2 BS)을 GRAM(240)에 전달하여 상응하는 저장 영역으로 라이트할 수 있다.
제4 프레임 구간에서, 컨트롤러(220)는 입력 이미지 프레임의 변화가 없으므로, GRAM(240)으로부터 무손실 압축된 제2 비트 스트림(2 BS)을 출력하여 내부 디코더(270)를 통해 복호함으로써 곧바로 출력 신호(1b BS)를 복원할 수 있다. 도 6c의 제4 프레임 구간은, 도 6a의 제3 프레임 구간 및 제4 프레임 구간과 동일할 수 있다. 즉, 제4 프레임 구간은, 완전 전력 절감 모드(Full Power Save Mode)에 상응할 수 있다.
제5 프레임 구간 동안, 디스플레이 구동 회로(200)는 제2 업데이트 슬라이스를 수신할 수 있다. 상기 제2 업데이트 슬라이스는 제3 비트 스트림(3 BS)를 가질 수 있다. 상기 제2 업데이트 슬라이스는 제1 업데이트 슬라이스와 달리, 이미지 프레임을 구성하는 복수의 슬라이스들 중 일부 슬라이스들을 포함할 수 있다. 즉, 이미지 프레임의 일부 영역만 변경되는 경우, 제2 업데이트 슬라이스는 변경된 영역을 포함하는 슬라이스에 상응할 수 있다. 예를 들어, 도 5를 함께 참조하면, n번째 프레임과 n-1번째 프레임은 제3 슬라이스(S3)의 영역만 상이할 수 있다. 프로세서(100)는 제2 업데이트 슬라이스로서, 제3 슬라이스(S3)만을 디스플레이 구동 회로(200)에게 전송할 수 있다.
컨트롤러(220)는 GRAM(240)에 제2 업데이트 슬라이스를 라이트할 수 있다. 제2 업데이트 슬라이스는 이미지 프레임의 일부 영역에 상응하는 슬라이스이기 때문에, 컨트롤러(220)는 GRAM(240)의 저장 영역들 중 상기 이미지 프레임의 일부 영역에 매핑되는 저장 영역에 제2 업데이트 슬라이스를 라이트할 수 있다. 예를 들어, 컨트롤러(220)는 제3 슬라이스(S3)를 GRAM(240)의 저장 영역들 중 제3 영역에 라이트할 수 있다.
GRAM(240)은 제2 비트 스트림(2 BS) 및 제3 비트 스트림(3 BS)을 모두 저장하고 있을 수 있다. 즉, 제1 슬라이스(S1), 제2 슬라이스(S2), 및 제4 슬라이스(S4)는 제2 비트 스트림(2 BS)을 포함할 수 있으며, 제3 슬라이스(S3)는 제3 비트 스트림(3 BS)을 포함할 수 있다. 일 실시예에 따라, GRAM(240)은 외부 디코더(250) 및 내부 디코더(270)에 각각 리드 데이터를 출력할 수 있다. GRAM(240)은 슬라이스 단위로, 외부 디코더(250)에게 제3 비트 스트림(3 BS)을 출력하고, 내부 디코더(270)에게 제2 비트 스트림(2 BS)을 출력할 수 있다. 제2 비트 스트림(2 BS)은 내부 인코더(280)를 통해 내부 인코딩된 스트림이며, 제3 비트 스트림(3 BS)은 외부 디코더(250)를 통해 외부 인코딩된 스트림이기 때문이다.
외부 디코더(250)는 제3 슬라이스(S3)의 제3 비트 스트림(3 BS)에 대한 복호를 수행할 수 있다. 상기 복호를 통해, 외부 디코더(250)는 제3 슬라이스(S3)의 제1 픽셀 데이터(3a BS)를 획득할 수 있다. 외부 디코더(250)는 GRAM(240)으로부터 제3 슬라이스(S3)의 제3 비트 스트림(3 BS)만 수신하였기 때문에, 제2 비트 스트림(2 BS)을 갖는 나머지 슬라이스들(S1, S2, S4)에 대한 복호는 수행하지 않을 수 있다. 만약에, 각각의 슬라이스를 복호하는데 소요되는 시간이 동일하다고 가정한다면, 외부 디코더(250)의 활성화 시간은 GRAM(240)의 모든 슬라이스들을 복호할 때에 비하여 1/4로 감소되는 것을 알 수 있다. 즉, 외부 디코더(250)는 3/4 시간 동안 저전력 모드에서 동작할 수 있다.
이미지 처리 파이프라인(260)은 제3 슬라이스(S3)의 제1 픽셀 데이터(3a BS)를 수신하여, 이미지 처리를 수행할 수 있다. 이미지 처리 파이프라인(260)은 이미지 처리된 제2 픽셀 데이터(3b BS)를 획득할 수 있다. 상기 제2 픽셀 데이터(3b BS)는 제3 슬라이스(S3)의 픽셀들에 대한 이미지 처리의 결과 값들에 상응할 수 있다. 이미지 처리 파이프라인(260)은 제3 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 소스 드라이버(290)에게 출력할 수 있다.
내부 디코더(270)는, 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 병렬적으로 동작할 수 있다. 내부 디코더(270)는 GRAM(240)으로부터 제2 비트 스트림(2 BS)를 수신하고, 제2 비트 스트림(2 BS)에 대한 복호를 수행할 수 있다. 제2 비트 스트림(2 BS)은 제1 슬라이스(S1), 제2 슬라이스(S2) 및 제4 슬라이스(S4)의 픽셀들을 이미지 처리 완료하여 내부 인코딩한 값에 상응할 수 있다. 제5 프레임 구간에서, 변경된 픽셀 값은 제3 슬라이스(S3)에 포함되기 때문에, 나머지 슬라이스들(S1, S2, S4)은 정지 이미지를 출력하는 것과 동일할 수 있다. 따라서, 내부 디코더(270)는 제2 비트 스트림(2 BS)을 복호하여 나머지 슬라이스들(S1, S2, S4)의 제2 픽셀 데이터(1b BS)를 획득하고, 이를 소스 드라이버(290)에게 출력할 수 있다.
일 실시예에 따라, 소스 드라이버(290)는 버퍼(미도시)를 더 포함할 수 있다. 내부 디코더(270)를 통과한 제2 픽셀 데이터(1b BS)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)을 통과한 제2 픽셀 데이터(3b BS)보다 빠르게 처리될 수 있기 때문에, 소스 드라이버(290)는 버퍼(미도시)에 나머지 슬라이스들(S1, S2, S4)의 제2 픽셀 데이터(1b BS)를 일시적으로 저장하고, 업데이트 슬라이스(S3)의 제2 픽셀 데이터(3b BS)를 수신하면, 제2 픽셀 데이터들(1b BS, 3b BS)을 합산하여 디스플레이 패널(300)에게 출력할 수 있다.
전술한 실시예에서, 내부 디코더(270)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 병렬적으로 동작할 수 있음을 기재하였으나, 이에 제한되는 것은 아니다. 다양한 실시예들에 따라, 내부 디코더(270)는 외부 디코더(250) 및 이미지 처리 파이프라인(260)과 교번적으로(alternatively) 활성화될 수 있다. 예를 들어, GRAM(240)은 복수의 슬라이스들을 슬라이스 단위에 따라 순차적으로 출력할 수 있다. GRAM(240)은 제1 슬라이스(S1)는 정지 이미지이므로 내부 디코더(270)에게 출력하고, 이후 제2 슬라이스(S2)는 정지 이미지이므로 내부 디코더(270)에게 순차적으로 출력하고, 이후 제3 슬라이스(S3)는 업데이트 슬라이스이므로 외부 디코더(250)에게 순차적으로 출력하도록 동작할 수 있다. GRAM(240)이 복수의 슬라이스들을 순차적으로 출력하는 경우, 내부 인코더(280) 및 외부 인코더(110)는 동시에 활성화되지 않으며, 서로 교번하여 활성화/비활성화를 반복할 수 있을 것이다.
제6 프레임 구간에서 업데이트 슬라이스는 수신되지 않을 수 있다. 컨트롤러(220)는 제6 프레임 구간에서 업데이트 슬라이스가 수신되지 않음을 식별하고, 상기 식별에 응답하여 무손실 압축(lossless compression)을 수행하는 경우, GRAM(240)에 라이트 동작을 수행할 수 있는지 여부를 판단할 수 있다. 제5 프레임 구간에서 수신된 제3 슬라이스(S3)의 제3 비트 스트림(3 BS)은 무손실 압축되는 경우, GRAM(240)에 라이트할 수 없는 크기로 압축되는 것으로 가정하기로 한다.
컨트롤러(220)는 제6 프레임 구간에서 이미지 처리 파이프라인(260)에 의해 이미지 처리된 제2 픽셀 데이터(3b BS)를 내부 인코딩을 수행할 수 있다. 컨트롤러(220)는 제2 픽셀 데이터(3b BS)를 내부 인코더(280)를 활성화하고, 이미지 처리된 제2 픽셀 데이터(3b BS)를 수신하여 내부 인코딩을 수행할 수 있다. 컨트롤러(220)는 제3 슬라이스(S3)가 이미지 처리된 픽셀 데이터를 무손실 압축하고, 제4 비트 스트림(4 BS)를 획득할 수 있다. 컨트롤러(220)는 획득된 제4 비트 스트림(4 BS)의 크기와 GRAM(240)에 상응하는 저장 영역의 크기를 비교하여 무손실 압축의 가능 여부를 판단할 수 있다. 전술한 바와 같이, 제3 슬라이스(S3)의 무손실 압축 결과에 상응하는 제4 비트 스트림(4 BS)의 크기는 GRAM(240)에 상응하는 저장 영역 크기와 상이하여 저장될 수 없다. 이에 따라, 제6 프레임 구간에서, 컨트롤러(220)는 제3 비트 스트림(3 BS)의 무손실 압축을 수행할 수 없음을 판단하고, 이후 프레임들(제7 프레임 구간 이상)에서 내부 인코더(280) 및 내부 디코더(270)를 통한 무손실 압축을 수행할 것을 바이패스 할 수 있다. 즉, 컨트롤러(220)는 제5 프레임 구간에서 수신된 제3 비트 스트림(3 BS)에 대하여 내부 디코더(270), 이미지 처리 파이프라인(260)을 통한 이미지 처리 후 출력하는 과정을 반복적으로 수행할 수 있다. 다시 말하면, 제5 프레임 구간 내지 제7 프레임 구간은, 부분 전력 절감 모드(Partial Power Save Mode)에 상응할 수 있다.
도 7a는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 타이밍을 도시한다. 도 6a와 중복되는 내용은 생략하기로 한다.
도 7a를 참조하면, 디스플레이 구동 회로(200)는 제4 프레임 내지 제7 프레임 구간 동안, 매 프레임마다 업데이트 슬라이스를 수신할 수 있다.
제4 프레임 구간 동안 디스플레이 구동 회로(200)는 제2 업데이트 슬라이스를 수신할 수 있다. 제2 업데이트 슬라이스는 제3 비트 스트림(3 BS)을 가질 수 있다. 제3 비트 스트림(3 BS)은 제2 업데이트 슬라이스에 포함되는 픽셀들을 외부 인코딩한 값들에 상응할 수 있다.
컨트롤러(220)는 제3 비트 스트림(3 BS)을 GRAM(240)의 저장 영역들 중 제2 업데이트 슬라이스에 상응하는 저장 영역에 라이트할 수 있다. 예를 들어, 제2 업데이트 슬라이스가 제1 슬라이스(S1)인 경우, 컨트롤러(220)는 GRAM(240)의 저장 영역들 중 제1 슬라이스(S1)에 상응하는 영역에 제3 비트 스트림(3 BS)을 라이트할 수 있다.
도 6a에서 전술한 바와 같이, 내부 디코더(270)는 GRAM(240)으로부터 내부 인코딩된 제2 비트 스트림(2 BS)을 수신하여 복호함으로써 정지 슬라이스들의 제2 픽셀 데이터(1b BS)를 획득할 수 있다. 외부 디코더(250)는 GRAM(240)으로부터 외부 인코딩된 제3 비트 스트림(3 BS)을 수신하여 복호 및 이미지 처리 파이프라인(260)을 통한 이미지 처리를 수행함으로써 제2 업데이트 슬라이스의 제2 픽셀 데이터(3b BS)를 획득할 수 있다.
제5 프레임 구간 동안 디스플레이 구동 회로(200)는 제3 업데이트 슬라이스를 수신할 수 있다. 제3 업데이트 슬라이스는 제4 비트 스트림(4 BS)을 가질 수 있다. 제4 비트 스트림(4 BS)은 제3 업데이트 슬라이스에 포함되는 픽셀들을 외부 인코딩한 값들에 상응할 수 있다.
일 실시예에 따라, 제3 업데이트 슬라이스와 제2 업데이트 슬라이스는 동일한 슬라이스에 상응할 수 있다. 예를 들어, 제2 업데이트 슬라이스 및 제3 업데이트 슬라이스는 제1 슬라이스(S1)에 상응할 수 있다. 즉, 제1 슬라이스(S1)에서만 픽셀 변화가 발생할 수 있다.
컨트롤러(220)는 슬라이스 단위로 동작 모드를 결정할 수 있다. 예를 들어, 제1 슬라이스(S1)에 대한 동작 모드를 판단할 때, 컨트롤러(220)는 제1 슬라이스(S1)만을 기준으로 동작 모드를 결정할 수 있다. 컨트롤러(220)는 제1 슬라이스(S1)에 대한 제3 업데이트 슬라이스가 수신되었기 때문에, 제3 업데이트 슬라이스를 GRAM(240)에 라이트할 수 있다. 즉, 이전 프레임(제4 프레임)에서 제2 업데이트 슬라이스가 수신되었으므로 현재 프레임(제5 프레임)에서 제2 업데이트 슬라이스에 대한 내부 인코딩을 수행할 수도 있으나, 현재 프레임(제5 프레임)에서 새로운 제3 업데이트 슬라이스가 수신되었으므로, 제2 업데이트 슬라이스에 대한 내부 인코딩을 수행하지 않고, GRAM(240)에 제3 업데이트 슬라이스를 저장할 수 있다. 컨트롤러(220)는 업데이트 슬라이스에 상응하는 제1 슬라이스(S1)를 제외한 정지 슬라이스들(S2, S3, S4)의 제2 비트 스트림(2 BS)를 내부 디코더(270)를 통해 복호하여 기 이미지 처리된 제2 픽셀 데이터(1b BS)를 획득할 수 있다. 컨트롤러(220)는 업데이트 슬라이스에 상응하는 제1 슬라이스(S1)의 제4 비트 스트림(4 BS)을 외부 디코더(250)를 통해 복호하고, 이미지 처리 파이프라인(260)을 통해 이미지 처리하여 제3 업데이트 슬라이스의 제2 픽셀 데이터(4b BS)를 획득할 수 있다. 따라서, 제4 프레임 내지 제7 프레임 구간 동안 제1 슬라이스(S1)가 지속적으로 업데이트 되더라도, 디스플레이 구동 회로(200)는 부분 저전력 모드에서 동작할 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 방법을 나타내는 순서도이다.
도 8을 참조하면, 동작 S110에서, 디스플레이 구동 회로(200)는 프로세서(100)로부터 업데이트 슬라이스를 수신할 수 있다. 업데이트 슬라이스는 변경된 픽셀을 포함하는 슬라이스를 지칭할 수 있다. 업데이트 슬라이스는 이미지 프레임의 슬라이스들 중 적어도 하나를 포함할 수 있다. 예를 들어, 전체 화면이 전환되어 n-1번째 프레임과 n번째 프레임의 이미지가 상이한 경우, 업데이트 슬라이스는 이미지 프레임의 모든 슬라이스들을 모두 포함할 수 있다. 다른 예를 들어, 도 5를 함께 참조하면 시계 추가 이동함에 따라 제3 슬라이스(S3)에서만 픽셀이 변경될 수 있다. 이 경우, 업데이트 슬라이스는 제3 슬라이스(S3)만을 포함할 수 있다.
동작 S120에서, 디스플레이 구동 회로(200)는 수신한 업데이트 슬라이스를 GRAM(240)의 저장 영역 중 상응하는 영역에 라이트할 수 있다. 예를 들어, 업데이트 슬라이스가 제3 슬라이스(S3)만을 포함하는 경우, 업데이트 슬라이스가 라이트되는 영역은, GRAM(240)의 저장 영역들 중 제3 슬라이스(S3)에 매핑된 저장 영역일 수 있다.
동작 S130에서, 디스플레이 구동 회로(200)는 GRAM(240)에 라이트한 업데이트 슬라이스 및 대기 슬라이스를 외부 디코더(250)를 이용하여 복호하고, 이미지 파이프라이닝을 수행할 수 있다. 상기 업데이트 슬라이스의 라이트가 완료된 시점에, GRAM(240)은 업데이트 슬라이스, 대기 슬라이스 및 정지 슬라이스를 저장한 상태에 상응할 수 있다. 상기 대기 슬라이스는, GRAM(240)에 기 저장된 슬라이스들 중 이전 프레임에서 업데이트된 슬라이스를 지칭할 수 있다. 상기 정지 슬라이스는 GRAM(240)에 저장된 슬라이스들 중 이전 프레임 및 현재 프레임에서 업데이트되지 않은 슬라이스를 지칭할 수 있다.
상기 대기 슬라이스는, 이전 프레임에서 업데이트 슬라이스로 변경되었으나, 아직 내부 인코더(280)를 이용한 내부 인코딩이 수행되지 않은 슬라이스이다. 따라서, 디스플레이 구동 회로(200)는 외부 디코더(250)가 업데이트 슬라이스 및 대기 슬라이스를 리드하도록 외부 디코더(250)를 제어할 수 있다. 외부 디코더(250)는 상기 업데이트 슬라이스 및 대기 슬라이스를 복호하여 이미지 처리 이전의 제1 픽셀 데이터를 획득할 수 있다. 이미지 처리 파이프라인(260)은 이미지 파이프라이닝을 수행하여 상기 제1 픽셀 데이터를 제2 픽셀 데이터로 변환할 수 있다.
동작 S140에서, 디스플레이 구동 회로(200)는 GRAM(240)에 저장된 슬라이스들 중 정지 슬라이스를 내부 디코더(270)를 이용하여 복호할 수 있다. 상기 정지 슬라이스는, 파이프라이닝된 제2 픽셀 데이터를 내부 인코더(280)를 통해 내부 인코딩된 슬라이스일 수 있다. 따라서, 디스플레이 구동 회로(200)는 내부 디코더(270)를 통해 정지 슬라이스를 복호함으로써 이미지 파이프라이닝이 완료된 제2 픽셀 데이터를 바로 획득할 수 있다.
동작 S150에서, 디스플레이 구동 회로(200)는 파이프라이닝된 데이터 및 내부 디코더(270)를 통해 복호된 데이터를 통합하여 소스 드라이버(290)를 통해 디스플레이 패널(300)로 출력할 수 있다. 상기 파이프라이닝된 데이터는 동작 S130에서 획득한 업데이트 슬라이스 및 대기 슬라이스에 대한 제2 픽셀 데이터에 상응할 수 있다. 상기 내부 디코더(270)를 통해 복호된 데이터는, 정지 슬라이스에 대한 제2 픽셀 데이터에 상응할 수 있다. 다양한 실시예들에 따라, 소스 드라이버(290)는 버퍼(미도시)를 더 포함할 수 있으며, 상기 버퍼를 이용하여 슬라이스 순서에 따라 순차적으로 정지 슬라이스에 대한 제2 픽셀 데이터 및 업데이트 슬라이스와 대기 슬라이스에 대한 제2 픽셀 데이터를 통합할 수 있다.
동작 S160에서, 디스플레이 구동 회로(200)는 내부 인코더(280)를 이용하여 대기 슬라이스의 파이프라이닝된 데이터를 부호화할 수 있다. 즉, 동작 S160과 동작 S140 내지 동작 S150은 병렬적 또는 교번적으로 수행될 수 있다. 컨트롤러(220)는 상기 표 1에서 제2 동작 모드에 따라 제어 신호를 인가함으로써 대기 슬라이스에 대한 제2 픽셀 데이터를 내부 인코딩할 수 있다.
동작 S170에서, 디스플레이 구동 회로(200)는 GRAM(240)에 저장된 대기 슬라이스를 정지 슬라이스로 변경할 수 있다. 즉, 디스플레이 구동 회로(200)는 대기 슬라이스에 대한 제2 픽셀 데이터를 내부 인코딩하여 GRAM(240)에 라이트함으로써, 다음 프레임에서 여전히 대기 슬라이스가 업데이트되지 않는 경우, 내부 인코딩된 정지 슬라이스를 복호함으로써 저전력 모드로 동작할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다. 구체적으로, 도 9는 업데이트 슬라이스가 처리되는 데이터 경로를 도시한다. 이하, 이미지 프레임은 제1 슬라이스(S1) 내지 제4 슬라이스(S4)를 포함하는 것을 기준으로 설명하기로 한다.
도 9를 참조하면, 컨트롤러(220)는 송수신 인터페이스 회로(210)로부터 업데이트슬라이스를 수신할 수 있다. 즉, 업데이트 슬라이스는 제1 슬라이스(S1) 내지 제4 슬라이스(S4)를 모두 포함할 수 있다. 컨트롤러(220)는 제1 모드에 따라 제어 신호를 인가할 수 있다. 즉, 제1 MUX(230-1)에 "0"의 제어 신호(CTRL_1)을 인가하여 컨트롤러(220)가 수신한 제1 슬라이스(S1) 내지 제4 슬라이스(S4)르 GRAM(240)에 라이트할 수 있다. DEMUX(230-2)는 "1"의 제어 신호(CTRL_2)에 따라, 외부 디코더(250)에게 GRAM(240)으로부터 리드된 제1 슬라이스(S1) 내지 제4 슬라이스(S4)를 전달할 수 있다. 외부 디코더(250) 및 이미지 처리 파이프라인(260)은 "1"의 제어 신호(CTRL_4)에 따라 활성화될 수 있다. 이에 따라, 제1 슬라이스(S1) 내지 제4 슬라이스(S4)는 외부 디코더(250)에서 복호되어 제1 픽셀 데이터를 출력하고, 이미지 처리 파이프라인(260)은 제1 픽셀 데이터를 이미지 처리하여 제2 픽셀 데이터를 출력할 수 있다. 제2 MUX(230-3)는 "1"의 제어 신호(CTRL_3)에 따라, 이미지 처리 파이프라인(260)으로부터 출력된 제1 슬라이스(S1) 내지 제4 슬라이스(S4)를 소스 드라이버(290)에게 출력할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다. 구체적으로, 도 10은 업데이트 슬라이스 및 정지 슬라이스가 처리되는 데이터 경로를 도시한다.
도 10을 참조하면, 컨트롤러(220)는 업데이트 슬라이스를 수신할 수 있다. 수신된 업데이트 슬라이스는 제3 슬라이스(S3)에 상응할 수 있다. 컨트롤러(220)는 제1 MUX(230-1)을 통해 GRAM(240)에 제3 슬라이스(S3)를 라이트할 수 있다. 컨트롤러(220)는 슬라이스 단위로 동작 모드를 결정할 수 있는 바, 모든 슬라이스들 중 제3 슬라이스(S3)와 나머지 슬라이스들(S1, S2, S4)의 동작 모드는 서로 상이할 수 있다.
일 실시예에 따라, GRAM(240)에 저장된 나머지 슬라이스들은 내부 인코딩된 슬라이스(또는 정지 슬라이스)일 수 있다. 나머지 슬라이스들(S1, S2, S4)을 처리하는 동안, 컨트롤러(220)는 제3 모드에 따라 제어 신호를 인가할 수 있다. 즉, 나머지 슬라이스들(S1, S2, S4)은 이미 내부 인코더(280)를 통해 부호화되었으므로, 내부 디코더(270)에서 복호하고, 제2 MUX(230-3)를 통해 소스 드라이버(290)로 출력될 수 있다.
일 실시예에 따라, 제3 슬라이스(S3)는 업데이트 슬라이스이므로, 컨트롤러(220)는 제1 모드에 따라 제어 신호를 인가할 수 있다. 즉, 제3 슬라이스(S3)는 외부 인코딩된 데이터들을 포함하므로, 내부 디코더(270) 및 이미지 처리 파이프라인(260)을 통해 이미지 파이프라이닝 되도록 디스플레이 구동 회로(200)를 제어할 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다. 구체적으로, 도 11은 대기 슬라이스 및 정지 슬라이스가 처리되는 데이터 경로를 도시할 수 있다.
도 11을 참조하면, 컨트롤러(220)는 슬라이스를 수신하지 않을 수 있다. 즉, 이전 프레임과 현재 프레임의 이미지 프레임의 변화가 없어, 프로세서(100)가 업데이트 슬라이스를 송신하지 않을 수 있다.
일 실시예에 따라, GRAM(240)은 정지 슬라이스 및 대기 슬라이스를 저장할 수 있다. 예를 들어, 이전 프레임에서 제3 슬라이스(S3)가 업데이트 슬라이스로 수신된 경우, 제3 슬라이스(S3)는 아직 내부 인코딩되지 않아, 대기 슬라이스에 상응할 수 있다.
GRAM(240)은 슬라이스 단위로 제1 슬라이스 내지 제4 슬라이스(S4)를 출력할 수 있다. 다만, 제3 슬라이스(S3)는 외부 인코딩된 데이터를 포함하는 대기 슬라이스이므로, 외부 디코더(250)에게 출력되도록 제2 모드에 따라 제어 신호를 인가할 수 있다. 컨트롤러(220)는 DEMUX(230-2)에게 "1"의 제어 신호(CTRL_2)를 인가하여 외부 디코더(250)에게 출력되도록 제어하고, 제2 MUX(230-3)에게 "1"의 제어 신호(CTRL_3)을 인가하여 파이프라이닝된 데이터를 소스 드라이버(290)에게 출력할 수 있다. 이 때, 컨트롤러(220)는 내부 인코더(280)에게 "1"의 제어 신호(CTRL_6)를 인가하여 이미지 처리 파이프라인(260)으로부터 출력된 제2 픽셀 데이터를 부호화할 수 있다. 이후, 제1 MUX(230-1)는 "1"의 제어 신호(CTRL_1)에 따라 내부 인코더(280)로부터 출력되는 제3 슬라이스(S3')를 GRAM(240)에게 전달하여 제3 슬라이스(S3)의 저장 영역에 라이트할 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 데이터 경로를 도시한다. 구체적으로, 도 12는 정지 슬라이스가 처리되는 데이터 경로를 도시한다.
도 12를 참조하면, 컨트롤러(220)는 업데이트 슬라이스를 수신하지 않을 수 있다. 또한, GRAM(240)에 저장된 슬라이스들은 모두 정지 슬라이스에 상응할 수 있다. 예를 들어, 이전 프레임에도 업데이트 슬라이스가 않은 경우, GRAM(240)에 저장된 슬라이스들은 모두 내부 인코딩된 데이터를 포함할 수 있다. 컨트롤러(220)는 GRAM(240)에 저장된 슬라이스가 모두 정지 슬라이스이므로, 제3 모드에 따라 디스플레이 구동 회로(200)에 제어 신호를 인가할 수 있다. 즉, 컨트롤러(220)는 DEMUX(230-2)에 "0"의 제어 신호(CTRL_2)를 인가하여 GRAM(240)에 저장된 정지 슬라이스들을 순차적으로 내부 디코더(270)에 출력할 수 있다. 내부 디코더(270)는 내부 인코딩된 정지 슬라이스들(S1', S2', S3', S4')를 복호함으로써 이미지 처리 파이프라인(260)을 활성화하지 않고도, 이미지 파이프라이닝된 픽셀 데이터를 획득할 수 있다.
도 13은 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로를 나타내는 블록도이다. 도 3과 중복되는 내용은 생략하기로 한다.
도 13을 참조하면, 디스플레이 구동 회로(200)는 통합 디코더(1350)를 더 포함할 수 있다. 통합 디코더(1350)는 도 3의 내부 디코더(270) 및 외부 디코더(250)가 하나로 통합된 디코더를 지칭할 수 있다. 통합 디코더(1350)는 컨트롤러(220)로부터 모드 제어 신호(MODE_CTRL)를 수신하고, 이에 기반하여 디코딩 모드를 가변적으로 변경할 수 있다. 디코딩 모드는, 프로세서(100)가 인코딩한 업데이트 슬라이스를 디코딩하기 위한 외부 디코딩 모드 또는 프로세서(100)로부터 업데이트 슬라이스가 수신되지 않아, 이미지 파이프라인(260)을 통해 이미지 처리된 데이터를 인코딩한 정지 슬라이스를 디코딩하기 위한 내부 디코딩 모드를 포함할 수 있다.
다양한 실시예들에 따라, 디스플레이 구동 회로(200)가 통합 디코더(1350)를 포함하는 경우, 컨트롤러(220)는 모드를 지시하는 모드 제어 신호(MODE_CTRL)를 통합 디코더(1350)에게 전달할 수 있다. 예를 들어, 컨트롤러(220)는 매 프레임마다 GRAM(240)의 복수의 저장 영역들 중 외부 인코딩된 업데이트 슬라이스를 저장하는 영역들, 이미지 파이프라인(260)을 통해 이미지 처리되고 내부 인코딩된 정지 슬라이스를 저장하는 영역들을 지시하는 정보를 통합 디코더(1350)에게 전송할 수 있다. 통합 디코더(1350)는 이에 따라, GRAM(240)의 복수의 저장 영역들을 순차적으로 처리할 때마다 외부 인코딩된 슬라이스인지, 또는 내부 인코딩된 슬라이스인지 판단하여 정합하는 디코딩 방식으로 디코딩을 수행할 수 있다.
다양한 실시예들에 따라, 컨트롤러(220)는 모드 제어 신호(MODE_CTRL)에 외부 디코딩 모드 및 내부 디코딩 모드를 지시하는 정보를 더 포함하여 통합 디코더(1350)에게 전송할 수 있다. 외부 디코딩 모드 및 내부 디코딩 모드는 복수의 샘플링 방식들을 포함할 수 있다. 예를 들어, 외부 디코딩 모드 및 내부 디코딩 모드는, RGB(red, green, blue) 샘플링, RGBG(red, green, blue, green) 샘플링, CMYK(cyan, magenta, yellow, black) 샘플링, HIS(hue, intensity, saturation) 샘플링, YUV 샘플링, YCbCr 샘플링, YPbPr 샘플링 중 적어도 하나에 기반할 수 있다. 다양한 실시예들에 따라, 외부 디코딩 모드 및 내부 디코딩 모드는 서로 동일한 샘플링에 기반할 수도 있고, 서로 상이한 샘플링 기법에 기반할 수도 있다. 즉, 통합 디코더(1350)는 컨트롤러(220)로부터 모드 제어 신호(MODE_CTRL)를 수신하고, 슬라이스 단위로 가변적인 디코딩을 수행할 수 있다.
다양한 실시예들에 따라, 컨트롤러(220)는 통합 디코더(1350)의 모드 제어 신호(MODE_CTRL)에 따라 DEMUX(230-2) 및 제2 MUX(230-3)의 제어 신호(CTRL_2, CTRL_3)를 제어할 수 있다. 예를 들어, 모드 제어 신호(MODE_CTRL)가 외부 디코딩 모드를 지시하는 경우, 이미지 처리 파이프라인(260)을 통한 이미지 처리가 필요하므로, DEMUX(230-2)의 출력이 이미지 처리 파이프라인(260)으로 출력되도록 제어할 수 있다. 제2 MUX(230-3)는 이미지 처리 파이프라인(260)을 통해 이미지 처리된 비트 스트림을 수신하도록 제어될 수 있다. 다른 예를 들어, 모드 제어 신호(MODE_CTRL)가 내부 디코딩 모드를 지시하는 경우, 제어 신호들(CTRL_2, CTRL_3)은 DEMUX(230-2)의 출력 신호가 이미지 처리 파이프라인(260)이 아닌 제2 MUX(230-3)에게 출력되도록 DEMUX(230-2), 제2 MUX(230-3)를 제어할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 디스플레이 구동 회로의 동작 방법에 있어서,
    업데이트 슬라이스를 수신하는 단계;
    상기 업데이트 슬라이스를 그래픽 메모리의 적어도 일부에 라이트하는 단계;
    상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하는 단계;
    제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하는 단계;
    상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하는 단계;
    제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하는 단계; 및
    상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동 회로의 동작 방법.
  2. 제1항에 있어서,
    상기 대기 슬라이스는,
    상기 그래픽 메모리에 저장된 슬라이스들 중 이전 프레임에서 업데이트된 슬라이스에 상응하고,
    상기 정지 슬라이스는,
    현재 프레임 및 이전 프레임에서 업데이트되지 않은 슬라이스에 상응하는 것을 특징으로 하는 동작 방법.
  3. 제2항에 있어서,
    상기 제1 디코더에 기반하여 디코딩된 데이터 중 상기 대기 슬라이스에 상응하는 데이터를, 제2 인코더를 이용하여 인코딩하는 단계;
    상기 그래픽 메모리 중 상기 대기 슬라이스가 저장된 영역에, 상기 인코딩된 데이터를 라이트하는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
  4. 제1항에 있어서,
    상기 제1 디코더의 디코딩 방식은,
    상기 제2 디코더의 디코딩 방식과 서로 상이한 것을 특징으로 하는 동작 방법.
  5. 제1항에 있어서,
    상기 제1 디코더는,
    상기 제2 디코더와 교번하여 활성화되는 것을 특징으로 하는 동작 방법.
  6. 제1항에 있어서,
    상기 슬라이스들의 유형을 식별하는 단계는,
    상기 그래픽 메모리의 슬라이스들 중에서 현재 프레임에 업데이트된 슬라이스를 상기 업데이트 슬라이스로 식별하는 단계;
    상기 그래픽 메모리의 슬라이스들 중에서 이전 프레임에 업데이트된 슬라이스를 상기 대기 슬라이스로 식별하는 단계; 및
    상기 그래픽 메모리의 슬라이스들 중에서 상기 업데이트 슬라이스 및 상기 대기 슬라이스를 제외한 나머지 슬라이스를 정지 슬라이스로 식별하는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
  7. 제1항에 있어서,
    상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하는 단계는,
    상기 디코딩된 데이터 및 상기 이미지 처리된 데이터를 슬라이스 순서에 따라 재배열하는 단계를 더 포함하는 것을 특징으로 하는 동작 방법.
  8. 제1항에 있어서,
    상기 업데이트 슬라이스는,
    이전 프레임과 현재 프레임 간에 변경되는 적어도 하나의 픽셀을 포함하는 슬라이스에 상응하는 것을 특징으로 하는 동작 방법.
  9. 디스플레이 구동 회로에 있어서,
    슬라이스들을 저장하는 그래픽 메모리;
    업데이트 슬라이스 및 대기 슬라이스를 디코딩하는 제1 디코더;
    정지 슬라이스를 디코딩하는 제2 디코더;
    이미지 처리를 수행하는 이미지 처리 파이프라인;
    상기 정지 슬라이스를 생성하는 제2 인코더; 및
    컨트롤러를 포함하고,
    상기 컨트롤러는, 업데이트 슬라이스를 수신하고, 상기 업데이트 슬라이스를 상기 그래픽 메모리의 적어도 일부에 라이트하고, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하고, 상기 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하고, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하고, 상기 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하고, 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하도록 제어하는 것을 특징으로 하는 디스플레이 구동 회로.
  10. 제9항에 있어서,
    상기 대기 슬라이스는,
    상기 그래픽 메모리에 저장된 슬라이스들 중 이전 프레임에서 업데이트된 슬라이스에 상응하고,
    상기 정지 슬라이스는,
    현재 프레임 및 이전 프레임에서 업데이트되지 않은 슬라이스에 상응하는 것을 특징으로 하는 디스플레이 구동 회로.
  11. 제10항에 있어서,
    상기 컨트롤러는,
    상기 제1 디코더에 기반하여 디코딩된 데이터 중 상기 대기 슬라이스에 상응하는 데이터를, 상기 제2 인코더를 이용하여 인코딩하고, 상기 그래픽 메모리 중 상기 대기 슬라이스가 저장된 영역에, 상기 인코딩된 데이터를 라이트하도록 더 제어하고,
    상기 인코딩된 데이터는, 정지 슬라이스로서 라이트되는 것을 특징으로 하는 디스플레이 구동 회로.
  12. 제9항에 있어서,
    상기 제1 디코더의 디코딩 방식은,
    상기 제2 디코더의 디코딩 방식과 서로 상이한 것을 특징으로 하는 디스플레이 구동 회로.
  13. 제9항에 있어서,
    상기 제1 디코더는,
    상기 제2 디코더와 교번하여 활성화되는 것을 특징으로 하는 디스플레이 구동 회로.
  14. 제9항에 있어서,
    상기 컨트롤러는, 슬라이스 유형 분석 회로 및 제어 신호 생성 회로를 더 포함하고,
    상기 슬라이스 유형 분석 회로는,
    상기 그래픽 메모리의 슬라이스들 중에서 현재 프레임에 업데이트된 슬라이스를 상기 업데이트 슬라이스로 식별하고, 상기 그래픽 메모리의 슬라이스들 중에서 이전 프레임에 업데이트된 슬라이스를 상기 대기 슬라이스로 식별하고, 상기 그래픽 메모리의 슬라이스들 중에서 상기 업데이트 슬라이스 및 상기 대기 슬라이스를 제외한 나머지 슬라이스를 정지 슬라이스로 식별하는 것을 특징으로 하는 디스플레이 구동 회로.
  15. 제9항에 있어서,
    상기 통합된 데이터를 디스플레이 패널로 출력하는 소스 드라이버를 더 포함하고,
    상기 소스 드라이버는,
    버퍼를 이용하여 상기 디코딩된 데이터 및 상기 이미지 처리된 데이터를 슬라이스 순서에 따라 재배열하여 상기 통합된 데이터를 출력하는 것을 특징으로 하는 디스플레이 구동 회로.
  16. 제9항에 있어서,
    상기 업데이트 슬라이스는,
    이전 프레임과 현재 프레임 간에 변경되는 픽셀들을 포함하는 적어도 하나의 슬라이스에 상응하는 것을 특징으로 하는 디스플레이 구동 회로.
  17. 제14항에 있어서,
    상기 컨트롤러와 상기 제2 인코더 중 어느 하나의 출력을 상기 그래픽 메모리로 전달하기 위한 제1 스위칭 회로;
    상기 그래픽 메모리로부터 출력되는 슬라이스를 상기 제2 디코더와 상기 제1 디코더 중 어느 하나로 전달하기 위한 제2 스위칭 회로; 및
    상기 제2 디코더와 상기 이미지 처리 파이프라인 중 어느 하나의 출력을 소스 드라이버에게 전달하기 위한 제3 스위칭 회로를 더 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  18. 제17항에 있어서,
    상기 제어 신호 생성 회로는,
    업데이트 슬라이스에 응답하여 제1 모드 신호를 생성하고, 대기 슬라이스에 응답하여 제2 모드 신호를 생성하고, 정지 슬라이스에 응답하여 제3 모드 신호를 생성하는 것을 특징으로 하는 디스플레이 구동 회로.
  19. 제18항에 있어서,
    상기 제1 모드 신호는,
    상기 제1 스위칭 회로의 입력을 상기 컨트롤러와 연결하고, 상기 제2 스위칭 회로의 출력을 상기 제1 디코더와 연결하고, 상기 제3 스위칭 회로의 입력을 상기 이미지 처리 파이프라인과 연결하는 제어 신호들을 포함하고,
    상기 제2 모드 신호는,
    상기 제2 스위칭 회로의 출력을 상기 제1 디코더와 연결하고, 상기 제3 스위칭 회로의 입력을 상기 이미지 처리 파이프라인과 연결하고, 상기 제2 인코더를 활성화하고, 상기 제1 스위칭 회로의 입력을 상기 제2 인코더와 연결하는 제어 신호들을 포함하고,
    상기 제3 모드 신호는,
    상기 제2 스위칭 회로의 출력을 상기 제2 디코더와 연결하고, 상기 제2 디코더를 활성화하고, 상기 제3 스위칭 회로의 입력을 상기 제2 디코더와 연결하는 제어 신호들을 포함하는 것을 특징으로 하는 디스플레이 구동 회로.
  20. 제1 인코더를 이용하여, 이전 프레임과 현재 프레임 간에 변경된 픽셀들을 포함하는 적어도 하나의 슬라이스를 인코딩하고, 상기 제1 인코더에 기반하여 인코딩된 적어도 하나의 슬라이스를 업데이트 슬라이스로서 디스플레이 구동 회로로 송신하는 프로세서;
    상기 업데이트 슬라이스를 수신하고, 상기 업데이트 슬라이스를 그래픽 메모리의 적어도 일부에 라이트하고, 상기 그래픽 메모리에 저장된 슬라이스들의 유형을 식별하고, 제1 디코더를 이용하여, 상기 업데이트 슬라이스 및 대기 슬라이스를 디코딩하고, 상기 제1 디코더에 기반하여 디코딩된 데이터를 이미지 처리하고, 제2 디코더를 이용하여, 상기 그래픽 메모리에 저장된 슬라이스들 중에서 정지 슬라이스를 디코딩하고, 상기 제2 디코더에 기반하여 디코딩된 데이터 및 상기 이미지 처리된 데이터를 통합하여 이미지 신호를 디스플레이 패널로 송신하는 디스플레이 구동 회로; 및
    상기 이미지 신호를 수신하고, 상기 이미지 신호에 기반하여 이미지를 표시하는 디스플레이 패널을 포함하는 전자 장치.
KR1020200173579A 2020-12-11 2020-12-11 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법 KR20220083385A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200173579A KR20220083385A (ko) 2020-12-11 2020-12-11 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법
US17/412,965 US11769434B2 (en) 2020-12-11 2021-08-26 Display driving circuit and operating method for performing encoding and decoding
CN202111450865.4A CN114627789A (zh) 2020-12-11 2021-12-01 显示器驱动电路及其操作方法以及电子设备
US18/233,614 US20230388522A1 (en) 2020-12-11 2023-08-14 Display driving circuit and operating method for performing encoding and decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173579A KR20220083385A (ko) 2020-12-11 2020-12-11 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법

Publications (1)

Publication Number Publication Date
KR20220083385A true KR20220083385A (ko) 2022-06-20

Family

ID=81898109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173579A KR20220083385A (ko) 2020-12-11 2020-12-11 부호 및 복호를 수행하는 디스플레이 구동 회로 및 이의 방법

Country Status (3)

Country Link
US (2) US11769434B2 (ko)
KR (1) KR20220083385A (ko)
CN (1) CN114627789A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041140A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578141B2 (ja) 2001-02-22 2004-10-20 セイコーエプソン株式会社 表示ドライバ、表示ユニット及び電子機器
US7460725B2 (en) * 2006-11-09 2008-12-02 Calista Technologies, Inc. System and method for effectively encoding and decoding electronic information
US8019167B2 (en) 2007-01-03 2011-09-13 Human Monitoring Ltd. Compressing high resolution images in a low resolution video
US9041720B2 (en) 2009-12-18 2015-05-26 Advanced Micro Devices, Inc. Static image retiling and power management method and circuit
US8965140B1 (en) * 2011-01-31 2015-02-24 Teradici Corporation Method and apparatus for encoding mixed content image sequences
KR101910110B1 (ko) 2011-09-26 2018-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9743116B2 (en) * 2012-01-19 2017-08-22 Huawei Technologies Co., Ltd. High throughput coding for CABAC in HEVC
JP6214235B2 (ja) 2012-07-02 2017-10-18 キヤノン株式会社 ファイル生成方法、ファイル生成装置、及びプログラム
KR102072781B1 (ko) 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
KR102133978B1 (ko) * 2013-11-13 2020-07-14 삼성전자주식회사 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템
KR102430315B1 (ko) 2015-09-10 2022-08-09 삼성디스플레이 주식회사 영상 처리 장치 및 영상 처리 방법
KR102486797B1 (ko) 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
US10446071B2 (en) * 2016-03-31 2019-10-15 Samsung Electronics Co., Ltd. Device and method of using slice update map
JP7084770B2 (ja) 2018-04-27 2022-06-15 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20220189364A1 (en) 2022-06-16
CN114627789A (zh) 2022-06-14
US20230388522A1 (en) 2023-11-30
US11769434B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
US10356407B2 (en) Display-side video decompression using quantization tables
KR102294830B1 (ko) 디스플레이 구동 장치 및 이미지 데이터 처리 장치의 동작 방법
US11810535B2 (en) Display driver, circuit sharing frame buffer, mobile device, and operating method thereof
US8106895B2 (en) Image display system, image display method, information processing apparatus, image display device, control program, and recording medium
US11151924B2 (en) Display device displaying an image by decoding a compressed image bitstream, and method of operating the display device
US20160351147A1 (en) Apparatus and method for driving display substrate and display device
US20230388522A1 (en) Display driving circuit and operating method for performing encoding and decoding
US11119720B2 (en) Display device and display system
US20170076700A1 (en) Image processing device and image processing method
US20160005379A1 (en) Image Generation
TWI625715B (zh) 顯示驅動裝置及其運作方法
CN106935213B (zh) 低延迟显示系统及方法
US20090033669A1 (en) System And Method For Communicating Graphics Image Data Over A Communication Network
CN111787331B (zh) 显示数据的压缩方法、压缩装置及显示装置
US20220093026A1 (en) Low-power display driving circuit performing internal encoding and decoding and operating method thereof
US20230421783A1 (en) Compressed chip to chip transmission
JP2019211519A (ja) 表示装置
EP4345804A1 (en) Image processing device, operating method thereof, and display system including image processing device
KR20220040358A (ko) 내부 인코딩 및 디코딩을 수행하는 저전력 디스플레이 구동 회로 및 이의 동작 방법
JPH10145725A (ja) Ｓｌｍベースのデジタル表示装置のための集積ｍｐｅｇデコーダ及び画像リサイズ装置
KR20060088336A (ko) 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right