KR20060088336A - 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법및 장치 - Google Patents

디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법및 장치 Download PDF

Info

Publication number
KR20060088336A
KR20060088336A KR1020050009196A KR20050009196A KR20060088336A KR 20060088336 A KR20060088336 A KR 20060088336A KR 1020050009196 A KR1020050009196 A KR 1020050009196A KR 20050009196 A KR20050009196 A KR 20050009196A KR 20060088336 A KR20060088336 A KR 20060088336A
Authority
KR
South Korea
Prior art keywords
image
pixel data
processor
buffer memory
data
Prior art date
Application number
KR1020050009196A
Other languages
English (en)
Other versions
KR100747582B1 (ko
Inventor
송승철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050009196A priority Critical patent/KR100747582B1/ko
Publication of KR20060088336A publication Critical patent/KR20060088336A/ko
Application granted granted Critical
Publication of KR100747582B1 publication Critical patent/KR100747582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/53—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers
    • H04H20/57—Arrangements specially adapted for specific applications, e.g. for traffic information or for mobile receivers for mobile receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명은 디지털 멀티미디어 방송 수신칩에서 영상 데이터 전송 방법 및 장치를 제공하기 위한 것으로, 수신되는 영상 프레임의 픽셀 데이터를 영상 버퍼 메모리에 쓰고(write), 상기 영상 버퍼 메모리를 읽을 것인지 판단하여 프로세서가 픽셀 데이터를 읽어가도록 요청하는 S1 단계와; 상기 요청을 받은 프로세서가 픽셀 데이터를 직접 메모리 액세스를 통해 읽어들여 프로세서 전용 메모리에 저장하는 S2 단계를 포함하여 이루어진 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법을 제공한다.
따라서, 본 발명에 따르면 외부에 먹스를 쓰지 않게 되어 추가적인 단가 상승과 전력 소모를 줄일 수 있는 효과가 있다.
영상 버퍼 메모리, 영상 쓰기부, 제어기, 호스트 인터페이스

Description

디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법 및 장치{Apparatus and Method of Image data transmission in Digital Multimedia Broadcasting System}
도 1은 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 구성도
도 2는 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 또 다른 구성도
도 3은 종래 기술에 따른 디지털 멀티미디어 방송 수신칩의 내부 구성도
도 4는 본 발명에 따른 디지털 멀티미디어 방송 시스템의 구성도
도 5는 본 발명에 따른 디지털 멀티미디어 방송 수신칩의 내부 구성도
도 6은 본 발명에 따른 디지털 멀티미디어 방송 수신칩의 영상 데이터 전송 과정을 도시한 순서도
도면의 주요 부분에 대한 부호 설명
10 : 프로세서 20: 디지털 멀티미디어 방송 수신칩
100 : 트랜스포터 110 : 비디오 복호기
120 : 메모리 제어부 130 : 메모리
140 : 그래픽 블럭 150 : 비디오 디스플레이 프로세서
160 : 오디오 복호기 170 : 브릿지
180 : 호스트 인터페이스 200 : 영상 쓰기부
210 : 영상 버퍼 메모리 220 : 제어기
230 : 브릿지
본 발명은 디지털 멀티미디어 방송 시스템에 관한 것으로, 보다 상세하게는 상기 시스템 내부의 영상 데이터 전송 방법 및 장치에 관한 것이다.
디지털 멀티미디어 방송은 이동 수신이 가능한 디지털 방송으로 주로 이동통신 단말기를 통해 디지털 방송을 수신하는 것이다.
도 1은 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 구성도를 나타내었다. 상기 시스템은 크게 프로세서(Processor)(10), 디지털 멀티미디어 방송 수신칩(20), 먹스(Mux)(25), 디스플레이부(30)로 구성된다.
상기 프로세서(10)는 이동통신 단말기 전체의 제어를 수행하는 부분으로 일반적인 CPU로서의 기능 뿐만 아니라 이동통신 단말기에 필요한 여러 가지 기능을 수행하는 역할을 한다.
상기 디지털 멀티미디어 방송 수신칩(20)은 외부로부터 디지털 멀티미디어 방송 영상을 수신하고 이를 복호하여 디스플레이 하는 기능을 수행한다. 상기 디지털 멀티미디어 방송 수신칩(20)은 이러한 수신 기능과 복호를 위해 내부에 전용 DSP(디지털 신호처리 프로세서 : Digital Signal Processor)를 가지고 있다.
상술한 디지털 멀티미디어 방송 시스템은 종래의 이동통신 단말기의 영상(이동통신 단말기의 메뉴 등)과 디지털 멀티미디어 방송 영상을 함께 디스플레이 할 수 있어야 한다.
이를 위해 도 1에서는 디스플레이부(30)에 외부에 먹스(멀티플렉서: Mux)(25)를 장착하여 디스플레이 하고 있다.
그러나, 도 1과 같은 종래 기술에 따른 디지털 멀티미디어 방송 시스템은 외부에 먹스(25)를 추가하여야 하기 때문에 디지털 멀티미디어 방송 시스템의 전체 칩 사이즈가 커지게 되고 또한 이로 인해 전력 소모도 커지게 되는 문제점이 있다.
또, 디지털 멀티미디어 방송 화면과 이동 통신 단말기의 메뉴 화면이 동시에 디스플레이 되지 않는다.
상술한 문제점을 해결하기 위해 새로운 구성을 사용한 것이 도 2이다.
도 2는 종래 기술에 따른 디지털 멀티미디어 방송 시스템의 또 다른 구성도로서, 디지털 멀티미디어 방송 수신칩(20)이 프로세서(10)의 출력을 입력으로 받아 디지털 멀티미디어 방송 화면과 이동 통신 단말기 화면을 모두 디스플레이부(30)로 전송하여 디스플레이 하는 구조를 제안하고 있다.
그러나, 상기 도 2의 경우에도 디지털 멀티미디어 방송을 시청하지 않는 경우에도 항상 디지털 멀티미디어 방송 수신칩(20)의 전원을 온(On) 상태로 유지하고 있어야 하기 때문에 전력 소모가 커지게 되는 문제점이 있다.
상기 도 1과 같은 경우에는 디지털 멀티미디어 방송을 시청하지 않는 경우에는 디지털 멀티미디어 방송 수신칩(20)의 전원을 오프(Off)하면 되므로, 상기 도 2 에서와 같은 문제가 없으나, 외부에 추가된 먹스(Mux)로 인하여 칩 사이즈가 커지고 전력 소모가 많이 발생하는 문제점이 있다.
그러므로, 상술한 종래 기술의 문제점을 해결하고자 전력 소모도 적고 외부에 별도의 소자를 사용하지 않는 방식으로 이동 통신 단말기상의 영상과 디지털 멀티미디어 방송을 함께 수신할 수 있는 구조가 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명은 디지털 멀티미디어 방송 수신칩의 영상 출력을 프로세서에 전송하는 경우 상기 프로세서가 직접 메모리 액세스(Direct Memory Access)를 할 수 있는 영상 메모리 버퍼(buffer)를 사용하여 영상 데이터를 전송하는 방법 및 장치를 제공하고자 한다.
상기 목적을 달성하기 위하여, 본 발명은 수신되는 영상 프레임의 픽셀 데이터를 영상 버퍼 메모리에 쓰고(write), 상기 영상 버퍼 메모리를 읽을 것인지 판단하여 프로세서가 픽셀 데이터를 읽어가도록 요청하는 S1 단계와; 상기 요청을 받은 프로세서가 픽셀 데이터를 직접 메모리 액세스를 통해 읽어들여 프로세서 전용 메모리에 저장하는 S2 단계를 포함하여 이루어진 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법을 제공한다.
상기 S1 단계에서 상기 영상 버퍼 메모리를 읽을 것인지 판단은 먼저 영상 버퍼 메모리에 쓰여진 픽셀 데이터의 양이 수신칩에 설정된 일정 영역 이상 채워졌는지 판단하는 제 1 단계와; 상기 제 1 단계 판단 후 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인지 판단하는 제 2 단계를 포함하여 두 단계에 걸쳐 판단하는 것을 특징으로 한다.
상기 제 1 단계 판단 결과 쓰여진 픽셀 데이터 양이 수신칩에 설정된 일정영역 이상 채워졌다면 인터럽트를 발생시키는 제어기를 통해 호스트 인터페이스로 상기 인터럽트를 전송하여 프로세서에게 직접 메모리 액세스를 요청하도록 하는 것을 특징으로 한다.
상기 제 1 단계 판단 결과 쓰여진 픽셀 데이터 양이 수신칩에 설정된 일정영역 이상 채워지지 않았다면 상기 제 2 단계를 판단하는 것을 특징으로 한다.
상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터가 아닌 경우에는 상기 영상 버퍼 메모리에 픽셀 데이터를 쓰도록 피드백하는 것을 특징으로 한다.
상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인 경우에는 인터럽트를 발생시키는 제어기를 통해 호스트 인터페이스로 상기 인터럽트를 전송하여 프로세서에게 직접 메모리 액세스를 요청하도록 하는 것을 특징으로 한다.
상술한 과정은 매 영상 프레임마다 반복하는 것을 특징으로 한다.
본 발명의 또다른 실시형태에 의하면, 복호되어 메모리에 저장된 영상 데이터를 디지털 RGB 데이터로 변환하여 출력하는 비디오 디스플레이 프로세서를 거쳐, 상기 변환된 영상 출력 데이터를 수신하여 이를 영상 버퍼 메모리에서 쓰도록(write) 제어하는 영상 쓰기부와; 상기 영상 쓰기부를 통해 수신한 영상 출력 데이터를 쓰는(wirte) 영상 버퍼 메모리와; 상기 쓰여진 영상 출력 데이터가 수신칩에 설정된 일정영역 이상 쓰여진 경우 인터럽트를 발생시켜 호스트 인터페이스로 상기 인터럽트를 전송하는 제어기와; 상기 제어기로부터 인터럽트를 수신하여 프로세서에게 영상 출력 데이터를 읽어 가도록 직접 메모리 액세스 요청하는 호스트 인터페이스를 포함하여 구성된 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 장치를 제공한다.
상기 영상 버퍼 메모리는 일반적인 메모리로 랜덤하게 읽기/쓰기가 가능한 구조를 가지는 것을 특징으로 한다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다.
종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.
먼저, 도 3은 일반적인 디지털 멀티미디어 방송 수신칩(20)의 내부구성을 나타낸 블럭도이다.
상기 도 3에서의 흐름을 살펴보면, 입력 스트림이 디지털 멀티미디어 방송 수신칩(20)에 수신되면, 트랜스포터(100)는 입력되는 스트림 중 오디오 신호와 비디오 신호를 분리하고 상기 비디오 신호는 비디오 복호기(110)로, 상기 오디오 신호는 메모리 버스를 통해 오디오 복호기(160)로 전송한다.
상기 오디오 복호기(160)는 메모리 버스를 통해 오디오 신호를 수신, 복호하여 오디오 출력을 내보낸다.
상기 비디오 복호기(110)에서는 상기 트랜스포터(100)로부터 수신한 비디오 신호를 복호하여 메모리 버스와 메모리 제어부(120)를 거쳐 메모리(130)에 저장한다.
상술한 과정을 거쳐 상기 메모리(130)에 저장되면, 그래픽 블럭(140)과 비디오 디스플레이 프로세서(VDP : video display processor)(150)에서 메모리 버스를 통해 영상 신호를 각각 읽어들인다.
상기 그래픽 블럭(140)은 상기 메모리(130)로부터 복호된 상기 영상 신호를 읽어들여 이 중 그래픽 관련 데이터를 따로 처리한다.
상기 비디오 디스플레이 프로세서(150)는 상기 읽어 들인 영상 데이터를 출력 신호의 형태에 맞게 변환하여 출력한다.
그리고, 수신된 영상 데이터를 프로세서(10)에서 읽어들이기 위해서는 메모리 버스, 브릿지(170), 호스트 버스, 호스트 인터페이스(180)를 거쳐 프로세서(10)가 호스트 인터페이스 버스를 통해 직접 읽어 가야 한다.
그러나, 상기 프로세서(10)가 직접 읽어간 메모리(130)의 영상 데이터는 변환된 비디오 디스플레이 프로세서(150)의 출력이 아니라 메모리(130)에 저장된 영 상 데이터를 읽어간다.
즉, 메모리에 저장된 영상 데이터는 YCbCr 형태로서 이를 그대로 디스플레이 할 수는 없고, 이를 프로세서에서 직접 RGB 데이터로 변환하여야만 디스플레이 할 수 있다.
그러므로, 상기 프로세서(10)는 상기 YCbCr 형태의 영상 데이터를 RGB 형태의 데이터로 변환하는 과정을 거쳐야 한다.
상기에서 YCbCr이라 함은 Y는 영상 데이터의 밝기 성분을 나타내고, Cb와 Cr은 칼라성분을 나타낸다.
상기에서 RGB라 함은 적색(R), 녹색(G), 파랑색(B)에 의하여 색을 정의하는 색 모델 또는 색 표시 방식으로 빛의 3원색인 적녹청을 혼합하여 색을 나타내는 방식이다.
상술한 도 3과 같은 일반적인 구성 블럭에서는 메모리 버스와 브릿지(170)를 거쳐 메모리(130)에 저장된 영상 데이터를 읽어 가야 하기 때문에 시스템의 전체 성능이 저하될 수 있으며, 상기 프로세서(10)가 제 시간에 영상 데이터를 읽어 가지 못하게 되는 경우도 발생할 수 있다.
또한, 상술한 바와 같이 메모리(130)에 저장되어 있는 YCbCr의 형태의 영상 데이터를 프로세서(10)가 직접 RGB 데이터로 변환해야 디스플레이 할 수 있어 상기 프로세서(10)에 많은 부담을 주게 된다.
따라서, 본 발명에서는 이와 같은 문제점을 해결하기 위해 디지털 멀티미디어 방송 수신칩(20) 내에 영상 전용의 버퍼 메모리(210)를 두어 상기 비디오 디스 플레이 프로세서(150)의 변환된 영상 출력을 저장하고 이를 상기 프로세서(10)가 직접 메모리 액세스하는 구조를 제안한 것이다.
도 4는 본 발명에 따른 디지털 멀티미디어 방송 수신칩(20)의 구성도를 나타낸 것이다.
이는 종래 기술과 다르게 외부에 먹스를 사용하거나 디지털 멀티미디어 방송 수신칩(20)이 메인(Main)이 되는 것이 아니라 프로세서(10)가 메인이 되어 디지털 멀티미디어 방송 수신칩(20)의 출력을 호스트 인터페이스 버스를 통해 상기 프로세서로 전송하는 것을 특징으로 한다.
본 발명에 따르면, 프로세서가 메인이 되는바 디지털 멀티미디어 방송 수신칩(20)에서 호스트 인터페이스 버스를 통해 영상 데이터를 상기 프로세서로 전송해줘야 하는데, 이와 관련해서 상기 디지털 멀티미디어 방송 수신칩(20)의 상세 구성을 살펴볼 필요가 있다.
도 5는 본 발명에 따른 디지털 멀티미디어 방송 수신칩(20)의 내부 구성도이다.
본 발명에 따르면, 디지털 멀티미디어 방송 수신칩(20) 내부에 영상 버퍼 메모리를 갖는 구성을 나타낸다.
상기 도 3의 일반적인 디지털 멀티미디어 방송 수신칩(20)에 대해 본 발명에서는 영상 버퍼 메모리(210)와 영상 쓰기 블록(210), 로컬 버스와 이를 제어해 주는 제어기(220)를 추가하였다.
이하 상기 도 3의 일반적인 구성 블럭과 차이가 나는 본 발명의 특징을 가지 는 부분을 위주로 설명한다.
상기 영상 쓰기부(200)는 상기 비디오 디스플레이 프로세서(150)를 거쳐 YCbCr 형태에서 RGB의 형태로 변환된 영상 출력 신호를 입력으로 받아 이를 영상 버퍼 메모리(210)에 쓰도록 제어 해주는 역할을 한다.
상기 변환된 영상 출력 신호는 일반적인 디지털 RGB 형태의 출력으로써, RGB 데이터 각각 8비트(즉, 총 24 비트), 수평 동기 신호, 수직 동기 신호로 구성되어 있다.
상기 도 3에서의 일반적인 구성에서는 메모리(130)로부터 직접 읽어 들여이를 프로세서(10)가 직접 YCbCr 형태에서 디지털 RGB 형태로 변환하여 프로세서(10)에 부담이 컸으나, 본 발명에 따르면 상기 비디오 디스플레이 프로세서(150)에서 이미 디지털 RGB 형태로 변환된 신호를 따로 저장했다가 이를 프로세서(10)가 읽어 들임으로써 상기 도 3에서와 같이 프로세서(10)가 직접 변환을 할 필요가 없게 되어 상기 프로세서(10)의 부담이 많이 줄어든다.
상기 영상 버퍼 메모리(210)는 상기 영상 쓰기부(200)로부터 영상 데이터를 수신하여 이를 메모리에 쓰는 것으로, 일반적인 SRAM과 같은 구조의 메모리이며 랜덤(random)하게 읽기/쓰기가 가능한 구조이다.
상기 영상 버퍼 메모리(210)의 크기는 칩 전체의 게이트 사이즈(gate size)를 고려하여 수신칩(20)에 설정하는 값으로, 바람직하게는 전체 출력 영상의 1/4 정도까지 저장할 수 있는 크기로 할 수 있다.
왜냐하면, 전체 영상을 모두 저장하게 한다면 영상 버퍼 메모리(210)로 인하 여 칩 전체의 게이트 사이즈(gate size)가 커지게 되어 칩 단가가 상승할 수 있기 때문이다.
예를 들어, 영상의 크기가 320 x 240 인 경우 영상 버퍼 메모리의 크기는 320 x 60 으로 한다.
상기 제어기(220)는 로컬 버스를 통한 액세스를 제어해 주기 위한 블록으로서, 즉 상기 수신칩(20)에 설정된 일정영역 이상 영상 버퍼 메모리에 영상 픽셀 데이터가 쓰여지면 이를 읽어 들여야 하는데, 프로세서가 항상 감시 할 수 없으므로 상기 제어기(220)에서 호스트 인터페이스(180)로 인터럽트를 전송하여 프로세서(10)가 영상 데이터를 읽어가도록 직접 메모리 액세스를 요청하도록 하는 역할을 하는 것을 특징으로 한다.
상기 로컬 버스는 본 발명의 특징 부분인 영상 버퍼 메모리에 접근하기 위한 버스로 임의의 버스를 사용하면 되고, 이는 영상 데이터를 저장하는 측면과 상기 프로세서(10)에서 영상 데이터를 읽어 들이는 측면의 연결 부분 역할을 하며, 여기에 본 발명의 특징이 있는 것은 아니다.
상기 호스트 버스는 브릿지(230)를 통하여 로컬 버스와 호스트 인터페이스(180)를 연결하고 이를 통하여 영상 버퍼 메모리(210)를 액세스 하도록 한다.
상술한 바와 같이 영상 데이터를 읽어 가도록 요청 받은 프로세서(10)는 직접 메모리 액세스를 통해 영상 버퍼 메모리(210)에 쓰여된 영상 데이터를 로컬 버스, 브릿지(230), 호스트 인터페이스(180)를 거쳐 호스트 인터페이스 버스를 통해 받아 이를 프로세서 내부의 전용 메모리에 저장하게 된다.
상술한 바와 같이 수신칩(20) 내부에 상기 영상 전용 버퍼 메모리(210)을 둠으로써, 본 발명에 의해 프로세서(10)는 메모리 버스를 통하지 않고 바로 영상 데이터를 제 시간에 읽어갈 수 있고, 또한 이미 변환된 데이터를 저장했다가 읽어들임으로써 다시 변환할 필요가 없어 프로세서(10)에 부담을 덜 줄 수 있다.
도 6은 본 발명에 따른 디지털 멀티미디어 방송 수신칩(20)의 영상 데이터 전송 과정을 도시한 순서도이다.
상기 본 발명에 따른 영상 데이터 전송 과정을 살펴보면, 먼저 영상 쓰기부(200)는 비디오 디스플레이 프로세서(VDP)(150)로부터 디지털 RGB 데이터로 변환된 영상 출력 신호인 영상 프레임의 픽셀 데이터를 수신하여 영상 버퍼 메모리(210)에서 쓰도록 한다(write).(S10 단계)
다음으로, 상기 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터를 읽을 것인지 판단하는 단계인데, 상기 읽을 것인지 판단은 먼저 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터의 양이 수신칩(20)에 설정된 일정 영역 이상 채워졌는지 판단하는 제 1 단계(S20 단계)와 상기 제 1 단계 판단 후 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인지 판단하는 제 2 단계(S30 단계)를 포함하여 두 단계에 걸쳐 판단한다.
상기 제 1 단계 판단 결과 픽셀 데이터 양이 수신칩(20)에 설정된 일정영역 이상 채워졌다면 제어기(220)는 호스트 인터페이스(180)로 인터럽트를 전송하고, 상기 인터럽트를 수신한 호스트 인터페이스(180)는 프로세서(10)에게 영상 픽셀 데이터를 읽어 가도록 직접 메모리 액세스 요청하고 상기 제 2 단계는 판단하지 않는 다.(S40 단계)
그러나, 만약 상기 제 1 단계 판단 결과 영상 버퍼 메모리(210)에 쓰여진 픽셀 데이터 양이 수신칩(20)에 설정된 일정영역 이상 채워지지 않았다면 상기 제 2 단계를 판단하게 된다.(S20 단계)
상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터가 아닌 경우에는 상기 영상 버퍼 메모리(210)에 픽셀 데이터를 쓰도록 피드백한다.(S30 단계)
그러나, 만약 상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀인 경우에는 제어기(220)는 호스트 인터페이스(180)로 인터럽트를 전송하고, 상기 인터럽트를 수신한 호스트 인터페이스(180)는 프로세서(10)에게 영상 픽셀 데이터를 읽어 가도록 직접 메모리 액세스 요청한다.(S40 단계)
상기 직접 메모리 액세스 요청을 받은 프로세서(10)는 영상 픽셀 데이터를 직접 메모리 액세스를 통하여 영상 픽셀 데이터를 받아 프로세서 전용 영상 메모리에 저장하였다가 이를 디스플레이 하게 된다.(S60 단계)
상기 프로세서(10)가 읽어 들이는 과정은 영상 버퍼 메모리(210)에 쓰여진 영상 픽셀 데이터를 로컬 버스로 보내면, 이를 브릿지(230)를 통해 호스트 버스로 나가고 호스트 버스에 데이터가 실리면 호스트 인터페이스(180)는 이를 다시 받아 호스트 인터페이스 버스를 통해 프로세서(10)가 읽어간다.
그리고, 마지막으로 모든 영상 픽셀 데이터가 전송되었는지를 판단하는데, 만약 판단 결과 모든 영상 픽셀 데이터가 전송된 것이 아니라면 다시 S10 단계로 돌아가 영상 버퍼 메모리(210)에 픽셀 데이터를 쓰고, 상기 판단 결과 모든 영상 픽셀 데이터가 전송되었다면 상기 과정을 종료하게 된다.(S70 단계)
상술한 동작을 매 프레임마다 반복하여 수행함으로써 디지털 멀티미디어 방송 영상을 시청하게 된다. 디지털 멀티미디어 방송을 수신하지 않는 경우에는 디지털 멀티미디어 방송 수신칩(20)의 전원을 오프시켜 전력소모를 없앨 수도 있다.
본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법 및 장치의 효과를 설명하면 다음과 같다.
첫째, 본 발명에 따르면 디지털 멀티미디어 방송 수신칩 내부에 영상 데이터용 버퍼 메모리를 사용하여 디지털 멀티미디어 방송 영상을 프로세서에 전달하게 함으로써 외부에 먹스를 사용하지 않게 되어 추가적인 단가 상승과 전력 소모를 줄일 수 있으며 디지털 멀티미디어 방송을 시청하기 위해 별 다른 장치를 추가 할 필요가 없는 효과가 있다.
둘째, 본 발명에 따르면 디지털 멀티미디어 방송 화면과 이동 통신 단말기 화면을 하나의 화면에 디스플레이 하기가 매우 용이해지며 디지털 멀티미디어 방송 시청시에 디지털 멀티미디어 방송 화면을 프로세서가 쉽게 캡쳐 할 수 있는 효과가 있다.

Claims (9)

  1. 수신되는 영상 프레임의 픽셀 데이터를 영상 버퍼 메모리에 쓰고(write), 상기 영상 버퍼 메모리를 읽을 것인지 판단하여 프로세서가 픽셀 데이터를 읽어가도록 요청하는 S1 단계와;
    상기 요청을 받은 프로세서가 픽셀 데이터를 직접 메모리 액세스를 통해 읽어들여 프로세서 전용 메모리에 저장하는 S2 단계를 포함하여 이루어진 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  2. 제 1 항에 있어서, 상기 S1 단계에서,
    상기 영상 버퍼 메모리를 읽을 것인지 판단은 먼저 영상 버퍼 메모리에 쓰여진 픽셀 데이터의 양이 수신칩에 설정된 일정 영역 이상 채워졌는지 판단하는 제 1 단계와;
    상기 제 1 단계 판단 후 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인지 판단하는 제 2 단계를 포함하여 두 단계에 걸쳐 판단하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  3. 제 2 항에 있어서,
    상기 제 1 단계 판단 결과 쓰여진 픽셀 데이터 양이 수신칩에 설정된 일정영역 이상 채워졌다면 인터럽트를 발생시키는 제어기를 통해 호스트 인터페이스로 상 기 인터럽트를 전송하여 프로세서에게 직접 메모리 액세스를 요청하도록 하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  4. 제 2 항에 있어서,
    상기 제 1 단계 판단 결과 쓰여진 픽셀 데이터 양이 수신칩에 설정된 일정영역 이상 채워지지 않았다면 상기 제 2 단계를 판단하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  5. 제 4 항에 있어서,
    상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터가 아닌 경우에는 상기 영상 버퍼 메모리에 픽셀 데이터를 쓰도록 피드백하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  6. 제 4 항에 있어서,
    상기 제 2 단계 판단 결과 쓰여진 픽셀 데이터가 영상 프레임의 마지막 픽셀 데이터인 경우에는 인터럽트를 발생시키는 제어기를 통해 호스트 인터페이스로 상기 인터럽트를 전송하여 프로세서에게 직접 메모리 액세스를 요청하도록 하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  7. 제 1 항에 있어서,
    상술한 과정은 매 영상 프레임마다 반복하는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 방법.
  8. 복호되어 메모리에 저장된 영상 데이터를 디지털 RGB 데이터로 변환하여 출력하는 비디오 디스플레이 프로세서를 거쳐,
    상기 변환된 영상 출력 데이터를 수신하여 이를 영상 버퍼 메모리에서 쓰도록(write) 제어하는 영상 쓰기부와;
    상기 영상 쓰기부를 통해 수신한 영상 출력 데이터를 쓰는(wirte) 영상 버퍼 메모리와;
    상기 쓰여진 영상 출력 데이터가 수신칩에 설정된 일정영역 이상 쓰여진 경우 인터럽트를 발생시켜 호스트 인터페이스로 상기 인터럽트를 전송하는 제어기와;
    상기 제어기로부터 인터럽트를 수신하여 프로세서에게 영상 출력 데이터를 읽어 가도록 직접 메모리 액세스 요청하는 호스트 인터페이스를 포함하여 구성된 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 장치.
  9. 제 8 항에 있어서,
    상기 영상 버퍼 메모리는 일반적인 메모리로 랜덤하게 읽기/쓰기가 가능한 구조를 가지는 것을 특징으로 하는 디지털 멀티미디어 방송 시스템의 영상 데이터 전송 장치.
KR1020050009196A 2005-02-01 2005-02-01 디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치 KR100747582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009196A KR100747582B1 (ko) 2005-02-01 2005-02-01 디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009196A KR100747582B1 (ko) 2005-02-01 2005-02-01 디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060088336A true KR20060088336A (ko) 2006-08-04
KR100747582B1 KR100747582B1 (ko) 2007-08-08

Family

ID=37176810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009196A KR100747582B1 (ko) 2005-02-01 2005-02-01 디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100747582B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389843B2 (ja) * 1997-10-17 2003-03-24 日本電気株式会社 情報処理装置におけるデジタル放送受信システム

Also Published As

Publication number Publication date
KR100747582B1 (ko) 2007-08-08

Similar Documents

Publication Publication Date Title
US10511803B2 (en) Video signal transmission method and device
JP3112392U (ja) Ｈｄｔｖ
US20060168131A1 (en) Electronic device and method for supporting different display modes
US6848011B2 (en) Method and apparatus for displaying data of a display system
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
CN110187858B (zh) 图像显示方法及系统
US20110200119A1 (en) Information processing apparatus and method for reproducing video image
US20020118272A1 (en) Video conferencing system
US20050212969A1 (en) Apparatus and method of image display with real-time compression
US20060146366A1 (en) Apparatus and method for enhancing image quality of a mobile communication terminal
CN112351234A (zh) 智能近眼显示装置、系统和扩展显示方法
KR100747582B1 (ko) 디지털 멀티미디어 방송 시스템의 영상 데이터 처리 방법 및 장치
US8068179B2 (en) On-screen display device with compressed data and display method thereof
US20050068336A1 (en) Image overlay apparatus and method for operating the same
JP5207846B2 (ja) 映像処理装置およびその制御方法
CN116700943A (zh) 一种视频播放系统、方法以及电子设备
US7505073B2 (en) Apparatus and method for displaying a video on a portion of a display without requiring a display buffer
CN101166244B (zh) 屏幕显示装置及其显示方法
US7154559B2 (en) Video apparatus, notably video decoder, and process for memory control in such an apparatus
EP3874759A1 (en) Method and apparatus for an hdr hardware processor inline to hardware encoder and decoder
US20090131176A1 (en) Game processing device
CN103634597B (zh) 一种在4k2k电视机上解码图片的方法
JP2001282213A (ja) 表示制御装置及びこの表示制御装置を有する情報処理装置
US20070171231A1 (en) Image display controlling device and image display controlling method
KR20240123645A (ko) 외부 장치에 표시하기 위한 비디오를 처리하는 전자 장치, 그 제어 방법, 및 그 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee