JP6301055B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6301055B2
JP6301055B2 JP2012270319A JP2012270319A JP6301055B2 JP 6301055 B2 JP6301055 B2 JP 6301055B2 JP 2012270319 A JP2012270319 A JP 2012270319A JP 2012270319 A JP2012270319 A JP 2012270319A JP 6301055 B2 JP6301055 B2 JP 6301055B2
Authority
JP
Japan
Prior art keywords
data
gate
signal
data line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012270319A
Other languages
English (en)
Other versions
JP2013178480A (ja
Inventor
東 願 朴
東 願 朴
栽 成 ▲ペ▼
栽 成 ▲ペ▼
柳 鳳 鉉
鳳 鉉 柳
京 勳 金
京 勳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013178480A publication Critical patent/JP2013178480A/ja
Application granted granted Critical
Publication of JP6301055B2 publication Critical patent/JP6301055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置に関し、さらに詳細には表示品質が向上された表示装置に関する。
表示品質を向上させるためにフレーム反転、カラム反転又はドット反転の駆動方法が表示装置に適用される。前記フレーム反転、カラム反転、又はドット反転の駆動方法はフレーム別に、行又は列別に、又は画素別に基準電圧に対するデータ信号の極性を反転させる。前記フレーム反転、カラム反転、又はドット反転の駆動方法は液晶表示装置のみでなく有機発光表示装置にも適用される。
前記フレーム反転、カラム反転、又はドット反転の駆動方法の中でドット反転の駆動方法がフリッカ(fliker)除去に最も効果的である。しかし、前記ドット反転は消費電力が増加する。
韓国特許公開第10−2011−0072290号公報
本発明はサブ画素に印加されるデータ信号が最適の極性配置を有する表示装置を提供することを目的とする。
本発明の一実施形態による表示装置は複数個のデータライン、複数個のゲートライン、第1画素、第2画素、第1選択部、第2選択部を含む。前記複数個のデータラインは各々が第1方向に延長され、前記第1方向と交差する第2方向に配列される。前記複数個のゲートラインは前記複数個のデータラインと絶縁され、前記第2方向に延長され前記第1方向に配列される。
前記第1画素は複数個の第1サブ画素を含む。前記複数個の第1サブ画素は前記複数個のゲートラインの中でいずれか1つのゲートラインに連結され、前記複数個のデータラインの中で第1データライングループに含まれた対応データラインに各々連結される。
前記第2画素は複数個の第2サブ画素を含む。前記第2サブ画素は前記いずれか1つのゲートラインに連結され、前記複数個のデータラインの中で第2データライングループに含まれた対応データラインに各々連結される。
前記第1選択部は第1データ信号及び第1制御信号を受信し、前記第1制御信号にしたがって前記第1データ信号を前記複数個のデータラインの奇数番目データラインと偶数番目データラインの中でいずれか1つに提供する。前記第1選択部は対応するデータラインへ前記第1データ信号を選択的に提供する。
前記第2選択部は前記第1データ信号と極性が異なる第2データ信号及び第2制御信号を受信し、前記第2制御信号にしたがって前記第2データ信号を前記複数個のデータラインの前記奇数番目データラインと前記偶数番目データラインとの中で他の1つに選択的に提供する。
また、前記第1データライングループ及び前記第2データライングループ各々は連続して配置されたi(iは2より大きい自然数)個のデータラインを含む。前記第1データライングループと前記第2データライングループとは交互に配置される。
前記表示装置は複数個の第3サブ画素を含む第3画素と複数個の第4サブ画素とを含む第4画素をさらに包含できる。前記第3サブ画素は前記複数個のゲートラインの中で他の1つのゲートラインに連結される。また、前記第3サブ画素は前記第1データライングループの第2番目データライン乃至i番目データライン、及び前記第2データライングループの第1番目データラインに各々連結される。
前記第4サブ画素は前記他の1つのゲートラインに連結される。また前記第4サブ画素は前記第2データライングループの第2番目データライン乃至i番目データライン、及び前記第2データライングループの前記i番目データラインに隣接して配置された他の1つの第1データライングループの第1番目データラインに各々連結される。
前記表示装置のサブ画素に印加されるデータ信号はドット反転された極性配置を有する。前記表示装置はカラム反転駆動を通じてドット反転されたイメージを表示することができる。それにしたがって、前記表示装置の消費電力が減少し、前記イメージの表示品質が向上される。
また、前記第1選択部と前記第2選択部各々は複数個のデータラインにデータ信号を提供できる。したがって、前記表示装置の回路構成が単純である。
前記第1選択部はゲートライン各々に印加されたゲート信号のゲートオン区間の間に前記第1データラインへデータ信号を各々提供する。前記第1選択部は前記ゲートラインごとに前記第1データラインにデータ信号が印加される順序を変更できる。即ち、前記第1スイッチング素子のターンオン順序は変更できる。それにしたがって、前記第1サブ画素の充電率の偏差が減少する。
本発明の実施形態による表示装置のブロック図である。 図1に図示されたサブ画素の一実施形態による回路図である。 図2Aに図示されたサブ画素の平面図である。 図2BのI−I’に沿って切断して示した断面図である。 図1に図示された表示パネルの一部を拡大して示した平面図である。 図3に図示された第1選択部と第2選択部の他の実施形態を示した回路図である。 図1に図示された表示装置のタイミング図である。 本発明の他の実施形態による表示装置のタイミング図である。 本発明の他の実施形態による表示装置のブロック図である。 図7に図示された表示装置の一部を拡大して示した平面図である。
以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。
図1は本発明の実施形態による表示装置のブロック図である。図2Aは図1に図示されたサブ画素の一実施形態による回路図であり、図2Bは図2Aに図示されたサブ画素の平面図であり、図2Cは図2BのI−I’に沿って切断して示した断面図である。
図1を参照すれば、本発明の一実施形態による表示装置は表示パネルDP、信号制御部100、ゲート駆動部200、データ駆動部300、第1選択部400、及び第2選択部500を含む。
前記表示パネルDPはイメージを表示する。前記表示パネルDPは各々が第1方向(例えば、縦方向)に延長された複数個のデータラインDLm、前記第1方向と交差する第2方向(例えば、横方向)に延長された複数個のゲートラインGL1〜GLn、及び複数個のサブ画素SPXを含む。データラインDLm(mは整数)は、複数個のデータライングループDL−1G、DL−2Gのいずれかに含まれる。前記複数個のゲートラインGL1〜GLnは前記複数個のデータラインDLmと絶縁される。前記複数個のサブ画素SPXは前記データラインDLmの中でいずれか1つに各々連結され、前記複数個のゲートラインGL1〜GLnの中でいずれか1つに各々連結される。
図2A乃至図2Cは図1に図示されたサブ画素SPXの中で2つのサブ画素を図示した。前記サブ画素SPXの構成は同一であり、図2A乃至図2Cを参照して1つのサブ画素(SPX:2つのサブ画素の中で左側に配置されたサブ画素)に対して詳細に説明する。前記表示パネルは液晶表示パネルを例示的に説明する。
図2Aに示したように、前記サブ画素SPXはスイッチング素子SWと液晶キャパシターClcを含む。前記スイッチング素子SWはゲート信号に応答してデータ信号を前記液晶キャパシターClcへ出力する。前記液晶キャパシターClcは前記データ信号と共通電圧の差異に相応する電圧を充電する。
図2B及び図2Cに示したように、前記スイッチング素子SWは第1基板10上に具備される。前記スイッチング素子SWはゲート電極GE、ソース電極SE、ドレーン電極DE、及び活性層ALを具備する薄膜トランジスターであり得る。
前記ゲート電極GEはゲートラインGLp、GLp+1の中でいずれか1つのゲートラインGLp+1から分岐される。即ち、前記ゲート電極GEは平面の上で前記いずれか1つのゲートラインGLp+1から突出された形状である。
前記第1基板10の上には前記ゲートラインGLp+1及び前記ゲート電極GEをカバーするゲート絶縁膜11が具備される。前記活性層ALは前記ゲート絶縁膜11を介して前記ゲート電極GE上に具備される。前記ゲート絶縁膜11の上にはデータラインDLq、DLq+1、DLq+2が具備される。
前記ソース電極SEは前記データラインDLq、DLq+1、DLq+2の中でいずれか1つのデータラインDLqから分岐される。前記ソース電極SEは平面の上で前記ゲート電極GE及び前記活性層ALと少なくとも一部が重畳する。前記ドレーン電極DEは前記ソース電極SEと平面の上で離隔されて配置される。
前記第1基板10の上には前記ドレーン電極DE、前記ソース電極SE、及び前記データラインDLq、DLq+1、DLq+2をカバーする保護膜12及び平坦化膜13が具備される。但し、前記保護膜12は省略され得る。
前記平坦化膜13はアクリル樹脂のような有機物質から構成され得る。前記平坦化膜13の上には画素電極PEが具備される。前記画素電極PEはコンタクトホールTHを通じて前記ドレーン電極DEと連結される。
前記第1基板10と対向する第2基板20の上にはカラーフィルターCFと共通電極CEが具備される。前記第1基板10と前記第2基板20との間に液晶層30が介在される。
図2Cに図示された前記カラーフィルターCFは図1に図示された前記サブ画素SPXごとに具備される。一方、前記カラーフィルターCFと前記共通電極CEとは第1基板10上に具備され得る。
前記表示パネルDPは液晶表示パネルに限定されることではなく、例えば、有機発光表示パネル(organic light emitting display panel)、電氣泳動表示パネル(electrophoretic display panel)、エレクトロ・ウェッティング表示パネル(electrowetting display panel)等多様な表示パネルが採用できる。
一方、本明細書で“サブ画素SPXがいずれか1つのデータライン及びいずれか1つのゲートラインに連結される”とは“サブ画素のスイッチング素子がいずれか1つのデータライン及びいずれか1つのゲートラインに連結される”ことを意味する。
再び、図1を参照して前記信号制御部100、前記ゲート駆動部200、及び前記データ駆動部300、前記第1選択部400、及び前記第2選択部500を説明する。
前記信号制御部100は外部のグラフィック制御部(図示せず)から入力される映像信号R、G、B及びその制御信号を受信する。前記制御信号は、例えば垂直同期信号Vsync、水平同期信号Hsync、メーンクロック信号MCLK、及びデータイネーブル信号SDE等を含む。前記信号制御部100は前記映像信号R、G、B及び前記制御信号を表示パネルDPの動作条件に相応して処理し、変換された映像データR’、G’、B’、ゲート制御信号CONT1、及びデータ制御信号CONT2を生成した後に出力する。また、前記信号制御部100は前記第1選択部400及び前記第2選択部500を各々制御する第1選択部制御信号CS4及び第2選択部制御信号CS5を出力する。
前記ゲート制御信号CONT1は前記ゲート駆動部200へ提供される。前記ゲート制御信号CONT1はフレーム区間各々の開始を指示する垂直同期開始信号、ゲート信号の出力の時期を制御するゲートクロック信号及び前記ゲート信号の幅を限定する出力イネーブル信号等を含む。
前記データ制御信号CONT2は前記データ駆動部300へ提供される。前記データ制御信号CONT2は前記映像データR’、G’、B’の入力開始を指示する水平同期開始信号、共通電圧に対するデータ信号の極性を反転させる反転信号及びデータクロック信号等を含む。
前記第1選択部制御信号CS4及び前記第2選択部制御信号CS5は前記データラインDLmへ該当データ信号が印加されることを制御する。
前記ゲート駆動部200は前記ゲート制御信号CONT1に応答してゲートオン電圧とゲートオフ電圧の区間を含むゲート信号を前記ゲートラインGL1〜GLnへ印加する。
前記ゲート駆動部200は一列に配列された複数のシフトレジスター(図示せず)を包含できる。ここで、前記シフトレジスターは前記スイッチング素子SWを形成する時、前記第1基板(10:図2B参照)上に直接形成され得る。即ち、別のゲート駆動チップを前記第1基板10上に実装せずに、薄膜工程を通じて前記第1基板10に前記ゲート駆動部200を直接形成できる。
前記データ駆動部300は前記データラインDLmに連結され、外部から入力された基準電源電圧GVDDを前記映像データR’、G’、B’に相応して変調してこれをデータ信号として出力する。
前記第1選択部400及び前記第2選択部500は前記信号制御部100から前記第1選択部制御信号CS4及び前記第2選択部制御信号CS5を各々受信する。前記第1選択部400及び前記第2選択部500は前記データ駆動部300の一部を構成することができる。また、前記第1選択部400及び前記第2選択部500各々は複数個提供され得る。
前記第1選択部400は前記データ駆動部300から第1データ信号DVoddを受信し、前記第2選択部500は前記データ駆動部300から前記第1データ信号DVoddと極性が異なる第2データ信号DVevenを受信する。前記第1選択部400及び前記第2選択部500の各々は前記受信した前記第1及び第2データ信号DVodd、DVevenを互に異なる一部のデータラインへ各々出力する。
図3は図1に図示された表示装置の一部を拡大して示した平面図である。図3は複数個のゲートラインGL1〜GLnの中で4つのゲートラインGL3〜GL6を例示的に図示した。
図3を参照して前記データラインDLmと前記サブ画素SPXとの連結関係及び前記データラインDLmと前記第1選択部400及び前記第2選択部500との連結関係に対して詳細に検討する。
前記データラインDLmは第1データライングループDL−1Gと第2データライングループDL−2Gとに区分される。前記第1データライングループDL−1Gと前記第2データライングループDL−2Gとは交互に配置される。前記第1データライングループDL−1Gと前記第2データライングループDL−2Gとの各々は連続するi(iは2より大きい自然数)個のデータラインを含む。
図3に示したように、前記第1データライングループDL−1Gと前記第2データライングループDL−2Gとの各々は連続する3つのデータラインを包含できる。即ち、前記第1データライングループDL−1Gは連続する第1、第2、及び第3データラインDL1、DL2、DL3を含み、前記第2データライングループDL−2Gは連続する第4、第5、及び第6データラインDL4、DL5、DL6を含む。
前記サブ画素(SPX:図1参照)は前記ゲートラインGL1〜GLn及び前記データラインDL−1G、DL−2Gの連結関係によって2以上のグループに区分される。少なくとも前記サブ画素SPXは第1サブ画素SPX1と第2サブ画素SPX2とに区分され得る。
前記第1サブ画素SPX1は前記ゲートラインGL1〜GLnの中でいずれか1つのゲートラインGL3に連結され、前記第1データライングループDL−1Gに含まれたデータラインDL1、DL2、DL3に各々連結される。図3に示したように、前記複数個の第1サブ画素SPX1の集合は第1画素PX1に定義され得る。前記第1画素PX1に含まれた前記第1サブ画素SPX1の個数は前記第1データライングループDL−1Gに含まれたデータラインの個数と同一である。
前記第2サブ画素SPX2は前記ゲートラインGL3に連結され、前記第2データライングループDL−2Gに含まれたデータラインDL4、DL5、DL6に各々連結される。図3に示したように、前記第2サブ画素SPX2の集合は第2画素PX2に定義され得る。
前記サブ画素(SPX:図1参照)の一部は第3サブ画素SPX3及び第4サブ画素SPX4に区分され得る。前記ゲートラインGL3〜GL6及び前記データラインDLmに対する前記第3サブ画素SPX3及び前記第4サブ画素SPX4の連結関係は前記第1サブ画素SPX1及び前記第2サブ画素SPX2のそれ(前記ゲートライン及びデータラインの連結関係)と異なる。
前記第3サブ画素SPX3は前記ゲートラインGL1〜GLnの中で他の1つのゲートラインGL4に連結される。前記ゲートラインGL4は前記第1サブ画素SPX1及び前記第2サブ画素SPX2が連結されたゲートラインGL3と連続して配置される。
前記第3サブ画素SPX3は前記第1データライングループDL−1Gのデータラインの中で第2番目データライン乃至i番目データライン及び前記第2データライングループDL−2Gの第1番目データラインに各々連結される。
図3に示したように、3つの前記第3サブ画素SPX3は前記第1データライングループDL−1Gの第2番目データラインDL2、第3番目データラインDL3、及び前記第2データライングループDL−2Gの第1番目データラインDL4に各々連結される。前記複数個の第3サブ画素SPX3の集合は第3画素PX3として定義され得る。
前記第4サブ画素SPX4はやはり前記ゲートラインGL4に連結される。前記第4サブ画素SPX4は前記第2データライングループDL−2Gのデータラインの中で第2番目データライン乃至i番目データライン及び前記第1データライングループDL−1Gの第1番目データラインに各々連結される。
図3に示したように、3つの前記第4サブ画素SPX4は前記第2データライングループDL−2Gの第2番目データラインDL5、第3番目データラインDL6、及び次に隣接して配置された前記第1データライングループDL−1Gの第1番目データラインDL1に各々連結される。前記複数個の第4サブ画素SPX4の集合は第4画素PX4として定義され得る。
一方、前記第1画素PX1に含まれた3つの第1サブ画素SPX1はレッドR、グリーンG、ブルーBの中で互に異なる1つを各々表示する。前記第1画素PX1に含まれた3つの第1サブ画素SPX1は表示されるカラーに対応するレッドR、グリーンG、ブルーBカラーフィルター(CF:図2C参照)を各々含む。前記第2乃至第4画素PX2、PX3、PX4各々の3つのサブ画素はやはりレッドR、グリーンG、ブルーBを各々表示する。
前記第1選択部400は前記複数個のデータラインDLmの中で奇数番目データラインに連結され、前記第2選択部500は前記複数個のデータラインDLmの中で偶数番目データラインに連結される。
図3に示したように、前記第1選択部400は前記第1データライングループDL−1Gの第1番目データラインDL1及び第3番目データラインDL3に連結され、前記第2データライングループDL−2Gの第2番目データラインDL5に連結される。前記第1選択部400は第1選択部制御信号CS4に応答して前記第1データ信号DVoddを奇数番目データラインDL1、DL3、DL5へ選択的に提供する。
前記第1選択部400は複数個の第1スイッチング素子400−SW1、400−SW2、400−SW3を含む。前記第1スイッチング素子400−SW1、400−SW2、400−SW3の個数は前記第1選択部400に連結されたデータラインの個数と同一である。
前記第1スイッチング素子400−SW1、400−SW2、400−SW3の入力端子は前記第1データ信号DVoddが印加される第1入力ノードND1に連結される。前記第1スイッチング素子400−SW1、400−SW2、400−SW3の出力端子は前記奇数番目データラインDL1、DL3、DL5の中で互いに異なるデータラインに各々連結される。
前記第1スイッチング素子400−SW1、400−SW2、400−SW3の制御端子は前記第1選択部制御信号(CS4:図1参照)を各々受信する。前記第1選択部制御信号CS4は一対の非反転/反転されたスイッチング信号CS4−1/CS4−1B、CS4−2/CS4−2B、CS4−3/CS4−3Bを含む。前記第1スイッチング素子400−SW1、400−SW2、400−SW3は受信した前記スイッチング信号CS4−1/CS4−1B、CS4−2/CS4−2B、CS4−3/CS4−3Bに応答してターンオンされる。
図3に示したように、前記第1スイッチング素子400−SW1、400−SW2、400−SW3各々は2つの制御端子を含む伝送ゲートであり得る。前記2つの制御端子を含む前記第1スイッチング素子400−SW1、400−SW2、400−SW3はNチャンネルトランジスターとPチャンネルトランジスターとが並列に連結されたCMOSトランジスターであり得る。前記Nチャンネルトランジスターと前記Pチャンネルトランジスターとの各々は制御端子を具備する。
前記Nチャンネルトランジスターの制御端子に印加されるスイッチング信号CS4−1、CS4−2、CS4−3と前記Pチャンネルトランジスターの制御端子に印加されるスイッチング信号CS4−1B、CS4−2B、CS4−3Bとは互いに反転された信号である。前記Nチャンネルトランジスターと前記Pチャンネルトランジスターとが並列に連結された前記第1スイッチング素子400−SW1、400−SW2、400−SW3は信号伝達の時、閾値電圧(threshold voltage)降下がないので、応答速度が速い。
図3に示したように、前記第2選択部500は前記第2選択部制御信号CS5に応答して前記第2データ信号DVevenを偶数番目データラインDL2、DL4、DL6へ選択的に提供する。前記第2選択部500は複数個の第2スイッチング素子500−SW1、500−SW2、500−SW3を含む。
前記第2スイッチング素子500−SW1、500−SW2、500−SW3は前記第1スイッチング素子400−SW1、400−SW2、400−SW3と同一な構成を有することができる。
前記第2スイッチング素子500−SW1、500−SW2、500−SW3の入力端子は前記第2データ信号DVevenが印加される第2入力ノードND2に連結される。前記第2スイッチング素子500−SW1、500−SW2、500−SW3の出力端子は前記偶数番目データラインDL2、DL4、DL6の中で互いに異なるデータラインに各々連結される。
前記第2選択部制御信号CS5は一対の非反転/反転されたスイッチング信号CS5−1/CS5−1B、CS5−2/CS5−2B、CS5−3/CS5−3Bを含む。
一方、図4に示したように、前記第1スイッチング素子400−SW1、400−SW2、400−SW3及び前記第2スイッチング素子500−SW1、500−SW2、500−SW3各々は1つの制御端子を含む薄膜トランジスターであり得る。前記第1スイッチング素子400−SW1、400−SW2、400−SW3は対応するゲート電極のそれぞれへ印加されるスイッチング信号CS4−1、CS4−2、CS4−3にしたがってターンオンされ、前記第2スイッチング素子500−SW1、500−SW2、500−SW3は対応するゲート電極のそれぞれへ印加されるスイッチング信号CS5−1、CS5−2、CS5−3にしたがってターンオンされる。
図5は図1に図示された表示装置のタイミング図である。以下、図5を参照して本発明の一実施形態による表示装置の駆動方法を詳細に検討する。図5で前記第1選択部制御信号CS4及び前記第2選択部制御信号CS5各々の前記反転されたスイッチング信号は省略された。前記第1選択部制御信号CS4及び前記第2選択部制御信号CS5の各々の前記反転されたスイッチング信号は前記非反転のスイッチング信号と同一な区間で活性化される。
前記表示装置は複数個のフレーム区間Ftn、Ftn+1の間にイメージを表示する。現在フレーム区間Ftnで表示するイメージと前記現在フレーム区間Ftnに連続した次のフレーム区間Ftn+1で表示するイメージとは互に異なり得る。
前記ゲート駆動部200はフレーム区間Ftn、Ftn+1の間に前記複数個のゲートライン(GL1〜GLn:図1参照)へゲート信号GV1〜GVnを各々提供する。図5に図示された前記ゲート信号GV1〜GVnは前記ゲートラインGL1〜GLnに一対一対応する。前記ゲート信号GV1〜GVnの各々は前記フレーム区間Ftn、Ftn+1の中で少なくとも一部の区間の間に活性化される。
前記フレーム区間Ftn、Ftn+1の中で各々の前記ゲート信号GV1〜GVnが活性化される区間はゲートオン区間Gonとして定義され、残り区間はゲートオフ区間Goffとして定義される。前記ゲート信号GV1〜GVnのゲートオン区間Gonは前記ゲートラインGL1〜GLnにしたがって互いに異なる。
前記データドライバー(300:図1参照)は前記ゲートラインGL1〜GLnの前記ゲートオン区間Gonの各々に対して前記第1データ信号DVoddと前記第2データ信号DVevenを前記第1選択部400及び前記第2選択部500へ各々提供する。
一方、前記第1データ信号DVodd及び前記第2データ信号DVevenの極性は液晶層の劣化を防止するために前記フレーム区間Ftn、Ftn+1ごとに反転され得る。図5に示したように、前記現在フレーム区間Ftnの間に前記第1データ信号DVodd及び前記第2データ信号DVevenは正極性(+)と負極性(−)とを各々有することができ、前記次のフレーム区間Ftn+1の間では前記第1データ信号DVodd及び前記第2データ信号DVevenは負極性(−)と正極性(+)とを各々有することができる。
前記第1選択部400の前記第1スイッチング素子400−SW1、400−SW2、400−SW3は前記信号制御部100から受信したスイッチング信号CS4−1、CS4−2、CS4−3の活性化区間に対応するようにターンオンされる。前記スイッチング信号CS4−1、CS4−2、CS4−3の活性化区間が異なるので、前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオンされる区間は互に異なる。
図5に示したように、前記ゲート信号GV1〜GVn各々の活性化区間の間に、前記第1スイッチング素子400−SW1、400−SW2、400−SW3が順次的にターンオンされる。前記第1選択部400は受信した前記第1データ信号DVoddをターンオンされた前記第1スイッチング素子400−SW1、400−SW2、400−SW3を通じて対応するデータラインへ出力する。
前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオンされる順序にしたがって前記奇数番目データライン(DL1、DL3、DL5:図3参照)へ前記第1データ信号DVoddが提供される。
前記第2選択部500もやはり前記第1選択部400と同一な方式で前記偶数番目データライン(DL2、DL4、DL6:図3参照)へ前記第2データ信号DVevenを各々提供する。
図5に示したように、前記第2スイッチング素子500−SW1、500−SW2、500−SW3のターンオンされる順序は前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオンされる順序と異なり得る。
図3及び図5に示したように、現在フレーム区間Ftnにおいて正極性(+)の第1データ信号DVoddが前記奇数番目データライン(DL1、DL3、DL5)へ印加され、負極性(−)の第2データ信号DVevenが前記偶数番目データラインDL2、DL4、DL6へ印加されると、前記第1乃至第4サブ画素SPX1、SPX2、SPX3、SPX4へ印加された前記データ信号の極性はドット反転される。即ち、隣接するサブ画素SPX1、SPX2、SPX3、SPX4へ印加されたデータ信号の極性は互いに異なる。
前記隣接するサブ画素SPX1、SPX2、SPX3、SPX4が受信したデータ信号の極性が互いに異なるので、フリッカ現象は減少し表示品質は向上される。また、前記データライン毎に反転されたデータ電圧を提供するカラム反転駆動を用いてドット反転されたイメージを表示するので、表示装置の消費電力が減少する。
図6は本発明の他の実施形態による表示装置のタイミング図である。以下、図6を参照して本発明の他の実施形態による表示装置の駆動方法を説明する。
前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオン順序と前記第2スイッチング素子500−SW1、500−SW2、500−SW3のターンオン順序は前記ゲート信号GV1〜GVn各々に対して変更できる。
前記ゲートライン(GL1〜GLn:図1参照)は奇数番目ゲートラインGL1〜GLn−1と偶数番目ゲートラインGL2〜GLnとに分類され得る。前記奇数番目ゲートラインGL1〜GLn−1の各々に奇数番目ゲート信号GV1〜GVn−1が印加される時、前記第1スイッチング素子400−SW1、400−SW2、400−SW3は順次的にターンオンされ得る。つまり、図6において、スイッチング信号CS4−1、CS4−2、CS4−3は順次的にターンオンされている。
反面、前記偶数番目ゲートラインGL2〜GLn各々に偶数番目ゲート信号GV2〜GVnが印加される時は前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオン順序が変更される。図6に示したように第1スイッチング素子400−SW1、400−SW2、400−SW3は第2番目400−SW2、第1番目400−SW1、第3番目400−SW3の順序にターンオンされ得る。つまり、図6において、スイッチング信号CS5−2、CS5−1、CS5−3は順次的にターンオンされている。
ここで、前記奇数番目ゲートラインGL1〜GLn−1各々に奇数番目ゲート信号GV1〜GVn−1が印加される時の前記第2スイッチング素子500−SW1、500−SW2、500−SW3のターンオン順序は、前記偶数番目ゲートラインGL2〜GLn各々に前記偶数番目ゲート信号GV2〜GVnが印加される時の前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオン順序の順序と同一であり得る。例えば、図6において、奇数番目ゲート信号GV1のゲートオン区間においてスイッチング信号CS4−1、CS4−2、CS4−3は順次的にターンオンされ、偶数番目ゲート信号GV2のゲートオン区間においてスイッチング信号CS5−1、CS5−2、CS5−3は順次的にターンオンされており、ターンオン順序が同一である。
また、前記偶数番目ゲートラインGL2〜GLn各々に偶数番目ゲート信号GV2〜GVnが印加される時の前記第2スイッチング素子500−SW1、500−SW2、500−SW3のターンオン順序は、前記奇数番目ゲートラインGL1〜GLn−1各々に前記奇数番目ゲート信号GV1〜GVn−1が印加される時の前記第1スイッチング素子400−SW1、400−SW2、400−SW3のターンオン順序の順序と同一であり得る。例えば、図6において、偶数番目ゲート信号GV2のゲートオン区間においてスイッチング信号CS5−2、CS5−1、CS5−3の順次にターンオンされており、奇数番目ゲート信号GV1のゲートオン区間においてスイッチング信号CS4−2、CS4−1、CS4−3の順にターンオンされターンオン順序が同一である。
前記ゲート信号GV1〜GVnにしたがって前記第1スイッチング素子400−SW1、400−SW2、400−SW3及び前記第2スイッチング素子500−SW1、500−SW2、500−SW3のターンオン順序が変更されることによって前記第1乃至第4画素PX1、PX2、PX3、PX4に含まれたサブ画素のターンオン順序がゲートライン単位で変更できる。
図7は本発明の他の実施形態による表示装置のブロック図であり、図8は図7に図示された表示装置の一部を拡大して示した平面図である。以下、図7及び図8を参照して本実施形態による表示装置を説明する。但し、図1乃至図6を参照して説明した表示装置と同一な構成は同一な符号を参照し、詳細な説明は省略する。
前記第1乃至第4画素PX1、PX2、PX3、PX4は各々4つのサブ画素を含む。前記第1乃至第4画素PX1、PX2、PX3、PX4のサブ画素の構成は同一であり、前記第1画素PX1を基準に説明する。
前記第1画素PX1に含まれた4つの第1サブ画素SPX1は互いに異なるカラーを表示する。前記4つの第1サブ画素SPX1の中で3つの第1サブ画素SPX1はレッドR、グリーンG、ブルーBの中でいずれか1つを各々表示する。残り1つの第1サブ画素SPX1はホワイトWを表示する。それにしたがって前記表示装置の輝度は向上される。
前記4つの第1サブ画素SPX1は表示されるカラーに対応するカラーフィルター(CF:図2C参照)を含む。前記ホワイトWを表示する第1サブ画素SPX1は透明なカラーフィルターを含む。
交互に配置された前記第1データライングループDL−1Gと前記第2データライングループDL−2Gとの各々は4つの連続するデータラインを含む。即ち、前記第1データライングループDL−1Gは連続する第1、第2、第3、第4データラインDL1、DL2、DL3、DL4を含み、前記第2データライングループDL−2Gは連続する第5、第6、第7、及び第8データラインDL5、DL6、DL7、DL8を含む。
前記4つの第1サブ画素SPX1は前記第1データライングループDL−1Gに含まれたデータラインDL1、DL2、DL3、DL4に各々連結され、前記4つの第2サブ画素SPX2は前記第2データライングループDL−2Gに含まれたデータラインDL5、DL6、DL7、DL8に各々連結される。
前記4つの第3サブ画素SPX3は前記第1データライングループDL−1Gのデータラインの中で第2番目データライン乃至4番目データラインDL2、DL3、DL4及び前記第2データライングループDL−2Gの第1番目データラインDL5に各々連結される。
前記4つの第4サブ画素SPX4は前記第2データライングループDL−2Gの第2番目データライン乃至4番目データラインDL6、DL7、DL8及び前記第2データライングループDL−2Gの前記4番目データラインDL8に隣接する第1データライングループDL−1Gの第1番目データラインDL1に各々連結される。
前記第1選択部400は4つの第1スイッチング素子400−SW1、400−SW2、400−SW3、400−SW4を含み、前記第2選択部500は4つの第2スイッチング素子500−SW1、500−SW2、500−SW3、500−SW4を含む。
前記4つの第1スイッチング素子400−SW1、400−SW2、400−SW3、400−SW4の出力端子は奇数番目データラインDL1、DL3、DL5、DL7に各々連結され、前記4つの第2スイッチング素子500−SW1、500−SW2、500−SW3、500−SW4の出力端子は偶数番目データラインDL2、DL4、DL6、DL8に各々連結される。
本実施形態による表示装置は表示品質が向上され消費電力が減少するのみでなく、前記第1選択部400及び第2選択部500の個数が減少して回路構成が単純である。
以上実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させ得ることはを理解できる。また本発明に開示された実施形態は本発明の技術思想を限定するためのことではなく、下記の特許請求の範囲及びそれと同等な範囲内にある全て技術思想は本発明の権利範囲に含まれることで解釈されなければならない。
DP・・・表示パネル
100・・・信号制御部
200・・・ゲート駆動部
300・・・データ駆動部
400・・・第1選択部
500・・・第2選択部

Claims (15)

  1. 第1データライングループ及び前記第1データライングループと交互に配置された第2データライングループに区分され、前記第1データライングループと前記第2データライングループは各々連続して配置されたi(iは2より大きい自然数)個のデータラインを含む複数個のデータラインと、
    前記複数個のデータラインと交差し、交互に配置された第1及び第2ゲートラインと、
    前記第1ゲートラインに連結され、前記第1データライングループの前記i個のデータラインに各々連結されたi個の第1サブ画素を含む第1画素と、
    前記第2ゲートラインに連結され、前記第1データライングループの第2番目データライン乃至i番目データライン及び前記第2データライングループの第1番目データラインに各々連結されたi個の第2サブ画素を含む第2画素と、
    前記第1ゲートラインに連結され、前記第2データライングループの前記i個のデータラインに各々連結されたi個の第3サブ画素を含む第3画素と、
    前記第2ゲートラインに連結され、前記第2データライングループの第2番目データライン乃至i番目データライン、及び前記第2データライングループの前記i番目データラインに隣接して配置された他の1つの前記第1データライングループの第1番目データラインに各々連結されたi個の第4サブ画素を含む第4画素と、
    第1データ信号及び第1制御信号を受信し、前記第1制御信号にしたがって前記第1データ信号を前記複数個のデータラインの中で奇数番目データラインに選択的に提供し、複数個の第1スイッチング素子を含む第1選択部と、
    前記第1データ信号と極性が異なる第2データ信号及び第2制御信号を受信し、前記第2制御信号にしたがって前記第2データ信号を前記複数個のデータラインの中で偶数番目データラインに選択的に提供し、複数個の第2スイッチング素子を含む第2選択部と、を含み、
    前記第1ゲートラインに印加されたゲート信号のゲートオン区間に対応して前記第1データ信号を出力する前記第1スイッチング素子のターンオン順序は前記第2ゲートラインに印加されたゲート信号のゲートオン区間に対応して前記第2データ信号を出力する前記第スイッチング素子のターンオン順序と互に異なることを特徴とする表示装置。
  2. 前記第1スイッチング素子と前記第2スイッチング素子は、NチャンネルトランジスターとPチャンネルトランジスターとが並列に連結されたCMOSトランジスターであることを特徴とする請求項1に記載の表示装置。
  3. 前記第1スイッチング素子各々は、前記第1データ信号が印加される第1入力ノードに連結された入力端子、前記データラインの中で対応するデータラインに連結された出力端子、及び前記第1制御信号を受信する制御端子を含むことを特徴とする請求項1に記載の表示装置。
  4. 前記第1制御信号は活性化区間が互に異なる複数個のスイッチング信号を含み、
    前記第1スイッチング素子は前記複数個のスイッチング信号を各々受信し、
    前記第1スイッチング素子は前記活性化区間に対応するように各々ターンオンされることを特徴とする請求項3に記載の表示装置。
  5. 前記第1スイッチング素子はターンオンされた順序にしたがって前記奇数番目データラインへ前記第1データ信号を順次的に提供することを特徴とする請求項4に記載の表示装置。
  6. 前記第2スイッチング素子の各々は、前記第2データ信号が印加される第2入力ノードに連結された入力端子、前記データラインの中で対応するデータラインに連結された出力端子、及び前記第2制御信号を受信する制御端子を含むことを特徴とする請求項3に記載の表示装置。
  7. 前記複数個のゲートラインにゲート信号を順次的に提供するゲート駆動部と、
    前記第1選択部に前記第1データ信号を提供し、前記第2選択部に前記第2データ信号を提供するデータ駆動部と、をさらに含むことを特徴とする請求項6に記載の表示装置。
  8. 前記データ駆動部は第1フレーム区間の間に前記第1選択部に第1極性の前記第1データ信号を提供し、前記第2選択部に第2極性の前記第2データ信号を提供し、前記第1フレーム区間に連続する第2フレーム区間の間に前記第1選択部に前記第2極性の前記第1データ信号を提供し、前記第2選択部に前記第1極性の前記第2データ信号を提供することを特徴とする請求項7に記載の表示装置。
  9. 前記iは3であり、
    前記第1及び第2サブ画素各々の前記3つのサブ画素はレッド、グリーン、及びブルーの中でいずれか1つを各々表示することを特徴とする請求項に記載の表示装置。
  10. 前記iは4であり、
    前記第1及び第2サブ画素各々の前記4つのサブ画素はレッド、グリーン、ブルー、及びホワイトの中でいずれか1つを各々表示することを特徴とする請求項に記載の表示装置。
  11. 前記各サブ画素は表示されるカラーに対応するカラーフィルターを含ことを特徴とする請求項9または10に記載の表示装置。
  12. 前記第1及び第2ゲートラインにゲート信号を順次的に提供するゲート駆動部と、
    前記第1選択部へ前記第1データ信号を提供し、前記第2選択部へ前記第2データ信号を提供するデータ駆動部と、
    前記第1選択部と前記第2選択部とへ前記第1制御信号と前記第2制御信号とを各々提供する信号制御部をさらに含むことを特徴とする請求項に記載の表示装置。
  13. 前記信号制御部は前記第1ゲートラインへ印加されたゲート信号のゲートオン区間と前記第2ゲートラインへ印加されたゲート信号のゲートオン区間ごとに前記第1制御信号を出力することを特徴とする請求項12に記載の表示装置。
  14. 前記第1選択部の各々はi個の第1スイッチング素子を各々含み、
    前記i個の第1スイッチング素子の入力端子は前記第1データ信号が印加される第1入力ノードに連結され、出力端子は前記奇数番目データラインの中で対応するデータラインに連結され、制御端子は前記第1制御信号を各々受信することを特徴とする請求項13に記載の表示装置。
  15. 前記第1制御信号は活性化区間が互に異なる複数個のスイッチング信号を含み、
    前記第1スイッチング素子は前記複数個のスイッチング信号を各々受信し、
    前記第1スイッチング素子は前記活性化区間に対応するようにターンオンされることを特徴とする請求項14に記載の表示装置。
JP2012270319A 2012-02-28 2012-12-11 表示装置 Active JP6301055B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0020541 2012-02-28
KR1020120020541A KR101982716B1 (ko) 2012-02-28 2012-02-28 표시장치

Publications (2)

Publication Number Publication Date
JP2013178480A JP2013178480A (ja) 2013-09-09
JP6301055B2 true JP6301055B2 (ja) 2018-03-28

Family

ID=49002263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270319A Active JP6301055B2 (ja) 2012-02-28 2012-12-11 表示装置

Country Status (3)

Country Link
US (1) US9466255B2 (ja)
JP (1) JP6301055B2 (ja)
KR (1) KR101982716B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
US9697781B2 (en) * 2012-12-10 2017-07-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device with a plurality of synchronized timing controllers and display driving method thereof
KR102113621B1 (ko) * 2013-12-23 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치
KR102233626B1 (ko) * 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102169032B1 (ko) * 2014-10-10 2020-10-23 엘지디스플레이 주식회사 표시장치
KR102315192B1 (ko) * 2014-12-16 2021-10-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102275693B1 (ko) * 2014-12-22 2021-07-09 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR102290614B1 (ko) * 2014-12-31 2021-08-19 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR102339159B1 (ko) * 2015-02-03 2021-12-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102343719B1 (ko) 2015-02-25 2021-12-28 삼성디스플레이 주식회사 표시 장치
KR102353736B1 (ko) * 2015-07-30 2022-01-20 엘지디스플레이 주식회사 액정표시장치
CN107357099B (zh) * 2016-05-10 2021-05-07 群创光电股份有限公司 面板装置及其驱动方法
CN106057164A (zh) * 2016-08-10 2016-10-26 武汉华星光电技术有限公司 Rgbw四基色面板驱动架构
KR20180061506A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN106710502A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 一种显示面板及用于驱动显示面板的多路复用驱动电路
US10608017B2 (en) * 2017-01-31 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2018189778A (ja) * 2017-05-01 2018-11-29 株式会社ジャパンディスプレイ 表示装置
TWI632535B (zh) * 2017-07-05 2018-08-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN108375855B (zh) * 2018-02-28 2021-03-12 厦门天马微电子有限公司 显示面板和显示装置
CN108594554B (zh) * 2018-05-09 2020-11-17 京东方科技集团股份有限公司 一种阵列基板,其驱动方法及显示装置
US10741617B2 (en) * 2018-10-09 2020-08-11 HKC Corporation Limited Pixel structure, array substrate and display device
TWI693586B (zh) * 2019-02-14 2020-05-11 友達光電股份有限公司 多工器驅動方法以及顯示裝置
CN111240061B (zh) * 2020-03-18 2021-09-14 合肥鑫晟光电科技有限公司 阵列基板及其驱动方法、显示装置
TWI724840B (zh) * 2020-03-26 2021-04-11 友達光電股份有限公司 顯示面板
CN114067756B (zh) * 2020-07-30 2024-04-16 乐金显示有限公司 显示装置
CN112017543B (zh) * 2020-08-28 2022-11-15 昆山国显光电有限公司 显示面板及其短路测试方法和显示装置
CN114519965B (zh) * 2020-11-20 2024-09-10 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板及显示装置
CN115315742A (zh) * 2021-03-04 2022-11-08 京东方科技集团股份有限公司 发光基板、显示装置和驱动发光基板的方法
CN114530129B (zh) * 2021-10-29 2023-06-30 滁州惠科光电科技有限公司 显示面板的驱动方法、显示面板的驱动装置及显示设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822911B2 (ja) * 1995-03-23 1998-11-11 日本電気株式会社 駆動回路
JP4079473B2 (ja) 1996-12-19 2008-04-23 ティーピーオー ホンコン ホールディング リミテッド 液晶表示装置
KR100367010B1 (ko) 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP3819760B2 (ja) * 2001-11-08 2006-09-13 株式会社日立製作所 画像表示装置
GB2383462B (en) * 2001-12-19 2004-08-04 Lg Philips Lcd Co Ltd Liquid crystal display
KR100859467B1 (ko) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100853771B1 (ko) 2002-04-20 2008-08-25 엘지디스플레이 주식회사 액정표시장치
KR20040055337A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동장치
US20090128463A1 (en) * 2007-11-16 2009-05-21 Naoya Sugimoto Spatial light modulator implemented with a mirror array device
KR20050112953A (ko) * 2004-05-28 2005-12-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 방법
TWI267808B (en) * 2005-10-12 2006-12-01 Au Optronics Corp Liquid crystal display and driving method therefor
JP4498337B2 (ja) 2006-10-17 2010-07-07 東芝モバイルディスプレイ株式会社 液晶表示装置
KR20080079948A (ko) 2007-02-28 2008-09-02 엘지디스플레이 주식회사 수직 2 도트 z-인버젼 방식의 액정표시장치
KR101430149B1 (ko) * 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5069946B2 (ja) * 2007-05-16 2012-11-07 株式会社ジャパンディスプレイイースト 液晶表示装置
US8115714B2 (en) * 2007-06-06 2012-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
KR100893392B1 (ko) 2007-10-18 2009-04-17 (주)엠씨테크놀로지 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
JP2009181100A (ja) * 2008-02-01 2009-08-13 Hitachi Displays Ltd 液晶表示装置
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
KR101420443B1 (ko) 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치
TWI401662B (zh) * 2008-12-30 2013-07-11 Novatek Microelectronics Corp 顯示系統、源極驅動裝置及其畫面插黑方法
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101675839B1 (ko) 2009-12-14 2016-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101667048B1 (ko) 2009-12-22 2016-10-18 엘지디스플레이 주식회사 액정표시장치
KR101792673B1 (ko) 2011-02-01 2017-11-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101859677B1 (ko) * 2011-07-27 2018-05-21 삼성디스플레이 주식회사 표시장치
KR101924417B1 (ko) * 2011-11-24 2019-02-21 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Also Published As

Publication number Publication date
KR20130098762A (ko) 2013-09-05
JP2013178480A (ja) 2013-09-09
US9466255B2 (en) 2016-10-11
US20130222216A1 (en) 2013-08-29
KR101982716B1 (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
JP6301055B2 (ja) 表示装置
KR101127593B1 (ko) 액정 표시 장치
TWI637378B (zh) 液晶顯示器
JP5951251B2 (ja) 表示装置
US20150213772A1 (en) Display panel and driving method thereof
US20180204531A1 (en) Driving method of display panel, display panel and display device
KR102233626B1 (ko) 표시 장치
KR101385225B1 (ko) 액정표시장치 및 그 구동방법
KR101994452B1 (ko) 액정표시패널
KR102237125B1 (ko) 표시 장치 및 이의 구동 방법
KR101906182B1 (ko) 표시장치
US20180182319A1 (en) Liquid crystal display and array substrate thereof
JP2008268867A (ja) 液晶表示装置及びその駆動方法
KR102091434B1 (ko) 표시 장치
US20160155395A1 (en) Display apparatus and method of driving the same
JP2014153541A (ja) 画像表示装置及びその駆動方法
JP2006338027A (ja) 共有回路を利用する平板表示装置のゲートライン駆動装置及び方法
KR20160066654A (ko) 표시 장치
JP2019519815A (ja) Rgbw4原色パネル用のドライバアーキテクチャ
KR102169032B1 (ko) 표시장치
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR102353736B1 (ko) 액정표시장치
JP2015099200A (ja) 表示装置
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20150086026A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180228

R150 Certificate of patent or registration of utility model

Ref document number: 6301055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250