KR102315192B1

KR102315192B1 - 표시 장치 및 이의 구동 방법

Info

Publication number: KR102315192B1
Application number: KR1020140181764A
Authority: KR
Inventors: 백광현; 송현섭; 최형도; 이주석
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-12-16
Filing date: 2014-12-16
Publication date: 2021-10-21
Also published as: KR20160073497A; US9741298B2; US20160171943A1

Abstract

표시 장치는 표시 패널, 타이밍 컨트롤러 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 타이밍 컨트롤러는 상기 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정한다. 상기 데이터 구동부는 상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력한다. 이에 따라, 표시 패널의 표시 품질을 향상시킬 수 있다.

Description

표시 장치 및 이의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}

본 발명은 표시 장치 및 이를 구동하는 방법에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 표시 장치 및 이를 구동하는 방법에 관한 것이다.

표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판을 포함한다. 상기 두 전극에 전압을 인가하여 상기 두 전극 사이에 전계를 생성하고, 이 전계의 세기를 조절하여 원하는 화상을 얻는다.

상기 픽셀 전극에 인가되는 픽셀 전압 및 상기 공통 전극에 인가되는 공통 전압의 차이로 픽셀의 계조가 결정된다. 상기 픽셀 전압이 상기 공통 전압을 기준으로 하나의 극성만을 갖는 경우 상기 공통 전극에 누적되는 잔류 DC 성분에 의해 표시 품질이 감소할 수 있다.

이를 방지하기 위해, 상기 표시 패널의 상기 픽셀들에는 공통 전압을 기준으로 정극성을 갖는 정극성 픽셀 전압 및 부극성을 갖는 부극성 픽셀 전압이 프레임 단위로 교대로 인가될 수 있다. 이와 같은 구동 방식을 프레임 반전 방식이라고 한다. 제1 프레임에서 모든 픽셀들에 상기 정극성 픽셀 전압이 인가되고 제2 프레임에서 모든 픽셀에 상기 부극성 픽셀 전압이 인가될 경우, 동일 계조에 대한 상기 정극성 픽셀 전압 및 상기 부극성 픽셀 전압의 휘도 차에 의해 깜빡거림이 시인될 수 있다.

따라서, 상기 표시 패널의 픽셀들에는 동일한 프레임에서 정극성 픽셀 전압 및 부극성 픽셀 전압이 일정 패턴을 갖도록 교대로 인가될 수 있다. 예를 들어, 제1 픽셀 열 내의 픽셀들은 정극성 픽셀 전압을 갖고, 제2 픽셀 열 내의 픽셀들은 부극성 픽셀 전압을 가질 수 있다. 이와 같은 구동 방식은 컬럼 반전 방식이라고 한다. 또는 열 방향을 따라, 정극성 픽셀 전압과 부극성 픽셀 전압이 교대로 인가되고, 행 방향을 따라, 정극성 픽셀 전압과 부극성 픽셀 전압이 교대로 인가될 수 있다. 이와 같은 구동 방식은 도트 반전 방식이라고 한다.

각 반전 방식에 따라, 표시 패널이 특정 패턴을 표시할 때, 데이터 전압의 극성이 일 방향으로 쏠리는 극성 쏠림 현상이 발생할 수 있다. 상기 극성 쏠림 현상에 의해 공통 전압에 리플(ripple)이 발생할 수 있고, 상기 공통 전압의 레벨이 왜곡될 수 있다.

상기 공통 전압에 리플이 발생하거나 상기 공통 전압의 레벨이 왜곡되는 경우, 일부 픽셀에서는 원하는 휘도를 나타내지 못할 수 있다. 또한, 이러한 픽셀 간의 휘도 편차는 표시 불량을 발생시킬 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 패널의 표시 품질을 향상시키는 표시 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 장치를 구동하는 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 타이밍 컨트롤러 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 타이밍 컨트롤러는 상기 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정한다. 상기 데이터 구동부는 상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력한다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 패널로부터 상기 공통 전압을 피드백 받고, 상기 피드백된 공통 전압을 구형파로 변환하여 상기 타이밍 컨트롤러에 제공하는 공통 전압 변환부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 공통 전압 변환부는 상기 피드백된 공통 전압의 정극성의 리플 성분을 입력 받아 정극성의 구형파를 생성하는 제1 증폭기 및 상기 피드백된 공통 전압의 부극성의 리플 성분을 입력 받아 부극성의 구형파를 생성하는 제2 증폭기를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 공통 전압 변환부는 상기 피드백된 공통 전압이 인가되는 제1 단 및 상기 제1 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 캐패시터, 정극성 전원 전압이 인가되는 제1 단 및 제1 노드에 연결되는 제2 단을 갖는 제1 댐핑 저항, 부극성 전원 전압이 인가되는 제1 단 및 제2 노드에 연결되는 제2 단을 갖는 제2 댐핑 저항 및 상기 제1 노드 및 상기 제2 노드 사이에 연결되는 쇼트 방지 저항을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 공통 전압 변환부는 상기 제1 노드에 연결되는 제1 단 및 상기 제1 증폭기의 제2 입력 단자에 연결되는 제2 단을 갖는 제1 증폭 저항, 상기 제1 증폭기의 상기 제2 입력 단자에 연결되는 제1 단 및 상기 제1 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제2 증폭 저항, 상기 제2 노드에 연결되는 제1 단 및 상기 제2 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 제3 증폭 저항 및 상기 제2 증폭기의 상기 제1 입력 단자에 연결되는 제1 단 및 상기 제2 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제4 증폭 저항을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 컨트롤러는 상기 구형파로 변환된 공통 전압을 기초로 상기 반전 구동 방식을 결정하는 반전 제어부, 상기 반전 구동 방식을 기초로 상기 데이터 구동부를 제어하기 위한 데이터 제어 신호를 상기 데이터 구동부에 출력하는 신호 생성부 및 상기 반전 구동 방식을 기초로 데이터 신호를 재배치하여 상기 데이터 구동부에 출력하는 영상 보정부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 반전 제어부는 상기 공통 전압의 구형파 중 왜곡 기준 이상인 구형파의 개수를 카운트할 수 있다. 상기 반전 제어부는 이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 이상인 경우, 현재 프레임의 상기 표시 패널의 반전 구동 방식을 변경할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인에 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 제2 데이터 라인에 연결되는 비엇갈림 구조를 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 공통 전압의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동될 수 있다. 상기 표시 패널의 상기 제1 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전될 수 있다. 상기 표시 패널의 상기 제2 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인 및 제2 데이터 라인에 교대로 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 상기 제2 데이터 라인 및 제3 데이터 라인에 교대로 연결되며, 제3 서브 픽셀 열의 서브 픽셀들이 상기 제3 데이터 라인 및 제4 데이터 라인에 교대로 연결되는 엇갈림 구조를 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 공통 전압의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동될 수 있다. 상기 표시 패널의 상기 제1 반전 구동 방식에서, 상기 제1 데이터 라인 및 상기 제3 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고 상기 제2 데이터 라인 및 상기 제4 데이터 라인에는 상기 제1 극성과 반대인 제2 극성의 데이터 전압들이 인가될 수 있다. 상기 표시 패널의 상기 제2 반전 구동 방식에서, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에는 상기 제1 극성의 데이터 전압들이 인가되고 상기 제3 데이터 라인 및 상기 제4 데이터 라인에는 상기 제2 극성의 데이터 전압들이 인가될 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정하는 단계 및 상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 표시 장치의 구동 방법은 상기 표시 패널로부터 상기 공통 전압을 피드백 받는 단계 및 상기 피드백된 공통 전압을 구형파로 변환하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 공통 전압 변환부는 상기 피드백된 공통 전압의 정극성의 리플 성분을 입력 받아 정극성의 구형파를 생성하는 제1 증폭기 및 상기 피드백된 공통 전압의 부극성의 리플 성분을 입력 받아 부극성의 구형파를 생성하는 제2 증폭기를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널의 반전 구동 방식을 결정하는 단계는 상기 공통 전압의 구형파 중 왜곡 기준 이상인 구형파의 개수를 카운트하는 단계 및 이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 이상인 경우, 현재 프레임의 상기 표시 패널의 반전 구동 방식을 변경하는 단계를 포함할 수 있다.

이와 같은 표시 장치 및 이의 구동 방법에 따르면, 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정한다. 따라서, 상기 공통 전압에 리플이 발생하거나 상기 공통 전압의 레벨이 왜곡되는 경우, 상기 표시 패널의 반전 구동 방식을 변경하여, 공통 전압의 레벨의 왜곡으로 인한 상기 표시 패널의 표시 불량을 방지할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널에 표시되는 영상 및 픽셀 전압의 극성을 나타내는 개념도이다.
도 3a는 도 2의 제N 서브 픽셀 행에 인가되는 데이터 전압의 크기 및 극성을 나타내는 개념도이다.
도 3b는 도 2의 제N+2 서브 픽셀 행에 인가되는 데이터 전압의 크기 및 극성을 나타내는 개념도이다.
도 4는 도 1의 표시 패널이 도 2의 영상을 표시할 때, 공통 전압의 레벨을 나타내는 파형도이다.
도 5는 도 1의 표시 패널 및 표시 패널 구동부를 나타내는 블록도이다.
도 6은 도 5의 공통 전압 변환부를 나타내는 회로도이다.
도 7은 도 5의 공통 전압 변환부의 입력 전압 및 출력 전압을 나타내는 파형도이다.
도 8은 도 1의 타이밍 컨트롤러를 나타내는 블록도이다.
도 9는 도 1의 표시 장치를 구동하는 방법을 나타내는 흐름도이다.
도 10a는 도 1의 표시 패널의 구조 및 제1 반전 구동 방식을 나타내는 개념도이다.
도 10b는 도 1의 표시 패널의 구조 및 제2 반전 구동 방식을 나타내는 개념도이다.
도 11a는 본 발명의 다른 실시예에 따른 표시 패널의 구조 및 제1 반전 구동 방식을 나타내는 개념도이다.
도 11b는 도 11a의 표시 패널의 구조 및 제2 반전 구동 방식을 나타내는 개념도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치(1000)는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 서브 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 서브 픽셀들은 매트릭스 형태로 배치될 수 있다. 복수의 서브 픽셀들은 하나의 픽셀을 이룰 수 있다. 예를 들어, 적색 서브 픽셀, 청색 서브 픽셀 및 녹색 서브 픽셀은 하나의 픽셀을 이룰 수 있다.

상기 표시 패널(100)의 픽셀 구조에 대해서는 도 2, 도 10a 및 도 10b를 참조하여 자세히 설명한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 표시 패널(100)의 공통 전압의 파형을 기초로 상기 표시 패널(100)의 반전 구동 방식을 결정할 수 있다.

상기 타이밍 컨트롤러(200)에 대해서는 도 8을 참조하여 자세히 설명한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 전원 전압 생성부(600)는 상기 표시 장치(1000)를 구동하기 위해 사용되는 전원 전압들을 생성한다. 예를 들어, 상기 전원 전압 생성부(600)는 상기 공통 전압(VCOM)을 생성하여 상기 표시 패널(100)에 출력한다. 예를 들어, 상기 전원 전압 생성부(600)는 상기 게이트 구동부(300)의 게이트 신호의 하이 레벨을 정의하는 게이트 온 전압(VON)을 생성하여 상기 게이트 구동부(300)에 출력한다. 예를 들어, 상기 전원 전압 생성부(600)는 상기 데이터 구동부(500)의 디지털 레벨 전원 전압(DVDD) 및 아날로그 레벨 전원 전압(AVDD)을 생성하여 상기 데이터 구동부(500)에 출력한다.

도 2는 도 1의 표시 패널(100)에 표시되는 영상 및 픽셀 전압의 극성을 나타내는 개념도이다. 도 3a는 도 2의 제N 서브 픽셀 행(PRN)에 인가되는 데이터 전압의 크기(VDN) 및 극성을 나타내는 개념도이다. 도 3b는 도 2의 제N+2 서브 픽셀 행(PRN+2)에 인가되는 데이터 전압의 크기(VDN+2) 및 극성을 나타내는 개념도이다. 도 4는 도 1의 표시 패널(100)이 도 2의 영상을 표시할 때, 공통 전압(VCOM)의 레벨을 나타내는 파형도이다.

도 2에서, 상기 표시 패널(100)의 상부 4개의 서브 픽셀 행은 청록색 체크 패턴을 표시한다. 상기 표시 패널(100)의 상부 4개 이후의 서브 픽셀 행은 화이트, 블랙의 세로 줄 패턴을 표시한다.

도 3a는 상기 청록색 체크 패턴을 표시하는 서브 픽셀 행 중 제N 서브 픽셀 행(PRN)의 데이터 전압(VDN)을 나타낸다. 상기 제N 서브 픽셀 행(PRN)의 상기 데이터 전압(VDN)은 제1 서브 픽셀로부터 순차적으로 정극성의 저 계조, 부극성의 고 계조, 정극성의 고 계조, 부극성의 저 계조, 정극성의 저 계조, 부극성의 저 계조를 나타낸다.

도 3a에서 보듯이, 상기 제N 서브 픽셀 행(PRN)에서 12개의 서브 픽셀 중 정극성의 고 계조를 나타내는 서브 픽셀은 2개, 부극성의 고 계조를 나타내는 서브 픽셀은 2개이다. 따라서, 상기 제N 서브 픽셀 행(PRN)에서 상기 패턴이 반복되는 경우, 상기 제N 서브 픽셀 행(PRN)에 인가되는 상기 데이터 전압(VDN)의 극성은 균형을 갖는다.

도 3b는 상기 화이트, 블랙 세로 줄 패턴을 표시하는 서브 픽셀 행 중 제N+2 서브 픽셀 행(PRN+2)의 데이터 전압(VDN+2)을 나타낸다. 상기 제N+2 서브 픽셀 행(PRN+2)의 상기 데이터 전압(VDN+2)은 제1 서브 픽셀로부터 순차적으로 부극성의 고 계조, 정극성의 고 계조, 부극성의 고 계조, 정극성의 저 계조, 부극성의 저 계조, 정극성의 저 계조를 나타낸다.

도 3b에서 보듯이, 상기 제N+2 서브 픽셀 행(PRN+2)에서 12개의 서브 픽셀 중 정극성의 고 계조를 나타내는 서브 픽셀은 2개, 부극성의 고 계조를 나타내는 서브 픽셀은 4개이다. 따라서, 상기 제N+2 서브 픽셀 행(PRN)에서 상기 패턴이 반복되는 경우, 상기 제N+2 서브 픽셀 행(PRN+2)에 인가되는 상기 데이터 전압(VDN+2)의 극성은 부극성 쪽으로 쏠리게 된다.

도시하지 않았으나, 이와 유사한 방식으로, 상기 제N+4 서브 픽셀 행(PRN+4)에서 상기 패턴이 반복되는 경우, 상기 제N+4 서브 픽셀 행(PRN+4)에 인가되는 상기 데이터 전압의 극성은 정극성 쪽으로 쏠리게 된다.

도 4는 상기 표시 패널이 제N 서브 픽셀 행(PRN)으로부터 제N+5 서브 픽셀 행(PRN+5)까지 스캐닝 구동할 때, 상기 공통 전압(VCOM)의 레벨을 도시한다.

상기 제N 서브 픽셀 행(PRN)에 상기 데이터 전압(VDN)이 인가될 때, 상기 데이터 전압(VDN)의 극성은 균형을 이루고 있으므로, 상기 공통 전압(VCOM)의 리플이 크게 발생하지 않는다.

반면, 상기 제N+2 서브 픽셀 행(PRN+2)에 상기 데이터 전압(VDN+2)이 인가될 때, 상기 데이터 전압(VDN+2)의 극성은 부극성 쪽으로 쏠리게 되므로, 상기 공통 전압(VCOM)은 커플링 형상에 의해 부극성 쪽으로 큰 리플이 발생한다.

상기 공통 전압(VCOM)에 리플이 발생하여 상기 공통 전압(VCOM)의 레벨이 왜곡되는 경우, 상기 서브 픽셀 행에 배치되는 서브 픽셀들은 원하는 휘도를 나타낼 수 없다.

예를 들어, 상기 제N+2 서브 픽셀 행(PRN+2)의 대부분이 도 2와 같이 상기 화이트, 블랙 세로 줄 패턴을 표시하고, 상기 제N+2 서브 픽셀 행(PRN+2)의 작은 일 부분이 청록색을 표시한다고 할 때, 상기 제N+2 서브 픽셀 행이 표시하는 청록색은 상기 제N 서브 픽셀 행이 표시하는 청록색과 다른 휘도를 나타낸다. 예를 들어, 상기 제N+2 서브 픽셀 행이 표시하는 청록색은 상기 제N 서브 픽셀 행이 표시하는 청록색보다 낮은 휘도를 갖게 된다.

이와 같이, 상기 표시 패널(100)은 상기 공통 전압(VCOM)의 레벨의 왜곡으로 인해 원하는 휘도를 표시하지 못할 수 있다. 이에 따라, 상기 공통 전압(VCOM)의 레벨의 왜곡이 큰 위치의 영상과 공통 전압(VCOM)의 레벨의 왜곡이 작은 위치의 영상의 휘도 차이로 인해 표시 불량이 시인될 수 있다.

도 5는 도 1의 표시 패널 및 표시 패널 구동부를 나타내는 블록도이다. 도 6은 도 5의 공통 전압 변환부를 나타내는 회로도이다. 도 7은 도 5의 공통 전압 변환부의 입력 전압 및 출력 전압을 나타내는 파형도이다.

도 1 및 도 5 내지 도 7을 참조하면, 상기 표시 장치(1000)는 표시 패널(100) 및 표시 패널 구동부를 포함한다.

상기 표시 패널 구동부는 상기 타이밍 컨트롤러(200), 상기 게이트 구동부(300), 상기 감마 기준 전압 생성부(400), 상기 데이터 구동부(500) 및 상기 전원 전압 생성부(600)를 포함한다.

도 5에서는 설명의 편의 상, 상기 게이트 구동부(300) 및 상기 감마 기준 전압 생성부(400)는 도시하지 않는다.

상기 표시 패널 구동부는 상기 표시 패널(100)로부터 상기 공통 전압을 피드백 받고, 상기 피드백된 공통 전압(VCOMF)을 구형파로 변환하여 상기 변환된 출력 공통 전압(VCOMS)을 상기 타이밍 컨트롤러(200)에 제공하는 공통 전압 변환부(800)를 더 포함한다.

상기 표시 패널 구동부는 상기 타이밍 컨트롤러(200), 상기 전원 전압 생성부(600) 및 상기 공통 전압 변환부(800)가 배치되는 인쇄 회로 기판(700)을 더 포함할 수 있다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 데이터 전압을 출력하는 데이터 구동 칩(DIC, 510) 및 상기 표시 패널(100)과 상기 인쇄 회로 기판(700)을 연결하는 연성 회로 기판(520)을 포함한다. 상기 데이터 구동 칩(510)은 상기 연성 회로 기판(520) 상에 배치된다.

상기 공통 전압 변환부(800)는 상기 피드백된 공통 전압(VCOMF)의 정극성의 리플 성분을 입력 받아 정극성의 구형파를 생성하는 제1 증폭기(AMP1) 및 상기 피드백된 공통 전압(VCOMF)의 부극성의 리플 성분을 입력 받아 부극성의 구형파를 생성하는 제2 증폭기(AMP2)를 포함한다.

상기 공통 전압 변환부(800)는 상기 피드백된 공통 전압(VCOMF)이 인가되는 제1 단 및 상기 제1 증폭기(AMP1)의 제1 입력 단자에 연결되는 제2 단을 갖는 캐패시터(C1), 정극성 전원 전압(PAVDD)이 인가되는 제1 단 및 제1 노드(N1)에 연결되는 제2 단을 갖는 제1 댐핑 저항(RD1), 부극성 전원 전압(NAVDD)이 인가되는 제1 단 및 제2 노드(N2)에 연결되는 제2 단을 갖는 제2 댐핑 저항(RD2) 및 상기 제1 노드(N1) 및 상기 제2 노드(N2) 사이에 연결되어 상기 정극성 전원 전압(PAVDD) 및 상기 부극성 전원 전압(NAVDD)의 쇼트를 방지하는 쇼트 방지 저항을 더 포함할 수 있다.

상기 공통 전압 변환부(800)는 상기 제1 노드(N1)에 연결되는 제1 단 및 상기 제1 증폭기(AMP1)의 제2 입력 단자에 연결되는 제2 단을 갖는 제1 증폭 저항(RA1) 및 상기 제1 증폭기(AMP1)의 상기 제2 입력 단자에 연결되는 제1 단 및 상기 제1 증폭기(AMP1)의 출력 단자에 연결되는 제2 단을 갖는 제2 증폭 저항(RA2)을 더 포함할 수 있다.

상기 제1 증폭 저항(RA1) 및 상기 제2 증폭 저항(RA2)을 조절하여, 상기 제1 증폭기(AMP1)의 이득(gain)을 조절할 수 있다. 상기 제1 증폭기(AMP1)의 이득(gain)을 조절하여 상기 출력 공통 전압(VCOMS)의 정극성의 구형파의 진폭을 조절할 수 있다. 상기 출력 공통 전압(VCOMS)의 정극성의 구형파의 진폭은 상기 피드백된 공통 전압(VCOMF)의 리플의 크기에 비례할 수 있다.

상기 공통 전압 변환부(800)는 상기 제2 노드(N2)에 연결되는 제1 단 및 상기 제2 증폭기(AMP2)의 제1 입력 단자에 연결되는 제2 단을 갖는 제3 증폭 저항(RB1) 및 상기 제2 증폭기(AMP2)의 상기 제1 입력 단자에 연결되는 제1 단 및 상기 제2 증폭기(AMP2)의 출력 단자에 연결되는 제2 단을 갖는 제4 증폭 저항(RB2)을 더 포함할 수 있다.

상기 제3 증폭 저항(RB1) 및 상기 제4 증폭 저항(RB2)을 조절하여, 상기 제2 증폭기(AMP2)의 이득(gain)을 조절할 수 있다. 상기 제2 증폭기(AMP2)의 이득(gain)을 조절하여 상기 출력 공통 전압(VCOMS)의 부극성의 구형파의 진폭을 조절할 수 있다. 상기 출력 공통 전압(VCOMS)의 부극성의 구형파의 진폭은 상기 피드백된 공통 전압(VCOMF)의 리플의 크기에 비례할 수 있다.

본 실시예에서, 상기 타이밍 컨트롤러(200) 및 상기 전원 전압 생성부(600)는 각각 하나의 칩으로 형성되고, 상기 공통 전압 변환부(800)는 상기 인쇄 회로 기판(700) 내에서 상기 타이밍 컨트롤러(200) 및 상기 전원 전압 생성부(600)와 별도로 형성될 수 있다.

이와는 달리, 상기 전원 전압 생성부(600) 및 상기 공통 전압 변환부(800)는 하나의 칩으로 형성될 수 있다.

이와는 달리, 상기 타이밍 컨트롤러(200), 상기 전원 전압 생성부(600) 및 상기 공통 전압 변환부(800)는 하나의 통합 칩으로 형성될 수 있다.

도 8은 도 1의 타이밍 컨트롤러(200)를 나타내는 블록도이다.

도 1 및 도 5 내지 도 8을 참조하면, 상기 타이밍 컨트롤러(200)는 반전 제어부(220), 영상 보정부(240) 및 신호 생성부(260)를 포함한다.

상기 반전 제어부(220)는 상기 구형파로 변환된 공통 전압(VCOMS)을 기초로 상기 표시 패널(100)의 반전 구동 방식(IMODE)을 결정한다.

상기 반전 제어부는 상기 공통 전압(VCOMS)의 구형파 중 왜곡 기준 이상인 구형파의 개수를 카운트한다. 왜곡 기준은 상기 공통 전압(VCOMS)의 구형파가 상기 서브 픽셀의 휘도에 영향을 줄 정도인 것을 의미한다.

즉, 상기 공통 전압(VCOMS)의 구형파가 상기 왜곡 기준 이상인 경우에는 상기 서브 픽셀 행의 서브 픽셀들은 원하는 만큼의 충분한 휘도를 나타내지 못할 수 있다. 상기 공통 전압(VCOMS)의 구형파가 상기 왜곡 기준 미만인 경우에는 상기 서브 픽셀 행의 서브 픽셀들은 원하는 휘도를 나타낼 수 있다.

예를 들어, 상기 도 7의 첫 번째 정극성 구형파는 왜곡 기준 이상인 것으로 카운트될 수 있다. 상기 도 7의 첫 번째 부극성 구형파는 왜곡 기준 이상인 것으로 카운트될 수 있다. 상기 도 7의 두 번째 정극성 구형파는 왜곡 기준 미만인 것으로 카운트될 수 있다. 상기 도 7의 두 번째 부극성 구형파는 왜곡 기준 미만인 것으로 카운트될 수 있다.

상기 반전 제어부(220)는 이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 이상인 경우, 현재 프레임의 상기 표시 패널(100)의 반전 구동 방식을 변경할 수 있다. 반면, 상기 반전 제어부는 이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 미만인 경우, 현재 프레임의 상기 표시 패널(100)의 반전 구동 방식을 유지할 수 있다.

반전 구동 방식 변경 기준은 하나의 프레임 내에서 상기 왜곡 기준 이상인 구형파의 개수가 많아서, 서브 픽셀 행에 따른 휘도 차이로 인해 표시 불량을 유발할 수 있는 정도 인 것을 의미한다.

즉, 상기 공통 전압(VCOMS)의 상기 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준 이상인 경우에는 상기 반전 구동 방식에서 상기 표시 패널(100)은 표시 불량을 나타낼 수 있음을 의미한다. 반면, 상기 공통 전압(VCOMS)의 상기 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준 미만인 경우에는 상기 반전 구동 방식에서 상기 표시 패널(100)은 표시 불량을 나타내지 않는다.

상기 반전 제어부(220)는 상기 공통 전압(VCOM)의 파형을 기초로 상기 반전 구동 방식(IMODE)을 변경한다. 상기 표시 패널(100)이 제1 반전 구동 방식에서 표시 불량을 나타내는 경우에 상기 반전 제어부(220)는 상기 표시 패널(100)의 반전 구동 방식으로 제2 반전 구동 방식으로 변경한다. 따라서, 상기 제1 반전 구동 방식에 기인하는 상기 표시 불량은 상기 제2 반전 구동 방식에서 사라지게 된다. 따라서, 표시 패널(100)의 표시 품질이 향상될 수 있다.

본 실시예에서 상기 반전 제어부(220)는 하나의 프레임 내에서 상기 왜곡 기준 이상인 구형파의 개수를 카운트하여 상기 반전 구동 방식 변경 기준과 비교하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 상기 반전 제어부(220)는 복수의 프레임 내에서 상기 왜곡 기준 이상인 구형파의 개수를 카운트하여 복수의 프레임을 기준으로 설정된 반전 구동 방식 변경 기준과 비교할 수 있다.

상기 반전 제어부(220)는 상기 반전 구동 방식(IMODE)을 결정하여 상기 영상 보정부(240) 및 상기 신호 생성부(260)에 출력할 수 있다.

상기 영상 보정부(240)는 상기 입력 영상 데이터(RGB)를 보정하여 데이터 신호(DATA)를 생성한다. 상기 영상 보정부(240)는 상기 반전 구동 방식(IMODE)을 기초로 상기 데이터 신호(DATA)를 재배치하여 상기 데이터 구동부(500)에 출력할 수 있다.

상기 영상 보정부(240)는 색 특성 보상부(미도시), 능동 캐패시턴스 보상부(미도시)를 포함할 수 있다.

상기 색 특성 보상부는 상기 입력 영상 데이터(RGB)를 수신하여 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함)을 수행한다. 상기 색 특성 보상부는 감마 곡선을 이용하여 상기 입력 영상 데이터(RGB)를 보상할 수 있다.

상기 능동 캐패시턴스 보상부는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함)을 수행할 수 있다.

상기 신호 생성부(260)는 상기 입력 제어 신호(CONT)를 기초로 상기 제1 제어 신호(CONT1)를 생성하여, 상기 게이트 구동부(300)에 출력한다. 상기 신호 생성부(260)는 상기 입력 제어 신호(CONT)를 기초로 상기 제2 제어 신호(CONT2)를 생성하여, 상기 데이터 구동부(500)에 출력한다. 상기 신호 생성부(260)는 상기 입력 제어 신호(CONT)를 기초로 상기 제3 제어 신호(CONT3)를 생성하여, 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 신호 생성부(260)는 상기 반전 구동 방식(IMODE)을 기초로 상기 데이터 구동부(500)를 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성할 수 있다.

도 9는 도 1의 표시 장치(1000)를 구동하는 방법을 나타내는 흐름도이다.

도 1, 도 5 내지 도 9를 참조하면, 상기 공통 전압 변환부(800)는 상기 표시 패널(100)로부터 공통 전압을 피드백 받는다(단계 S100).

상기 공통 전압 변환부(800)는 상기 피드백된 공통 전압(VCOMF)을 구형파로 변환하여 상기 출력 공통 전압(VCOMS)을 생성한다(단계 S200).

상기 타이밍 컨트롤러(200)의 상기 반전 제어부(220)는 프레임 내의 상기 왜곡 기준 이상인 구형파의 개수를 카운트한다(단계 S300).

상기 반전 제어부(220)는 상기 왜곡 기준 이상인 구형파의 개수를 상기 반전 구동 방식 변경 기준(THRESHOLD)과 비교한다(단계 S400).

상기 반전 제어부(220)는 상기 왜곡 기준 이상인 구형파의 개수를 상기 반전 구동 방식 변경 기준(THRESHOLD) 이상인 경우에는 상기 반전 구동 방식을 변경한다(단계 S500).

반면, 상기 반전 제어부(220)는 상기 왜곡 기준 이상인 구형파의 개수를 상기 반전 구동 방식 변경 기준(THRESHOLD) 미만인 경우에는 상기 반전 구동 방식을 유지한다(단계 S500).

본 발명의 일 실시예에서, 상기 표시 패널(100)이 제1 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 이상인 경우, 상기 반전 제어부(220)는 상기 표시 패널(100)의 반전 구동 방식을 상기 제1 반전 구동 방식에서 제2 반전 구동 방식으로 변경할 수 있다.

그 이후로 상기 표시 패널(100)이 제2 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 미만인 경우라면, 상기 반전 제어부(220)는 상기 제2 반전 구동 방식을 계속하여 유지할 수 있다.

그 이후로 상기 표시 패널(100)이 제2 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 이상인 경우가 도래하면, 상기 반전 제어부(220)는 상기 표시 패널(100)의 반전 구동 방식을 다시 상기 제2 반전 구동 방식에서 제1 반전 구동 방식으로 변경할 수 있다.

본 발명의 일 실시예에서, 상기 표시 패널(100)이 메인 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 이상인 경우, 상기 반전 제어부(220)는 상기 표시 패널(100)의 반전 구동 방식을 서브 반전 구동 방식으로 변경할 수 있다.

그 이후로 상기 표시 패널(100)이 서브 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 미만인 경우라도, 상기 표시 패널(100)의 표시 영상이 바뀐 것으로 판단되면, 상기 반전 구동 방식을 상기 메인 반전 구동 방식으로 복원할 수 있다.

상기 표시 패널(100)이 메인 반전 구동 방식으로 구동되고 있을 때, 상기 출력 공통 전압(VCOMS)의 왜곡 기준 이상인 구형파의 개수가 상기 반전 구동 방식 변경 기준(THRESHOLD) 이상인 경우가 다시 발생하면, 상기 반전 제어부(220)는 상기 표시 패널(100)의 반전 구동 방식을 서브 반전 구동 방식으로 변경할 수 있다.

도 10a는 도 1의 표시 패널(100)의 구조 및 제1 반전 구동 방식을 나타내는 개념도이다. 도 10b는 도 1의 표시 패널(100)의 구조 및 제2 반전 구동 방식을 나타내는 개념도이다.

도 10a 및 도 10b에서는 설명의 편의 상 4행 6열의 서브 픽셀들만을 도시하였으나, 상기 표시 패널(100)은 더 많은 서브 픽셀들을 포함할 수 있다.

도 1, 도 5 내지 도 10b를 참조하면, 상기 표시 패널(100)은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인(DL1)에 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 제2 데이터 라인(DL2)에 연결되며, 제3 서브 픽셀 열의 서브 픽셀들이 제3 데이터 라인(DL3)에 연결되고, 제4 서브 픽셀 열의 서브 픽셀들이 제4 데이터 라인(DL4)에 연결되는 비엇갈림 구조를 갖는다.

상기 표시 패널(100)은 상기 공통 전압(VCOM)의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동된다.

상기 표시 패널(100)의 상기 제1 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전된다. 이와 같은 반전 구동 방식은 vertical 2 dot inversion이라고 한다.

상기 표시 패널(100)의 상기 제2 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전된다. 이와 같은 반전 구동 방식은 horizontal 2 dot inversion이라고 한다.

도 10a의 표시 패널(100)은 화이트, 블랙 세로 줄 패턴을 나타낸다. 상기 제1 반전 구동 방식에서, 제1 및 제2 서브 픽셀 행 내에 고 계조를 나타내는 픽셀들의 극성은 -, +, - / -, +, -의 형태로 반복된다. 따라서, 상기 제1 및 제2 서브 픽셀 행의 데이터 전압은 부극성으로 쏠리게 된다. 상기 제1 반전 구동 방식에서, 제3 및 제4 서브 픽셀 행 내에 고 계조를 나타내는 픽셀들의 극성은 +, -, + / +, -, +의 형태로 반복된다. 따라서, 상기 제3 및 제4 서브 픽셀 행의 데이터 전압은 정극성으로 쏠리게 된다.

이와 같이, 상기 제1 반전 구동 방식에서 표시 패널(100)이 도 10a와 같이 화이트, 블랙 세로 줄 패턴을 표시하게 되면, 상기 공통 전압(VCOM)의 파형의 왜곡이 일어나고 그로 인해 표시 불량이 발생할 수 있다.

상기 반전 제어부(220)는 상기 표시 패널의 반전 방식을 상기 도 10a의 상기 제1 반전 구동 방식에서 도 10b의 상기 제2 반전 구동 방식으로 변경하게 된다.

도 10b의 표시 패널(100)은 도 10a와 같이 화이트, 블랙 세로 줄 패턴을 나타낸다. 상기 제2 반전 구동 방식에서, 제1 및 제3 서브 픽셀 행 내에 고 계조를 나타내는 픽셀들의 극성은 -, -, + / +, +, -의 형태로 반복된다. 따라서, 상기 제1 및 제3 서브 픽셀 행의 데이터 전압은 균형적인 극성을 갖게 된다. 상기 제2 반전 구동 방식에서, 제2 및 제4 서브 픽셀 행 내에 고 계조를 나타내는 픽셀들의 극성은 +, +, - / -, -, +의 형태로 반복된다. 따라서, 상기 제2 및 제4 서브 픽셀 행의 데이터 전압은 균형적인 극성을 갖게 된다.

이와 같이, 상기 제1 반전 구동 방식을 상기 제2 반전 구동 방식으로 바꾸게 되면, 상기 공통 전압(VCOM)의 리플 발생을 방지하여, 그로 인한 표시 불량을 방지할 수 있다.

본 실시예에 따르면, 표시 패널(100)의 공통 전압(VCOM)의 파형을 기초로 상기 표시 패널(100)의 반전 구동 방식(IMODE)을 정한다. 따라서, 상기 공통 전압(VCOM)에 리플이 발생하거나 상기 공통 전압(VCOM)의 레벨이 왜곡되는 경우, 상기 표시 패널(100)의 반전 구동 방식(IMODE)을 변경하여, 공통 전압(VCOM)의 레벨의 왜곡으로 인한 상기 표시 패널(100)의 표시 불량을 방지할 수 있다. 따라서, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 11a는 본 발명의 다른 실시예에 따른 표시 패널(100A)의 구조 및 제1 반전 구동 방식을 나타내는 개념도이다. 도 11b는 도 11a의 표시 패널(100A)의 구조 및 제2 반전 구동 방식을 나타내는 개념도이다.

도 11a 및 도 11b에서는 설명의 편의 상 4행 6열의 서브 픽셀들만을 도시하였으나, 상기 표시 패널(100A)은 더 많은 서브 픽셀들을 포함할 수 있다.

도 1, 도 5 내지 도9, 도 11a 및 도 11b를 참조하면, 상기 표시 패널(100A)은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 교대로 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 상기 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)에 교대로 연결되며, 제3 서브 픽셀 열의 서브 픽셀들이 상기 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 교대로 연결되는 엇갈림 구조를 갖는다.

상기 표시 패널(100A)은 상기 공통 전압(VCOM)의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동된다.

상기 표시 패널(100A)의 상기 제1 반전 구동 방식에서, 상기 제1 데이터 라인(DL1) 및 상기 제3 데이터 라인(DL3)에는 제1 극성의 데이터 전압들이 인가되고 상기 제2 데이터 라인(DL2) 및 상기 제4 데이터 라인(DL4)에는 상기 제1 극성과 반대인 제2 극성의 데이터 전압들이 인가된다. 이와 같은 반전 구동 방식은 데이터 구동부(500) 측면에서는 컬럼 반전이고, 표시 패널(100A) 측면에서는 도트 반전이다.

상기 표시 패널(100A)의 상기 제2 반전 구동 방식에서, 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)에는 상기 제1 극성의 데이터 전압들이 인가되고 상기 제3 데이터 라인(DL3) 및 상기 제4 데이터 라인(DL4)에는 상기 제2 극성의 데이터 전압들이 인가된다. 이와 같은 반전 구동 방식은 데이터 구동부(500)의 측면에서는 2 컬럼 반전이다.

도 11a의 표시 패널(100A)은 서브 픽셀 단위의 체크 패턴을 나타낸다. 상기 제1 반전 구동 방식에서, 상기 표시 패널(100A) 내의 고 계조를 나타내는 모든 픽셀들의 극성은 이다. 따라서, 상기 모든 서브 픽셀 행의 데이터 전압은 부극성으로 쏠리게 된다.

이와 같이, 상기 제1 반전 구동 방식에서 표시 패널(100A)이 도 11a와 같이 서브 픽셀 단위의 체크 패턴을 표시하게 되면, 상기 공통 전압(VCOM)의 파형의 왜곡이 일어나고 그로 인해 표시 불량이 발생할 수 있다.

상기 반전 제어부(220)는 상기 표시 패널의 반전 방식을 상기 도 11a의 상기 제1 반전 구동 방식에서 도 11b의 상기 제2 반전 구동 방식으로 변경하게 된다.

도 11b의 표시 패널(100)은 도 11a와 같이 서브 픽셀 단위의 체크 패턴을 나타낸다. 상기 제2 반전 구동 방식에서, 모든 서브 픽셀 행 내에 고 계조를 나타내는 픽셀들의 극성은 +, -, +, -의 형태로 반복된다. 따라서, 상기 모든 서브 픽셀 행의 데이터 전압은 균형적인 극성을 갖게 된다.

본 실시예에 따르면, 표시 패널(100A)의 공통 전압(VCOM)의 파형을 기초로 상기 표시 패널(100A)의 반전 구동 방식(IMODE)을 정한다. 따라서, 상기 공통 전압(VCOM)에 리플이 발생하거나 상기 공통 전압(VCOM)의 레벨이 왜곡되는 경우, 상기 표시 패널(100)의 반전 구동 방식(IMODE)을 변경하여, 공통 전압(VCOM)의 레벨의 왜곡으로 인한 상기 표시 패널(100A)의 표시 불량을 방지할 수 있다. 따라서, 표시 패널(100A)의 표시 품질을 향상시킬 수 있다.

이상에서 설명한 본 발명에 따른 표시 장치 및 이의 구동 방법에 따르면, 공통 전압의 파형을 기초로 반전 구동 방식을 변경하여, 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100, 100A: 표시 패널 200: 타이밍 컨트롤러
220: 반전 제어부 240: 영상 보정부
260: 신호 생성부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
510: 데이터 구동 칩 520: 연성 회로 기판
600: 전원 전압 생성부 700: 인쇄 회로 기판
800: 공통 전압 변환부

Claims

영상을 표시하는 표시 패널;
상기 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정하는 타이밍 컨트롤러; 및
상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
상기 표시 패널로부터 상기 공통 전압을 피드백 받고, 상기 피드백된 공통 전압을 변환하여 상기 타이밍 컨트롤러에 제공하는 공통 전압 변환부를 더 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 공통 전압 변환부는 상기 피드백된 공통 전압을 구형파로 변환하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 공통 전압 변환부는 상기 피드백된 공통 전압의 정극성의 리플 성분을 입력 받아 정극성의 구형파를 생성하는 제1 증폭기; 및
상기 피드백된 공통 전압의 부극성의 리플 성분을 입력 받아 부극성의 구형파를 생성하는 제2 증폭기를 포함하는 것을 특징으로 하는 표시 장치.
제3항에 있어서, 상기 공통 전압 변환부는
상기 피드백된 공통 전압이 인가되는 제1 단 및 상기 제1 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 캐패시터;
정극성 전원 전압이 인가되는 제1 단 및 제1 노드에 연결되는 제2 단을 갖는 제1 댐핑 저항;
부극성 전원 전압이 인가되는 제1 단 및 제2 노드에 연결되는 제2 단을 갖는 제2 댐핑 저항; 및
상기 제1 노드 및 상기 제2 노드 사이에 연결되는 쇼트 방지 저항을 더 포함하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 공통 전압 변환부는
상기 제1 노드에 연결되는 제1 단 및 상기 제1 증폭기의 제2 입력 단자에 연결되는 제2 단을 갖는 제1 증폭 저항;
상기 제1 증폭기의 상기 제2 입력 단자에 연결되는 제1 단 및 상기 제1 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제2 증폭 저항;
상기 제2 노드에 연결되는 제1 단 및 상기 제2 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 제3 증폭 저항; 및
상기 제2 증폭기의 상기 제1 입력 단자에 연결되는 제1 단 및 상기 제2 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제4 증폭 저항을 더 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 타이밍 컨트롤러는
상기 구형파로 변환된 공통 전압을 기초로 상기 반전 구동 방식을 결정하는 반전 제어부;
상기 반전 구동 방식을 기초로 상기 데이터 구동부를 제어하기 위한 데이터 제어 신호를 상기 데이터 구동부에 출력하는 신호 생성부; 및
상기 반전 구동 방식을 기초로 데이터 신호를 재배치하여 상기 데이터 구동부에 출력하는 영상 보정부를 포함하는 것을 특징으로 하는 표시 장치.
제6항에 있어서, 상기 반전 제어부는 상기 공통 전압의 구형파 중 왜곡 기준 이상인 구형파의 개수를 카운트하고,
이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 이상인 경우, 현재 프레임의 상기 표시 패널의 반전 구동 방식을 변경하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인에 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 제2 데이터 라인에 연결되는 비엇갈림 구조를 갖는 것을 특징으로 하는 표시 장치.
영상을 표시하는 표시 패널;
상기 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정하는 타이밍 컨트롤러; 및
상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인에 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 제2 데이터 라인에 연결되는 비엇갈림 구조를 가지며,
상기 표시 패널은 상기 공통 전압의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동되며,
상기 표시 패널의 상기 제1 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전되며,
상기 표시 패널의 상기 제2 반전 구동 방식에서, 행 방향을 따라 서브 픽셀들은 두 개의 도트 단위로 극성이 반전되고, 열 방향을 따라 서브 픽셀들은 하나의 도트 단위로 극성이 반전되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인 및 제2 데이터 라인에 교대로 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 상기 제2 데이터 라인 및 제3 데이터 라인에 교대로 연결되며, 제3 서브 픽셀 열의 서브 픽셀들이 상기 제3 데이터 라인 및 제4 데이터 라인에 교대로 연결되는 엇갈림 구조를 갖는 것을 특징으로 하는 표시 장치.
영상을 표시하는 표시 패널;
상기 표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정하는 타이밍 컨트롤러; 및
상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
상기 표시 패널은 제1 서브 픽셀 열의 서브 픽셀들이 제1 데이터 라인 및 제2 데이터 라인에 교대로 연결되고, 제2 서브 픽셀 열의 서브 픽셀들이 상기 제2 데이터 라인 및 제3 데이터 라인에 교대로 연결되며, 제3 서브 픽셀 열의 서브 픽셀들이 상기 제3 데이터 라인 및 제4 데이터 라인에 교대로 연결되는 엇갈림 구조를 가지며,
상기 표시 패널은 상기 공통 전압의 파형에 따라 제1 반전 구동 방식 및 제2 반전 구동 방식 중 어느 하나로 구동되며,
상기 표시 패널의 상기 제1 반전 구동 방식에서, 상기 제1 데이터 라인 및 상기 제3 데이터 라인에는 제1 극성의 데이터 전압들이 인가되고 상기 제2 데이터 라인 및 상기 제4 데이터 라인에는 상기 제1 극성과 반대인 제2 극성의 데이터 전압들이 인가되며,
상기 표시 패널의 상기 제2 반전 구동 방식에서, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에는 상기 제1 극성의 데이터 전압들이 인가되고 상기 제3 데이터 라인 및 상기 제4 데이터 라인에는 상기 제2 극성의 데이터 전압들이 인가되는 것을 특징으로 하는 표시 장치.
표시 패널의 공통 전압의 파형을 기초로 상기 표시 패널의 반전 구동 방식을 결정하는 단계; 및
상기 반전 구동 방식에 따라 상기 표시 패널에 데이터 전압을 출력하는 단계를 포함하고,
상기 표시 패널로부터 상기 공통 전압을 피드백 받는 단계; 및
상기 피드백된 공통 전압을 변환하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제12항에 있어서,
상기 피드백된 공통 전압을 구형파로 변환하는 것을 특징으로 하는 표시 장치의 구동 방법.
제13항에 있어서, 공통 전압 변환부는 상기 피드백된 공통 전압의 정극성의 리플 성분을 입력 받아 정극성의 구형파를 생성하는 제1 증폭기; 및
상기 피드백된 공통 전압의 부극성의 리플 성분을 입력 받아 부극성의 구형파를 생성하는 제2 증폭기를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제14항에 있어서, 상기 공통 전압 변환부는
상기 피드백된 공통 전압이 인가되는 제1 단 및 상기 제1 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 캐패시터;
정극성 전원 전압이 인가되는 제1 단 및 제1 노드에 연결되는 제2 단을 갖는 제1 댐핑 저항;
부극성 전원 전압이 인가되는 제1 단 및 제2 노드에 연결되는 제2 단을 갖는 제2 댐핑 저항; 및
상기 제1 노드 및 상기 제2 노드 사이에 연결되는 쇼트 방지 저항을 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제15항에 있어서, 상기 공통 전압 변환부는
상기 제1 노드에 연결되는 제1 단 및 상기 제1 증폭기의 제2 입력 단자에 연결되는 제2 단을 갖는 제1 증폭 저항;
상기 제1 증폭기의 상기 제2 입력 단자에 연결되는 제1 단 및 상기 제1 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제2 증폭 저항;
상기 제2 노드에 연결되는 제1 단 및 상기 제2 증폭기의 제1 입력 단자에 연결되는 제2 단을 갖는 제3 증폭 저항; 및
상기 제2 증폭기의 상기 제1 입력 단자에 연결되는 제1 단 및 상기 제2 증폭기의 출력 단자에 연결되는 제2 단을 갖는 제4 증폭 저항을 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제13항에 있어서, 상기 표시 패널의 반전 구동 방식을 결정하는 단계는
상기 공통 전압의 구형파 중 왜곡 기준 이상인 구형파의 개수를 카운트하는 단계; 및
이전 프레임의 상기 왜곡 기준 이상인 구형파의 개수가 반전 구동 방식 변경 기준 이상인 경우, 현재 프레임의 상기 표시 패널의 반전 구동 방식을 변경하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.