KR102550516B1

KR102550516B1 - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Info

Publication number: KR102550516B1
Application number: KR1020160051795A
Authority: KR
Inventors: 심찬욱
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-04-27
Filing date: 2016-04-27
Publication date: 2023-07-04
Also published as: US10529292B2; US20170316748A1; KR20170122912A

Abstract

표시 패널의 구동 방법은 표시 패널에 표시되는 입력 영상 데이터에 따라 게이트 신호의 보상 여부를 결정하는 단계, 상기 게이트 신호의 보상이 필요한 경우, 제1 게이트 라인에 제1 폴링 파형을 갖는 제1 게이트 신호를 출력하고, 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호를 출력하는 단계 및 데이터 라인에 데이터 전압을 출력하는 단계를 포함한다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE METHOD}

본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.

표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 타이밍 컨트롤러는 상기 게이트 구동부 및 상기 데이터 구동부의 구동 타이밍을 조절하고, 상기 게이트 구동부는 게이트 라인에 게이트 신호를 출력하며, 상기 데이터 구동부는 데이터 라인에 데이터 전압을 출력한다.

상기 표시 패널이 특정 패턴을 표시할 때, 상기 데이터 라인 중 일부 데이터 라인에 출력되는 데이터 전압은 하이 계조 및 로우 계조 사이에서 스윙하고, 상기 데이터 라인 중 다른 일부 데이터 라인에 출력되는 데이터 전압은 하이 계조를 유지할 수 있다.

이 때, 상기 하이 계조 및 로우 계조 사이에서 스윙하는 데이터 라인에 연결된 픽셀과 상기 하이 계조만을 표시하는 데이터 라인에 연결된 픽셀은 서로 동일한 계조에 대해 다른 충전율을 가질 수 있다. 상기 픽셀 간의 충전율 차이에 의해 아티팩트가 시인될 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 입력 영상 데이터에 따라 게이트 신호의 파형을 조절하여 표시 품질을 향상시키는 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 표시 패널에 표시되는 입력 영상 데이터에 따라 게이트 신호의 보상 여부를 결정하는 단계, 상기 게이트 신호의 보상이 필요한 경우, 제1 게이트 라인에 제1 폴링 파형을 갖는 제1 게이트 신호를 출력하고, 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호를 출력하는 단계 및 데이터 라인에 데이터 전압을 출력하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 게이트 신호의 보상 여부를 결정하는 단계는 상기 입력 영상 데이터가 상기 제1 및 제2 게이트 라인의 연장 방향으로 연장되는 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 적색을 표시하는 적색 서브 픽셀 열, 녹색을 표시하는 녹색 서브 픽셀 열 및 청색을 표시하는 청색 서브 픽셀 열을 포함할 수 있다. 상기 표시 패널의 하나의 데이터 라인은 이웃하는 2개의 서브 픽셀 열의 서브 픽셀들에 교대로 연결될 수 있다. 상기 게이트 신호의 보상 여부를 결정하는 단계는 상기 입력 영상 데이터가 옐로우 영상, 시안 영상 및 마젠타 영상 중 어느 하나를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 폴링 파형을 갖는 상기 제1 게이트 신호는 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호에 의해 생성될 수 있다. 상기 제2 폴링 파형을 갖는 상기 제2 게이트 신호는 상기 제2 폴링 파형을 갖는 제2 게이트 클럭 신호에 의해 생성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 클럭 신호의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호가 폴링될 때의 제1 챠지 쉐어링 구간에 의해 결정될 수 있다. 상기 제2 게이트 클럭 신호의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호가 폴링될 때의 제2 챠지 쉐어링 구간에 의해 결정될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우, 상기 제1 폴링 파형은 하이 레벨로부터 로우 레벨로 일시에 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 중간 레벨 및 상기 로우 레벨로 계단형으로 감소할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우, 상기 제1 폴링 파형은 하이 레벨, 중간 레벨 및 로우 레벨로 제1 구간 동안 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간보다 긴 제2 구간 동안 감소할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 신호는 제1 라이징 파형을 갖고, 상기 제2 게이트 신호는 상기 제1 라이징 파형과 다른 제2 라이징 파형을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 라이징 파형은 상기 제1 폴링 파형과 대칭되고, 상기 제2 라이징 파형은 상기 제2 폴링 파형과 대칭될 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 서브 픽셀들을 포함한다. 상기 타이밍 컨트롤러는 상기 표시 패널에 표시되는 입력 영상 데이터에 따라 게이트 신호의 보상 여부를 결정한다. 상기 게이트 구동부는 상기 게이트 신호의 보상이 필요한 경우, 제1 게이트 라인에 제1 폴링 파형을 갖는 제1 게이트 신호를 출력하고, 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인들에 데이터 전압을 출력한다.

본 발명의 일 실시예에 있어서, 상기 타이밍 컨트롤러는 상기 입력 영상 데이터가 상기 제1 및 제2 게이트 라인의 연장 방향으로 연장되는 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

이와 같은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 따르면, 입력 영상 데이터에 따라 게이트 라인에 인가되는 게이트 신호의 파형을 조절하여 픽셀의 충전율 차이로 인한 아티팩트를 방지할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2a는 도 1의 표시 패널이 옐로우 영상을 나타내는 경우를 나타내는 개념도이다.
도 2b는 도 1의 표시 패널이 시안 영상을 나타내는 경우를 나타내는 개념도이다.
도 2c는 도 1의 표시 패널이 마젠타 영상을 나타내는 경우를 나타내는 개념도이다.
도 3a 및 도 3b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 폴링 파형이 조절되지 않은 게이트 신호가 일괄적으로 인가되는 경우를 나타내는 개념도이다.
도 4a 및 도 4b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 도 1의 게이트 구동부에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다.
도 5는 도 1의 타이밍 컨트롤러를 나타내는 블록도이다.
도 6은 도 1의 게이트 구동부에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.
도 7a 및 도 7b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 본 발명의 일 실시예에 따른 게이트 구동부에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다.
도 8은 도 7a 및 도 7b의 게이트 구동부에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.
도 9a 및 도 9b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 본 발명의 일 실시예에 따른 게이트 구동부에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다.
도 10은 도 9a 및 도 9b의 게이트 구동부에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 서브 픽셀은 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터를 포함할 수 있다. 상기 서브 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 표시 패널(100)의 구조에 대해서는 도 2a 내지 도 2c를 참조하여 상세히 후술한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 타이밍 컨트롤러(200)의 구조 및 동작에 대해서는 도 5 및 도 6을 참조하여 상세히 후술한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

도 2a는 도 1의 표시 패널(100)이 옐로우 영상을 나타내는 경우를 나타내는 개념도이다. 도 2b는 도 1의 표시 패널(100)이 시안 영상을 나타내는 경우를 나타내는 개념도이다. 도 2c는 도 1의 표시 패널(100)이 마젠타 영상을 나타내는 경우를 나타내는 개념도이다.

도 1 내지 도 2c를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)가 서브 픽셀 간의 충전율 편차로 인한 휘도 편차를 발생시킬 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다. 예를 들어, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터가 상기 게이트 라인(GL)의 연장 방향으로 연장되는 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)가 서브 픽셀 간의 충전율 편차로 인한 휘도 편차를 발생시키지 않을 때, 상기 게이트 신호를 보상하지 않는 것으로 결정할 수 있다. 예를 들어, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터가 상기 게이트 라인(GL)의 연장 방향으로 연장되는 아티팩트를 표시하지 않으면, 상기 게이트 신호를 보상하지 않는 것으로 결정할 수 있다. 상기 게이트 신호를 보상하지 않는 경우, 상기 표시 패널(100)에 출력되는 게이트 신호들은 동일한 라이징 파형 및 동일한 폴링 파형을 가질 수 있다.

도 2a 내지 도 2c에서는 상기 표시 패널(100)에 표시되는 상기 입력 영상 데이터가 가로줄 아티팩트를 발생시키는 경우를 예시한다.

상기 표시 패널(100)은 복수의 서브 픽셀들을 포함한다. 상기 복수의 서브 픽셀들은 상기 제1 방향(D1)으로 서브 픽셀 행을 이루고, 상기 제2 방향(D2)으로 서브 픽셀 열을 이룬다.

상기 게이트 라인(GL)은 상기 게이트 라인(GL)의 제1 측의 서브 픽셀 행과 연결된다. 즉, 상기 하나의 게이트 라인(GL)은 하나의 서브 픽셀 행의 서브 픽셀들과 연결된다.

예를 들어, 제1 게이트 라인(GL1)은 제1 서브 픽셀 행의 서브 픽셀들(P11 내지 P19)과 연결된다. 예를 들어, 제2 게이트 라인(GL2)은 제2 서브 픽셀 행의 서브 픽셀들(P21 내지 P29)과 연결된다. 예를 들어, 제3 게이트 라인(GL3)은 제3 서브 픽셀 행의 서브 픽셀들(P31 내지 P39)과 연결된다. 예를 들어, 제4 게이트 라인(GL4)은 제4 서브 픽셀 행의 서브 픽셀들(P41 내지 P49)과 연결된다.

반면, 상기 데이터 라인(DL)은 상기 데이터 라인(DL)의 제1 측의 서브 픽셀 열 및 상기 데이터 라인의 제2 측의 서브 픽셀 열과 교대로 연결된다.

예를 들어, 제2 데이터 라인(DL2)은 제2 서브 픽셀 열의 제1 서브 픽셀(P12), 제1 서브 픽셀 열의 제2 서브 픽셀(P21), 상기 제2 서브 픽셀 열의 제3 서브 픽셀(P32), 상기 제1 서브 픽셀 열의 제4 서브 픽셀(P41)에 교대로 연결된다.

예를 들어, 제3 데이터 라인(DL3)은 제3 서브 픽셀 열의 제1 서브 픽셀(P13), 제2 서브 픽셀 열의 제2 서브 픽셀(P22), 상기 제3 서브 픽셀 열의 제3 서브 픽셀(P33), 상기 제2 서브 픽셀 열의 제4 서브 픽셀(P42)에 교대로 연결된다.

예를 들어, 제4 데이터 라인(DL4)은 제4 서브 픽셀 열의 제1 서브 픽셀(P14), 제3 서브 픽셀 열의 제2 서브 픽셀(P23), 상기 제4 서브 픽셀 열의 제3 서브 픽셀(P34), 상기 제3 서브 픽셀 열의 제4 서브 픽셀(P43)에 교대로 연결된다.

이웃한 상기 데이터 라인들(DL)에는 반대되는 극성의 데이터 전압이 인가될 수 있다. 또한, 상기 데이터 전압은 프레임에 따라 반전될 수 있다. 예를 들어, 제1 프레임에 제1, 3, 5, 7 데이터 라인(DL1, DL3, DL5, DL7)에 정극성의 데이터 전압(+)이 인가되면, 제2, 4, 6, 8 데이터 라인(DL2, DL4, DL6, DL8)에는 부극성의 데이터 전압(-)이 인가된다. 제2 프레임에 제1, 3, 5, 7 데이터 라인(DL1, DL3, DL5, DL7)에는 부극성의 데이터 전압(-)이 인가되고, 제2, 4, 6, 8 데이터 라인(DL2, DL4, DL6, DL8)에는 정극성의 데이터 전압(+)이 인가된다.

이와 같이, 상기 표시 패널(100)의 서브 픽셀들은 데이터 라인의 컬럼 반전 방식을 통해 도트 반전의 효과를 나타낸다.

예를 들어, 제1 서브 픽셀 열은 적색 서브 픽셀들을 포함하는 적색 서브 픽셀 열(R)일 수 있다. 제2 서브 픽셀 열은 녹색 서브 픽셀들을 포함하는 녹색 서브 픽셀 열(G)일 수 있다. 제3 서브 픽셀 열은 청색 서브 픽셀들을 포함하는 청색 서브 픽셀 열(B)일 수 있다. 제4 서브 픽셀 열은 적색 서브 픽셀들을 포함하는 적색 서브 픽셀 열(R)일 수 있다. 제5 서브 픽셀 열은 녹색 서브 픽셀들을 포함하는 녹색 서브 픽셀 열(G)일 수 있다. 제6 서브 픽셀 열은 청색 서브 픽셀들을 포함하는 청색 서브 픽셀 열(B)일 수 있다. 제7 서브 픽셀 열은 적색 서브 픽셀들을 포함하는 적색 서브 픽셀 열(R)일 수 있다. 제8 서브 픽셀 열은 녹색 서브 픽셀들을 포함하는 녹색 서브 픽셀 열(G)일 수 있다. 제9 서브 픽셀 열은 청색 서브 픽셀들을 포함하는 청색 서브 픽셀 열(B)일 수 있다.

도 2a 내지 도 2c에서는 설명의 편의 상, 4개의 서브 픽셀 행 및 9개의 서브 픽셀 열만을 도시하였으나, 상기 표시 패널(100)은 상기 4행 9열 이상의 서브 픽셀들을 포함할 수 있다.

도 2a에서는 상기 표시 패널(100)이 옐로우 영상을 나타내는 경우를 도시한다. 예를 들어, 도 2a에서, 상기 적색 서브 픽셀 열(R) 및 상기 녹색 서브 픽셀 열(G)은 하이 계조를 표시하고, 상기 청색 서브 픽셀 열(B)은 로우 계조를 표시한다.

상기 제2 데이터 라인(DL2)은 상기 적색 서브 픽셀 열(R)인 제1 서브 픽셀 열 및 상기 녹색 서브 픽셀 열(G)인 제2 서브 픽셀 열에 교대로 연결되므로, 상기 제2 데이터 라인(DL2)으로 출력되는 데이터 전압은 하이 계조를 유지하게 된다.

반면, 상기 제3 데이터 라인(DL3)은 상기 녹색 서브 픽셀 열(G)인 제2 서브 픽셀 열 및 상기 청색 서브 픽셀 열(B)인 제3 서브 픽셀 열에 교대로 연결되므로, 상기 제3 데이터 라인(DL3)으로 출력되는 데이터 전압은 하이 계조 및 로우 계조 사이에서 스윙하게 된다.

하이 계조를 유지하는 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32) 및 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42)은 동일한 타겟 계조를 갖더라도, 하이 계조를 유지하는 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32)은 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42)보다 높은 충전율을 갖는다. 따라서, 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32)은 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42)보다 더 밝게 표시될 수 있다. 결과적으로, 상기 제1 및 제3 서브 픽셀 행의 녹색 서브 픽셀들(P12, P15, P18, P32, P35, P38)이 상기 제2 및 제4 서브 픽셀 행의 녹색 서브 픽셀들(P22, P25, P28, P42, P45, P48)보다 더 밝게 표시될 수 있다.

상기 제4 데이터 라인(DL4)은 상기 청색 서브 픽셀 열(B)인 제3 서브 픽셀 열 및 상기 적색 서브 픽셀 열(R)인 제4 서브 픽셀 열에 교대로 연결되므로, 상기 제4 데이터 라인(DL4)으로 출력되는 데이터 전압은 하이 계조 및 로우 계조 사이에서 스윙하게 된다.

반면, 상기 제5 데이터 라인(DL5)은 상기 적색 서브 픽셀 열(R)인 제4 서브 픽셀 열 및 상기 녹색 서브 픽셀 열(G)인 제5 서브 픽셀 열에 교대로 연결되므로, 상기 제5 데이터 라인(DL5)으로 출력되는 데이터 전압은 하이 계조를 유지하게 된다.

하이 계조를 유지하는 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44) 및 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34)은 동일한 타겟 계조를 갖더라도, 하이 계조를 유지하는 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44)은 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34)보다 높은 충전율을 갖는다. 따라서, 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44)은 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34)보다 더 밝게 표시될 수 있다. 결과적으로, 상기 제2 및 제4 서브 픽셀 행의 적색 서브 픽셀들(P24, P27, P44, P47)이 상기 제1 및 제3 서브 픽셀 행의 적색 서브 픽셀들(P14, P17, P34, P37)보다 더 밝게 표시될 수 있다.

상기 제1 및 제3 서브 픽셀 행에서 더 밝은 녹색 서브 픽셀들(P12, P15, P18, P32, P35, P38)은 가로 줄 아티팩트를 형성할 수 있다. 상기 제2 및 제4 서브 픽셀 행에서 더 밝은 적색 서브 픽셀들(P24, P27, P44, P47)은 가로 줄 아티팩트를 형성할 수 있다. 상기 적색, 녹색 및 청색 서브 픽셀들은 녹색, 적색, 청색 서브 픽셀 순으로 휘도에 큰 영향을 준다. 따라서, 본 실시예에서는 상기 제1 및 제3 서브 픽셀 행이 전반적으로 상기 제2 및 제4 서브 픽셀 행보다 밝게 시인될 수 있다.

도 2b에서는 상기 표시 패널(100)이 시안 영상을 나타내는 경우를 도시한다. 예를 들어, 도 2b에서, 상기 녹색 서브 픽셀 열(G) 및 상기 청색 서브 픽셀 열(B)은 하이 계조를 표시하고, 상기 적색 서브 픽셀 열(R)은 로우 계조를 표시한다.

상기 제2 데이터 라인(DL2)은 상기 적색 서브 픽셀 열(R)인 제1 서브 픽셀 열 및 상기 녹색 서브 픽셀 열(G)인 제2 서브 픽셀 열에 교대로 연결되므로, 상기 제2 데이터 라인(DL2)으로 출력되는 데이터 전압은 하이 계조 및 로우 계조 사이에서 스윙하게 된다.

반면, 상기 제3 데이터 라인(DL3)은 상기 녹색 서브 픽셀 열(G)인 제2 서브 픽셀 열 및 상기 청색 서브 픽셀 열(B)인 제3 서브 픽셀 열에 교대로 연결되므로, 상기 제3 데이터 라인(DL3)으로 출력되는 데이터 전압은 하이 계조를 유지하게 된다.

하이 계조를 유지하는 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42) 및 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32)은 동일한 타겟 계조를 갖더라도, 하이 계조를 유지하는 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42)은 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32)보다 높은 충전율을 갖는다. 따라서, 상기 제3 데이터 라인(DL3)에 연결된 녹색 서브 픽셀들(P22, P42)은 상기 제2 데이터 라인(DL2)에 연결된 녹색 서브 픽셀들(P12, P32)보다 더 밝게 표시될 수 있다. 결과적으로, 상기 제2 및 제4 서브 픽셀 행의 녹색 서브 픽셀들(P22, P25, P28, P42, P45, P48)이 상기 제1 및 제3 서브 픽셀 행의 녹색 서브 픽셀들(P12, P15, P18, P32, P35, P38)보다 더 밝게 표시될 수 있다.

상기 적색, 녹색 및 청색 서브 픽셀들은 녹색, 적색, 청색 서브 픽셀 순으로 휘도에 큰 영향을 준다. 따라서, 본 실시예에서는 상기 제2 및 제4 서브 픽셀 행이 전반적으로 상기 제1 및 제3 서브 픽셀 행보다 밝게 시인될 수 있다.

도 2c에서는 상기 표시 패널(100)이 마젠타 영상을 나타내는 경우를 도시한다. 예를 들어, 도 2c에서, 상기 적색 서브 픽셀 열(R) 및 상기 청색 서브 픽셀 열(B)은 하이 계조를 표시하고, 상기 녹색 서브 픽셀 열(G)은 로우 계조를 표시한다.

상기 제4 데이터 라인(DL4)은 상기 청색 서브 픽셀 열(B)인 제3 서브 픽셀 열 및 상기 적색 서브 픽셀 열(R)인 제4 서브 픽셀 열에 교대로 연결되므로, 상기 제4 데이터 라인(DL4)으로 출력되는 데이터 전압은 하이 계조를 유지하게 된다.

반면, 상기 제5 데이터 라인(DL5)은 상기 적색 서브 픽셀 열(R)인 제4 서브 픽셀 열 및 상기 녹색 서브 픽셀 열(G)인 제5 서브 픽셀 열에 교대로 연결되므로, 상기 제5 데이터 라인(DL5)으로 출력되는 데이터 전압은 하이 계조 및 로우 계조 사이에서 스윙하게 된다.

하이 계조를 유지하는 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34) 및 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44)은 동일한 타겟 계조를 갖더라도, 하이 계조를 유지하는 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34)은 및 하이 계조 및 로우 계조 사이에서 스윙하는 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44)보다 높은 충전율을 갖는다. 따라서, 상기 제4 데이터 라인(DL4)에 연결된 적색 서브 픽셀들(P14, P34)은 상기 제5 데이터 라인(DL5)에 연결된 적색 서브 픽셀들(P24, P44)보다 더 밝게 표시될 수 있다. 결과적으로, 상기 제1 및 제3 서브 픽셀 행의 적색 서브 픽셀들(P14, P17, P34, P37)이 상기 제2 및 제4 서브 픽셀 행의 적색 서브 픽셀들(P24, P27, P44, P47)보다 더 밝게 표시될 수 있다.

상기 적색, 녹색 및 청색 서브 픽셀들은 녹색, 적색, 청색 서브 픽셀 순으로 휘도에 큰 영향을 준다. 따라서, 본 실시예에서는 상기 제1 및 제3 서브 픽셀 행이 전반적으로 상기 제2 및 제4 서브 픽셀 행보다 밝게 시인될 수 있다.

도 3a 및 도 3b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 폴링 파형이 조절되지 않은 게이트 신호가 일괄적으로 인가되는 경우를 나타내는 개념도이다.

설명의 편의 상 도 3a 및 도 3b에서 상기 데이터 전압(VDB, VDD)은 공통 전압(VCOM)에 대해 정극성인 것으로 가정한다.

도 3a는 상대적으로 밝은 서브 픽셀 행에 하이 레벨로부터 로우 레벨로 일시에 감소하는 폴링 파형을 갖는 게이트 신호가 인가된 경우를 나타낸다. 도 3b는 상대적으로 어두운 서브 픽셀 행에 하이 레벨로부터 로우 레벨로 일시에 감소하는 폴링 파형을 갖는 게이트 신호가 인가된 경우를 나타낸다.

도 3a 및 도 3b의 게이트 구동부(300)는 입력 영상 데이터에 따라 폴링 파형을 조절하지 않는다. 도 3a를 보면, 상기 서브 픽셀에는 상기 게이트 신호가 하이 레벨을 갖는 동안 하이 레벨의 데이터 전압(VDB)이 프리챠지(t1 내지 t3 구간) 및 메인챠지(t4 구간)된다. 결과적으로, 도 3a의 상기 서브 픽셀은 상대적으로 높은 충전율을 갖게 된다.

도 3b를 보면, 상기 서브 픽셀에는 상기 게이트 신호가 하이 레벨을 갖는 동안 로우 레벨 및 하이 레벨의 데이터 전압(VDD)이 교대로 프리챠지(t1 내지 t3 구간)되고, 최종적으로 하이 레벨의 데이터 전압이 메인챠지(t4 구간)된다. 하이 레벨 및 로우 레벨의 데이터 전압이 교대로 프리챠지되는 도 3b의 서브 픽셀은 하이 레벨의 데이터 전압이 꾸준히 프리챠지되는 도 3a의 서브 픽셀에 비해 어두운 휘도를 나타내게 된다.

도 4a 및 도 4b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 도 1의 게이트 구동부(300)에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다.

설명의 편의 상 도 4a 및 도 4b에서 상기 데이터 전압(VDB, VDD)은 공통 전압(VCOM)에 대해 정극성인 것으로 가정한다.

도 4a는 상대적으로 밝은 서브 픽셀 행에 하이 레벨로부터 로우 레벨로 일시에 감소하는 제1 폴링 파형을 갖는 제1 게이트 신호(GSB)가 인가된 경우를 나타낸다. 도 4b는 상대적으로 어두운 서브 픽셀 행에 하이 레벨, 중간 레벨 및 로우 레벨로 계단형으로 감소하는 제2 폴링 파형을 갖는 제2 게이트 신호(GSD)가 인가된 경우를 나타낸다.

본 실시예에서, 상기 게이트 구동부(300)는 상대적으로 밝은 휘도를 갖는 서브 픽셀 행에 연결되는 제1 게이트 라인에 상기 제1 폴링 파형을 갖는 상기 제1 게이트 신호(GSB)를 출력하고, 상대적으로 어두운 휘도를 갖는 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호(GSD)를 출력한다.

상기 폴링 파형을 조절하지 않는 경우라면, 도 3a 및 도 3b에서 설명한 바와 같이, 하이 레벨 및 로우 레벨의 데이터 전압이 교대로 프리챠지되는 도 3b의 서브 픽셀은 하이 레벨의 데이터 전압이 꾸준히 프리챠지되는 도 3a의 서브 픽셀에 비해 어두운 휘도를 나타내게 된다.

그러나, 본 실시예에서, 상대적으로 밝은 서브 픽셀에는 상기 하이 레벨로부터 상기 로우 레벨로 일시에 감소하는 제1 게이트 신호(GSB)가 인가된다. 상기 제1 게이트 신호(GSB)가 상기 하이 레벨로부터 상기 로우 레벨로 일시에 감소하면, 상기 제1 게이트 라인에 연결된 서브 픽셀에 충전된 픽셀 전압이 킥백의 영향으로 감소하게 된다. 따라서, 상기 제1 게이트 라인에 연결된 서브 픽셀의 휘도가 감소한다.

반면, 본 실시예에서, 상대적으로 어두운 서브 픽셀에는 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 단계적으로 감소하는 제2 게이트 신호(GSD)가 인가된다. 상기 제2 게이트 신호(GSD)가 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 단계적으로 감소하면, 상기 제2 게이트 라인에 연결된 서브 픽셀에 충전된 픽셀 전압은 킥백의 영향을 상대적으로 적게 받게 된다. 따라서, 상기 제2 게이트 라인에 연결된 서브 픽셀의 휘도는 상기 제1 게이트 라인에 연결된 서브 픽셀의 휘도보다 적게 감소하게 된다.

상기 제1 게이트 신호(GSB) 및 상기 제2 게이트 신호(GSD)의 폴링 파형을 다르게 형성하여, 상기 제1 게이트 신호(GSB)에 연결된 서브 픽셀의 픽셀 전압의 킥백과 상기 제2 게이트 신호(GSD)에 연결된 서브 픽셀의 픽셀 전압의 킥백을 다르게 조절할 수 있다. 결과적으로, 상기 제1 게이트 신호(GSB)에 연결된 서브 픽셀의 휘도와 상기 제2 게이트 신호(GSD)에 연결된 서브 픽셀의 휘도의 차이를 보상할 수 있다.

예를 들어, 상기 제1 게이트 클럭 신호(GSB)의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호(GSB)가 폴링될 때의 제1 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제1 폴링 파형은 챠지 쉐어링 구간을 갖지 않을 수 있다.

예를 들어, 상기 제2 게이트 클럭 신호(GSD)의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호(GSD)가 폴링될 때의 제2 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제2 폴링 파형은 챠지 쉐어링 구간(CS)을 가질 수 있다.

본 실시예에서, 상기 제1 게이트 클럭 신호(GSB) 및 상기 제2 게이트 클럭 신호(GSD)는 동일한 라이징 파형을 가질 수 있다.

본 실시예의 상기 게이트 신호는 활성 구간에서 하이 레벨을 갖고 비활성 구간에서 로우 레벨을 갖는다. 상기 게이트 신호가 활성 구간에서 하이 레벨을 갖고 비활성 구간에서 로우 레벨을 갖는 경우에 상기 제1 게이트 신호(GSB) 및 상기 제2 게이트 신호(GSD)의 폴링 파형을 다르게 형성할 수 있다.

도시하지는 않았으나, 이와는 반대로, 게이트 신호가 활성 구간에서 로우 레벨을 갖고 비활성 구간에서 하이 레벨을 갖는 경우에는 상기 제1 게이트 신호(GSB) 및 상기 제2 게이트 신호(GSD)의 라이징 파형을 다르게 형성하여, 상기 제1 게이트 신호(GSB)에 연결된 서브 픽셀의 픽셀 전압의 킥백과 상기 제2 게이트 신호(GSD)에 연결된 서브 픽셀의 픽셀 전압의 킥백을 다르게 조절할 수 있다.

도 5는 도 1의 타이밍 컨트롤러(200)를 나타내는 블록도이다. 도 6은 도 1의 게이트 구동부(300)에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.

도 1 내지 도 6을 참조하면, 상기 타이밍 컨트롤러(200)는 신호 생성부(220) 및 영상 보정부(240)를 포함한다.

상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 기초로 상기 제1 제어 신호(CONT1)를 생성하여, 상기 게이트 구동부(300)에 출력한다. 상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 기초로 상기 제2 제어 신호(CONT2)를 생성하여, 상기 데이터 구동부(500)에 출력한다. 상기 신호 생성부(220)는 상기 입력 제어 신호(CONT)를 기초로 상기 제3 제어 신호(CONT3)를 생성하여, 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 신호 생성부(220)는 상기 표시 패널(100)에 표시되는 입력 영상 데이터(IMG)에 따라 게이트 신호의 보상 여부를 결정할 수 있다. 상기 신호 생성부(220)는 상기 입력 영상 데이터(IMG)가 상기 제1 및 제2 게이트 라인의 연장 방향으로 연장되는 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

상기 제1 제어 신호(CONT1)는 게이트 클럭 신호를 포함할 수 있다. 상기 신호 생성부(220)는 상기 게이트 클럭 신호를 생성한다. 상기 제1 게이트 신호(GSB)는 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호(예컨대, CK1)에 의해 생성될 수 있다. 상기 제2 게이트 신호(GSD)는 상기 제2 폴링 파형(예컨대, CK2)을 갖는 제2 게이트 클럭 신호에 의해 생성될 수 있다.

상기 게이트 구동부(300)는 상기 제1 폴링 파형을 갖는 상기 제1 게이트 클럭 신호(CK1)를 기초로 상기 제1 게이트 신호(GSB)를 생성하여 상기 제1 게이트 라인에 출력할 수 있다.

상기 게이트 구동부(300)는 상기 제2 폴링 파형을 갖는 상기 제2 게이트 클럭 신호(CK2)를 기초로 상기 제2 게이트 신호(GSD)를 생성하여 상기 제2 게이트 라인에 출력할 수 있다.

도 6에서는 4쌍의 페이즈(phase)를 갖는 게이트 클럭 신호들(CK1, CK2, CK3, CK4, CKB1, CKB2, CKB3, CKB4)을 도시하였다. 예를 들어, 제1 파형을 갖는 제1 게이트 클럭 신호(CK1)를 기초로 생성된 게이트 신호가 제1 게이트 라인(GL1)에 인가될 수 있다. 예를 들어, 제2 파형을 갖는 제2 게이트 클럭 신호(CK2)를 기초로 생성된 게이트 신호가 제2 게이트 라인(GL2)에 인가될 수 있다. 예를 들어, 제3 파형을 갖는 제3 게이트 클럭 신호(CK3)를 기초로 생성된 게이트 신호가 제3 게이트 라인(GL3)에 인가될 수 있다. 예를 들어, 제4 파형을 갖는 제4 게이트 클럭 신호(CK4)를 기초로 생성된 게이트 신호가 제4 게이트 라인(GL4)에 인가될 수 있다. 예를 들어, 제5 파형을 갖는 제5 게이트 클럭 신호(CKB1)를 기초로 생성된 게이트 신호가 제5 게이트 라인(GL5)에 인가될 수 있다. 예를 들어, 제6 파형을 갖는 제6 게이트 클럭 신호(CKB2)를 기초로 생성된 게이트 신호가 제6 게이트 라인(GL6)에 인가될 수 있다. 예를 들어, 제7 파형을 갖는 제7 게이트 클럭 신호(CKB3)를 기초로 생성된 게이트 신호가 제7 게이트 라인(GL7)에 인가될 수 있다. 예를 들어, 제8 파형을 갖는 제8 게이트 클럭 신호(CKB4)를 기초로 생성된 게이트 신호가 제8 게이트 라인(GL8)에 인가될 수 있다.

상기 게이트 신호의 출력 방식은 8개 게이트 라인을 단위로 반복될 수 있다. 예를 들어, 상기 제1 게이트 클럭 신호(CK1)를 기초로 생성된 게이트 신호가 제9 게이트 라인(GL9)에 인가될 수 있다. 예를 들어, 상기 제2 게이트 클럭 신호(CK2)를 기초로 생성된 게이트 신호가 제10 게이트 라인(GL10)에 인가될 수 있다.

상기 영상 보정부(240)는 상기 입력 영상 데이터(IMG)를 보정하여 데이터 신호(DATA)를 생성한다. 상기 영상 보정부(240)는 색 특성 보상부(미도시), 능동 캐패시턴스 보상부(미도시)를 포함할 수 있다.

상기 색 특성 보상부는 상기 입력 영상 데이터(RGB)를 수신하여 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함)을 수행한다. 상기 색 특성 보상부는 감마 곡선을 이용하여 상기 입력 영상 데이터(RGB)를 보상할 수 있다.

상기 능동 캐패시턴스 보상부는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함)을 수행할 수 있다.

본 실시예에 따르면, 입력 영상 데이터(IMG)에 따라 게이트 라인에 인가되는 게이트 신호의 파형을 조절하여 픽셀의 충전율 차이로 인한 아티팩트를 방지할 수 있다. 따라서, 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 7a 및 도 7b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 본 발명의 일 실시예에 따른 게이트 구동부에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다. 도 8은 도 7a 및 도 7b의 게이트 구동부에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.

도 1, 도 2, 도 5, 도 7a 내지 도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)가 서브 픽셀 간의 충전율 편차로 인한 휘도 편차를 발생시킬 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다. 예를 들어, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터가 상기 게이트 라인(GL)의 연장 방향으로 연장되는 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정할 수 있다.

설명의 편의 상 도 7a 및 도 7b에서 상기 데이터 전압(VDB, VDD)은 공통 전압(VCOM)에 대해 정극성인 것으로 가정한다.

도 7a는 상대적으로 밝은 서브 픽셀 행에 하이 레벨, 중간 레벨 및 로우 레벨로 제1 구간(CSB) 동안 감소하는 제1 폴링 파형을 갖는 제1 게이트 신호(GSB)가 인가된 경우를 나타낸다. 도 7b는 상대적으로 어두운 서브 픽셀 행에 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간(CSB)보다 긴 제2 구간(CSD) 동안 감소하는 제2 폴링 파형을 갖는 제2 게이트 신호(GSD)가 인가된 경우를 나타낸다.

그러나, 본 실시예에서, 상대적으로 밝은 서브 픽셀에는 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간(CSB) 동안 감소하는 제1 게이트 신호(GSB)가 인가된다. 상기 제1 게이트 신호(GSB)가 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간(CSB) 동안 감소하면, 상기 제1 게이트 라인에 연결된 서브 픽셀에 충전된 픽셀 전압이 킥백의 영향으로 감소하게 된다. 따라서, 상기 제1 게이트 라인에 연결된 서브 픽셀의 휘도가 감소한다.

반면, 본 실시예에서, 상대적으로 어두운 서브 픽셀에는 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제2 구간(CSD) 동안 감소하는 제2 게이트 신호(GSD)가 인가된다. 상기 제2 게이트 신호(GSD)가 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제2 구간(CSD) 동안 감소하면, 상기 제2 게이트 라인에 연결된 서브 픽셀에 충전된 픽셀 전압은 킥백의 영향을 상대적으로 적게 받게 된다. 따라서, 상기 제2 게이트 라인에 연결된 서브 픽셀의 휘도는 상기 제1 게이트 라인에 연결된 서브 픽셀의 휘도보다 적게 감소하게 된다.

예를 들어, 상기 제1 게이트 클럭 신호(GSB)의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호(GSB)가 폴링될 때의 제1 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제1 폴링 파형은 상대적으로 짧은 챠지 쉐어링 구간(CSB)을 가질 수 있다.

예를 들어, 상기 제2 게이트 클럭 신호(GSD)의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호(GSD)가 폴링될 때의 제2 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제2 폴링 파형은 상대적으로 긴 챠지 쉐어링 구간(CSD)을 가질 수 있다.

상기 신호 생성부(220)는 상기 게이트 클럭 신호를 생성한다. 상기 제1 게이트 신호(GSB)는 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호(예컨대, CK1)에 의해 생성될 수 있다. 상기 제2 게이트 신호(GSD)는 상기 제2 폴링 파형(예컨대, CK2)을 갖는 제2 게이트 클럭 신호에 의해 생성될 수 있다.

도 8에서는 4쌍의 페이즈(phase)를 갖는 게이트 클럭 신호들(CK1, CK2, CK3, CK4, CKB1, CKB2, CKB3, CKB4)을 도시하였다.

도 9a 및 도 9b는 상대적으로 밝은 서브 픽셀 및 상대적으로 어두운 서브 픽셀에 본 발명의 일 실시예에 따른 게이트 구동부에 의해 폴링 파형이 조절된 게이트 신호가 각각 인가되는 경우를 나타내는 개념도이다. 도 10은 도 9a 및 도 9b의 게이트 구동부에 인가되는 게이트 클럭 신호들을 나타내는 타이밍도이다.

도 1, 도 2, 도 5, 도 9a 내지 도 10을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

설명의 편의 상 도 9a 및 도 9b에서 상기 데이터 전압(VDB, VDD)은 공통 전압(VCOM)에 대해 정극성인 것으로 가정한다.

도 9a는 상대적으로 밝은 서브 픽셀 행에 하이 레벨로부터 로우 레벨로 일시에 감소하는 제1 폴링 파형을 갖는 제1 게이트 신호(GSB)가 인가된 경우를 나타낸다. 도 9b는 상대적으로 어두운 서브 픽셀 행에 하이 레벨, 중간 레벨 및 로우 레벨로 계단형으로 감소하는 제2 폴링 파형을 갖는 제2 게이트 신호(GSD)가 인가된 경우를 나타낸다.

본 실시예에서는, 상기 제1 게이트 신호(GSB)는 제1 라이징 파형을 갖고, 상기 제2 게이트 신호는 상기 제1 라이징 파형과 다른 제2 라이징 파형을 가질 수 있다.

예를 들어, 상기 제1 게이트 신호(GSB)의 상기 제1 라이징 파형은 상기 제1 폴링 파형과 대칭될 수 있다. 예를 들어, 상기 제2 게이트 신호(GSD)의 상기 제2 라이징 파형은 상기 제2 폴링 파형과 대칭될 수 있다.

예를 들어, 상기 제1 게이트 클럭 신호(GSB)의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호(GSB)가 폴링될 때의 제1 폴링 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제1 폴링 파형은 폴링 챠지 쉐어링 구간을 갖지 않을 수 있다. 이와는 달리, 도 7a의 실시예와 같이, 상기 제1 게이트 클럭 신호(GSB)는 상기 제2 게이트 클럭 신호(GSD)보다 작은 폴링 챠지 쉐어링 구간을 가질 수 있다.

예를 들어, 상기 제2 게이트 클럭 신호(GSD)의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호(GSD)가 폴링될 때의 제2 폴링 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제2 폴링 파형은 폴링 챠지 쉐어링 구간(CS2)을 가질 수 있다.

예를 들어, 상기 제1 게이트 클럭 신호(GSB)의 상기 제1 라이징 파형은 상기 제1 게이트 클럭 신호(GSB)가 라이징될 때의 제1 라이징 챠지 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제1 라이징 파형은 라이징 챠지 쉐어링 구간을 갖지 않을 수 있다.

예를 들어, 상기 제2 게이트 클럭 신호(GSD)의 상기 제2 라이징 파형은 상기 제2 게이트 클럭 신호(GSD)가 라이징될 때의 제2 라이징 쉐어링 구간에 의해 결정될 수 있다. 본 실시예에서, 상기 제2 라이징 파형은 라이징 챠지 쉐어링 구간(CS1)을 가질 수 있다. 이와는 달리, 도 7a의 실시예와 같이, 상기 제1 게이트 클럭 신호(GSB)는 상기 제2 게이트 클럭 신호(GSD)보다 작은 라이징 챠지 쉐어링 구간을 가질 수 있다.

상기 신호 생성부(220)는 상기 게이트 클럭 신호를 생성한다. 상기 제1 게이트 신호(GSB)는 상기 제1 라이징 파형 및 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호(예컨대, CK1)에 의해 생성될 수 있다. 상기 제2 게이트 신호(GSD)는 상기 제2 라이징 파형 및 상기 제2 폴링 파형(예컨대, CK2)을 갖는 제2 게이트 클럭 신호에 의해 생성될 수 있다.

상기 게이트 구동부(300)는 상기 제1 라이징 파형 및 상기 제1 폴링 파형을 갖는 상기 제1 게이트 클럭 신호(CK1)를 기초로 상기 제1 게이트 신호(GSB)를 생성하여 상기 제1 게이트 라인에 출력할 수 있다.

상기 게이트 구동부(300)는 상기 제2 라이징 파형 및 상기 제2 폴링 파형을 갖는 상기 제2 게이트 클럭 신호(CK2)를 기초로 상기 제2 게이트 신호(GSD)를 생성하여 상기 제2 게이트 라인에 출력할 수 있다.

도 10에서는 4쌍의 페이즈(phase)를 갖는 게이트 클럭 신호들(CK1, CK2, CK3, CK4, CKB1, CKB2, CKB3, CKB4)을 도시하였다.

이상에서 설명한 본 발명에 따른 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
220: 신호 생성부 240: 영상 보정부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims

표시 패널에 표시되는 입력 영상 데이터에 따라 게이트 신호의 보상 여부를 결정하는 단계;
상기 게이트 신호의 보상이 필요한 경우, 제1 게이트 라인에 제1 폴링 파형을 갖는 제1 게이트 신호를 출력하고, 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호를 출력하는 단계; 및
데이터 라인에 데이터 전압을 출력하는 단계를 포함하고,
상기 표시 패널의 하나의 데이터 라인은 이웃하는 2개의 서브 픽셀 열의 서브 픽셀들에 교대로 연결되며,
상기 게이트 신호의 보상 여부를 결정하는 단계는
상기 입력 영상 데이터가 상기 제1 및 제2 게이트 라인의 연장 방향으로 연장되는 휘도 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정하고,
상기 표시 패널은 적색을 표시하는 적색 서브 픽셀 열, 녹색을 표시하는 녹색 서브 픽셀 열 및 청색을 표시하는 청색 서브 픽셀 열을 포함하고,
상기 게이트 신호의 보상 여부를 결정하는 단계는 상기 입력 영상 데이터가 옐로우 영상, 시안 영상 및 마젠타 영상 중 어느 하나를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정하는 것을 특징으로 하는 표시 패널의 구동 방법.
삭제
삭제
제1항에 있어서, 상기 제1 폴링 파형을 갖는 상기 제1 게이트 신호는 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호에 의해 생성되고,
상기 제2 폴링 파형을 갖는 상기 제2 게이트 신호는 상기 제2 폴링 파형을 갖는 제2 게이트 클럭 신호에 의해 생성되는 것을 특징으로 하는 표시 패널의 구동 방법.
제4항에 있어서, 상기 제1 게이트 클럭 신호의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호가 폴링될 때의 제1 챠지 쉐어링 구간에 의해 결정되고,
상기 제2 게이트 클럭 신호의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호가 폴링될 때의 제2 챠지 쉐어링 구간에 의해 결정되는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우,
상기 제1 폴링 파형은 하이 레벨로부터 로우 레벨로 일시에 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 중간 레벨 및 상기 로우 레벨로 계단형으로 감소하는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우,
상기 제1 폴링 파형은 하이 레벨, 중간 레벨 및 로우 레벨로 제1 구간 동안 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간보다 긴 제2 구간 동안 감소하는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 게이트 신호는 제1 라이징 파형을 갖고, 상기 제2 게이트 신호는 상기 제1 라이징 파형과 다른 제2 라이징 파형을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
제8항에 있어서, 상기 제1 라이징 파형은 상기 제1 폴링 파형과 대칭되고, 상기 제2 라이징 파형은 상기 제2 폴링 파형과 대칭되는 것을 특징으로 하는 표시 패널의 구동 방법.
복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 서브 픽셀들을 포함하는 표시 패널;
상기 표시 패널에 표시되는 입력 영상 데이터에 따라 게이트 신호의 보상 여부를 결정하는 타이밍 컨트롤러;
상기 게이트 신호의 보상이 필요한 경우, 제1 게이트 라인에 제1 폴링 파형을 갖는 제1 게이트 신호를 출력하고, 제2 게이트 라인에 상기 제1 폴링 파형과 다른 제2 폴링 파형을 갖는 제2 게이트 신호를 출력하는 게이트 구동부; 및
상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부를 포함하고,
상기 표시 패널의 하나의 데이터 라인은 이웃하는 2개의 서브 픽셀 열의 서브 픽셀들에 교대로 연결되며,
상기 타이밍 컨트롤러는
상기 입력 영상 데이터가 상기 제1 및 제2 게이트 라인의 연장 방향으로 연장되는 휘도 아티팩트를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정하고,
상기 표시 패널은 적색을 표시하는 적색 서브 픽셀 열, 녹색을 표시하는 녹색 서브 픽셀 열 및 청색을 표시하는 청색 서브 픽셀 열을 포함하고,
상기 타이밍 컨트롤러는 상기 입력 영상 데이터가 옐로우 영상, 시안 영상 및 마젠타 영상 중 어느 하나를 표시할 때, 상기 게이트 신호를 보상하는 것으로 결정하는 것을 특징으로 하는 표시 장치.
삭제
삭제
제10항에 있어서, 상기 제1 폴링 파형을 갖는 상기 제1 게이트 신호는 상기 제1 폴링 파형을 갖는 제1 게이트 클럭 신호에 의해 생성되고,
상기 제2 폴링 파형을 갖는 상기 제2 게이트 신호는 상기 제2 폴링 파형을 갖는 제2 게이트 클럭 신호에 의해 생성되는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 제1 게이트 클럭 신호의 상기 제1 폴링 파형은 상기 제1 게이트 클럭 신호가 폴링될 때의 제1 챠지 쉐어링 구간에 의해 결정되고,
상기 제2 게이트 클럭 신호의 상기 제2 폴링 파형은 상기 제2 게이트 클럭 신호가 폴링될 때의 제2 챠지 쉐어링 구간에 의해 결정되는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우,
상기 제1 폴링 파형은 하이 레벨로부터 로우 레벨로 일시에 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 중간 레벨 및 상기 로우 레벨로 계단형으로 감소하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 제1 게이트 신호가 인가되는 제1 서브 픽셀 행이 상기 제2 게이트 신호가 인가되는 제2 서브 픽셀 행보다 밝은 경우,
상기 제1 폴링 파형은 하이 레벨, 중간 레벨 및 로우 레벨로 제1 구간 동안 감소하고, 상기 제2 폴링 파형은 상기 하이 레벨, 상기 중간 레벨 및 상기 로우 레벨로 상기 제1 구간보다 긴 제2 구간 동안 감소하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 제1 게이트 신호는 제1 라이징 파형을 갖고, 상기 제2 게이트 신호는 상기 제1 라이징 파형과 다른 제2 라이징 파형을 갖는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 제1 라이징 파형은 상기 제1 폴링 파형과 대칭되고, 상기 제2 라이징 파형은 상기 제2 폴링 파형과 대칭되는 것을 특징으로 하는 표시 장치.