JP2013178480A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2013178480A
JP2013178480A JP2012270319A JP2012270319A JP2013178480A JP 2013178480 A JP2013178480 A JP 2013178480A JP 2012270319 A JP2012270319 A JP 2012270319A JP 2012270319 A JP2012270319 A JP 2012270319A JP 2013178480 A JP2013178480 A JP 2013178480A
Authority
JP
Japan
Prior art keywords
data
gate
signal
data line
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012270319A
Other languages
English (en)
Other versions
JP6301055B2 (ja
Inventor
Dong-Won Park
東 願 朴
栽 成 ▲ペ▼
Jae Sung Bae
Hogen Ryu
鳳 鉉 柳
Kyong Hoon Kim
京 勳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013178480A publication Critical patent/JP2013178480A/ja
Application granted granted Critical
Publication of JP6301055B2 publication Critical patent/JP6301055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

【課題】サブ画素に印加されるデータ信号が最適の極性配置を有する表示装置が提供される。
【解決手段】表示装置は第１画素、第２画素、第１選択部、第２選択部を含む。前記第１画素と前記第２画素は複数個の第１サブ画素と複数個の第２サブ画素とを各々含む。前記第１選択部は前記第１サブ画素と前記第２サブ画素との中で一部のサブ画素へ第１データ信号を提供し、前記第２選択部は残りの一部のサブ画素へ第２データ信号を提供する。
【選択図】図１

Description

本発明は表示装置に関し、さらに詳細には表示品質が向上された表示装置に関する。
表示品質を向上させるためにフレーム反転、カラム反転又はドット反転の駆動方法が表示装置に適用される。前記フレーム反転、カラム反転、又はドット反転の駆動方法はフレーム別に、行又は列別に、又は画素別に基準電圧に対するデータ信号の極性を反転させる。前記フレーム反転、カラム反転、又はドット反転の駆動方法は液晶表示装置のみでなく有機発光表示装置にも適用される。
前記フレーム反転、カラム反転、又はドット反転の駆動方法の中でドット反転の駆動方法がフリッカ（ｆｌｉｋｅｒ）除去に最も効果的である。しかし、前記ドット反転は消費電力が増加する。
韓国特許公開第１０−２０１１−００７２２９０号公報
本発明はサブ画素に印加されるデータ信号が最適の極性配置を有する表示装置を提供することを目的とする。
本発明の一実施形態による表示装置は複数個のデータライン、複数個のゲートライン、第１画素、第２画素、第１選択部、第２選択部を含む。前記複数個のデータラインは各々が第１方向に延長され、前記第１方向と交差する第２方向に配列される。前記複数個のゲートラインは前記複数個のデータラインと絶縁され、前記第２方向に延長され前記第１方向に配列される。
前記第１画素は複数個の第１サブ画素を含む。前記複数個の第１サブ画素は前記複数個のゲートラインの中でいずれか１つのゲートラインに連結され、前記複数個のデータラインの中で第１データライングループに含まれた対応データラインに各々連結される。
前記第２画素は複数個の第２サブ画素を含む。前記第２サブ画素は前記いずれか１つのゲートラインに連結され、前記複数個のデータラインの中で第２データライングループに含まれた対応データラインに各々連結される。
前記第１選択部は第１データ信号及び第１制御信号を受信し、前記第１制御信号にしたがって前記第１データ信号を前記複数個のデータラインの奇数番目データラインと偶数番目データラインの中でいずれか１つに提供する。前記第１選択部は対応するデータラインへ前記第１データ信号を選択的に提供する。
前記第２選択部は前記第１データ信号と極性が異なる第２データ信号及び第２制御信号を受信し、前記第２制御信号にしたがって前記第２データ信号を前記複数個のデータラインの前記奇数番目データラインと前記偶数番目データラインとの中で他の１つに選択的に提供する。
また、前記第１データライングループ及び前記第２データライングループ各々は連続して配置されたｉ（ｉは２より大きい自然数）個のデータラインを含む。前記第１データライングループと前記第２データライングループとは交互に配置される。
前記表示装置は複数個の第３サブ画素を含む第３画素と複数個の第４サブ画素とを含む第４画素をさらに包含できる。前記第３サブ画素は前記複数個のゲートラインの中で他の１つのゲートラインに連結される。また、前記第３サブ画素は前記第１データライングループの第２番目データライン乃至ｉ番目データライン、及び前記第２データライングループの第１番目データラインに各々連結される。
前記第４サブ画素は前記他の１つのゲートラインに連結される。また前記第４サブ画素は前記第２データライングループの第２番目データライン乃至ｉ番目データライン、及び前記第２データライングループの前記ｉ番目データラインに隣接して配置された他の１つの第１データライングループの第１番目データラインに各々連結される。
前記表示装置のサブ画素に印加されるデータ信号はドット反転された極性配置を有する。前記表示装置はカラム反転駆動を通じてドット反転されたイメージを表示することができる。それにしたがって、前記表示装置の消費電力が減少し、前記イメージの表示品質が向上される。
また、前記第１選択部と前記第２選択部各々は複数個のデータラインにデータ信号を提供できる。したがって、前記表示装置の回路構成が単純である。
前記第１選択部はゲートライン各々に印加されたゲート信号のゲートオン区間の間に前記第１データラインへデータ信号を各々提供する。前記第１選択部は前記ゲートラインごとに前記第１データラインにデータ信号が印加される順序を変更できる。即ち、前記第１スイッチング素子のターンオン順序は変更できる。それにしたがって、前記第１サブ画素の充電率の偏差が減少する。
本発明の実施形態による表示装置のブロック図である。 図１に図示されたサブ画素の一実施形態による回路図である。 図２Ａに図示されたサブ画素の平面図である。 図２ＢのＩ−Ｉ’に沿って切断して示した断面図である。 図１に図示された表示パネルの一部を拡大して示した平面図である。 図３に図示された第１選択部と第２選択部の他の実施形態を示した回路図である。 図１に図示された表示装置のタイミング図である。 本発明の他の実施形態による表示装置のタイミング図である。 本発明の他の実施形態による表示装置のブロック図である。 図７に図示された表示装置の一部を拡大して示した平面図である。
以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。
図１は本発明の実施形態による表示装置のブロック図である。図２Ａは図１に図示されたサブ画素の一実施形態による回路図であり、図２Ｂは図２Ａに図示されたサブ画素の平面図であり、図２Ｃは図２ＢのＩ−Ｉ’に沿って切断して示した断面図である。
図１を参照すれば、本発明の一実施形態による表示装置は表示パネルＤＰ、信号制御部１００、ゲート駆動部２００、データ駆動部３００、第１選択部４００、及び第２選択部５００を含む。
前記表示パネルＤＰはイメージを表示する。前記表示パネルＤＰは各々が第１方向（例えば、縦方向）に延長された複数個のデータラインＤＬｍ、前記第１方向と交差する第２方向（例えば、横方向）に延長された複数個のゲートラインＧＬ１〜ＧＬｎ、及び複数個のサブ画素ＳＰＸを含む。データラインＤＬｍ（ｍは整数）は、複数個のデータライングループＤＬ−１Ｇ、ＤＬ−２Ｇのいずれかに含まれる。前記複数個のゲートラインＧＬ１〜ＧＬｎは前記複数個のデータラインＤＬｍと絶縁される。前記複数個のサブ画素ＳＰＸは前記データラインＤＬｍの中でいずれか１つに各々連結され、前記複数個のゲートラインＧＬ１〜ＧＬｎの中でいずれか１つに各々連結される。
図２Ａ乃至図２Ｃは図１に図示されたサブ画素ＳＰＸの中で２つのサブ画素を図示した。前記サブ画素ＳＰＸの構成は同一であり、図２Ａ乃至図２Ｃを参照して１つのサブ画素（ＳＰＸ：２つのサブ画素の中で左側に配置されたサブ画素）に対して詳細に説明する。前記表示パネルは液晶表示パネルを例示的に説明する。
図２Ａに示したように、前記サブ画素ＳＰＸはスイッチング素子ＳＷと液晶キャパシターＣｌｃを含む。前記スイッチング素子ＳＷはゲート信号に応答してデータ信号を前記液晶キャパシターＣｌｃへ出力する。前記液晶キャパシターＣｌｃは前記データ信号と共通電圧の差異に相応する電圧を充電する。
図２Ｂ及び図２Ｃに示したように、前記スイッチング素子ＳＷは第１基板１０上に具備される。前記スイッチング素子ＳＷはゲート電極ＧＥ、ソース電極ＳＥ、ドレーン電極ＤＥ、及び活性層ＡＬを具備する薄膜トランジスターであり得る。
前記ゲート電極ＧＥはゲートラインＧＬｐ、ＧＬｐ＋１の中でいずれか１つのゲートラインＧＬｐ＋１から分岐される。即ち、前記ゲート電極ＧＥは平面の上で前記いずれか１つのゲートラインＧＬｐ＋１から突出された形状である。
前記第１基板１０の上には前記ゲートラインＧＬｐ＋１及び前記ゲート電極ＧＥをカバーするゲート絶縁膜１１が具備される。前記活性層ＡＬは前記ゲート絶縁膜１１を介して前記ゲート電極ＧＥ上に具備される。前記ゲート絶縁膜１１の上にはデータラインＤＬｑ、ＤＬｑ＋１、ＤＬｑ＋２が具備される。
前記ソース電極ＳＥは前記データラインＤＬｑ、ＤＬｑ＋１、ＤＬｑ＋２の中でいずれか１つのデータラインＤＬｑから分岐される。前記ソース電極ＳＥは平面の上で前記ゲート電極ＧＥ及び前記活性層ＡＬと少なくとも一部が重畳する。前記ドレーン電極ＤＥは前記ソース電極ＳＥと平面の上で離隔されて配置される。
前記第１基板１０の上には前記ドレーン電極ＤＥ、前記ソース電極ＳＥ、及び前記データラインＤＬｑ、ＤＬｑ＋１、ＤＬｑ＋２をカバーする保護膜１２及び平坦化膜１３が具備される。但し、前記保護膜１２は省略され得る。
前記平坦化膜１３はアクリル樹脂のような有機物質から構成され得る。前記平坦化膜１３の上には画素電極ＰＥが具備される。前記画素電極ＰＥはコンタクトホールＴＨを通じて前記ドレーン電極ＤＥと連結される。
前記第１基板１０と対向する第２基板２０の上にはカラーフィルターＣＦと共通電極ＣＥが具備される。前記第１基板１０と前記第２基板２０との間に液晶層３０が介在される。
図２Ｃに図示された前記カラーフィルターＣＦは図１に図示された前記サブ画素ＳＰＸごとに具備される。一方、前記カラーフィルターＣＦと前記共通電極ＣＥとは第１基板１０上に具備され得る。
前記表示パネルＤＰは液晶表示パネルに限定されることではなく、例えば、有機発光表示パネル（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ ｐａｎｅｌ）、電氣泳動表示パネル（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｄｉｓｐｌａｙ ｐａｎｅｌ）、エレクトロ・ウェッティング表示パネル（ｅｌｅｃｔｒｏｗｅｔｔｉｎｇ ｄｉｓｐｌａｙ ｐａｎｅｌ）等多様な表示パネルが採用できる。
一方、本明細書で“サブ画素ＳＰＸがいずれか１つのデータライン及びいずれか１つのゲートラインに連結される”とは“サブ画素のスイッチング素子がいずれか１つのデータライン及びいずれか１つのゲートラインに連結される”ことを意味する。
再び、図１を参照して前記信号制御部１００、前記ゲート駆動部２００、及び前記データ駆動部３００、前記第１選択部４００、及び前記第２選択部５００を説明する。
前記信号制御部１００は外部のグラフィック制御部（図示せず）から入力される映像信号Ｒ、Ｇ、Ｂ及びその制御信号を受信する。前記制御信号は、例えば垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メーンクロック信号ＭＣＬＫ、及びデータイネーブル信号ＳＤＥ等を含む。前記信号制御部１００は前記映像信号Ｒ、Ｇ、Ｂ及び前記制御信号を表示パネルＤＰの動作条件に相応して処理し、変換された映像データＲ’、Ｇ’、Ｂ’、ゲート制御信号ＣＯＮＴ１、及びデータ制御信号ＣＯＮＴ２を生成した後に出力する。また、前記信号制御部１００は前記第１選択部４００及び前記第２選択部５００を各々制御する第１選択部制御信号ＣＳ４及び第２選択部制御信号ＣＳ５を出力する。
前記ゲート制御信号ＣＯＮＴ１は前記ゲート駆動部２００へ提供される。前記ゲート制御信号ＣＯＮＴ１はフレーム区間各々の開始を指示する垂直同期開始信号、ゲート信号の出力の時期を制御するゲートクロック信号及び前記ゲート信号の幅を限定する出力イネーブル信号等を含む。
前記データ制御信号ＣＯＮＴ２は前記データ駆動部３００へ提供される。前記データ制御信号ＣＯＮＴ２は前記映像データＲ’、Ｇ’、Ｂ’の入力開始を指示する水平同期開始信号、共通電圧に対するデータ信号の極性を反転させる反転信号及びデータクロック信号等を含む。
前記第１選択部制御信号ＣＳ４及び前記第２選択部制御信号ＣＳ５は前記データラインＤＬｍへ該当データ信号が印加されることを制御する。
前記ゲート駆動部２００は前記ゲート制御信号ＣＯＮＴ１に応答してゲートオン電圧とゲートオフ電圧の区間を含むゲート信号を前記ゲートラインＧＬ１〜ＧＬｎへ印加する。
前記ゲート駆動部２００は一列に配列された複数のシフトレジスター（図示せず）を包含できる。ここで、前記シフトレジスターは前記スイッチング素子ＳＷを形成する時、前記第１基板（１０：図２Ｂ参照）上に直接形成され得る。即ち、別のゲート駆動チップを前記第１基板１０上に実装せずに、薄膜工程を通じて前記第１基板１０に前記ゲート駆動部２００を直接形成できる。
前記データ駆動部３００は前記データラインＤＬｍに連結され、外部から入力された基準電源電圧ＧＶＤＤを前記映像データＲ’、Ｇ’、Ｂ’に相応して変調してこれをデータ信号として出力する。
前記第１選択部４００及び前記第２選択部５００は前記信号制御部１００から前記第１選択部制御信号ＣＳ４及び前記第２選択部制御信号ＣＳ５を各々受信する。前記第１選択部４００及び前記第２選択部５００は前記データ駆動部３００の一部を構成することができる。また、前記第１選択部４００及び前記第２選択部５００各々は複数個提供され得る。
前記第１選択部４００は前記データ駆動部３００から第１データ信号ＤＶｏｄｄを受信し、前記第２選択部５００は前記データ駆動部３００から前記第１データ信号ＤＶｏｄｄと極性が異なる第２データ信号ＤＶｅｖｅｎを受信する。前記第１選択部４００及び前記第２選択部５００の各々は前記受信した前記第１及び第２データ信号ＤＶｏｄｄ、ＤＶｅｖｅｎを互に異なる一部のデータラインへ各々出力する。
図３は図１に図示された表示装置の一部を拡大して示した平面図である。図３は複数個のゲートラインＧＬ１〜ＧＬｎの中で４つのゲートラインＧＬ３〜ＧＬ６を例示的に図示した。
図３を参照して前記データラインＤＬｍと前記サブ画素ＳＰＸとの連結関係及び前記データラインＤＬｍと前記第１選択部４００及び前記第２選択部５００との連結関係に対して詳細に検討する。
前記データラインＤＬｍは第１データライングループＤＬ−１Ｇと第２データライングループＤＬ−２Ｇとに区分される。前記第１データライングループＤＬ−１Ｇと前記第２データライングループＤＬ−２Ｇとは交互に配置される。前記第１データライングループＤＬ−１Ｇと前記第２データライングループＤＬ−２Ｇとの各々は連続するｉ（ｉは２より大きい自然数）個のデータラインを含む。
図３に示したように、前記第１データライングループＤＬ−１Ｇと前記第２データライングループＤＬ−２Ｇとの各々は連続する３つのデータラインを包含できる。即ち、前記第１データライングループＤＬ−１Ｇは連続する第１、第２、及び第３データラインＤＬ１、ＤＬ２、ＤＬ３を含み、前記第２データライングループＤＬ−２Ｇは連続する第４、第５、及び第６データラインＤＬ４、ＤＬ５、ＤＬ６を含む。
前記サブ画素（ＳＰＸ：図１参照）は前記ゲートラインＧＬ１〜ＧＬｎ及び前記データラインＤＬ−１Ｇ、ＤＬ−２Ｇの連結関係によって２以上のグループに区分される。少なくとも前記サブ画素ＳＰＸは第１サブ画素ＳＰＸ１と第２サブ画素ＳＰＸ２とに区分され得る。
前記第１サブ画素ＳＰＸ１は前記ゲートラインＧＬ１〜ＧＬｎの中でいずれか１つのゲートラインＧＬ３に連結され、前記第１データライングループＤＬ−１Ｇに含まれたデータラインＤＬ１、ＤＬ２、ＤＬ３に各々連結される。図３に示したように、前記複数個の第１サブ画素ＳＰＸ１の集合は第１画素ＰＸ１に定義され得る。前記第１画素ＰＸ１に含まれた前記第１サブ画素ＳＰＸ１の個数は前記第１データライングループＤＬ−１Ｇに含まれたデータラインの個数と同一である。
前記第２サブ画素ＳＰＸ２は前記ゲートラインＧＬ３に連結され、前記第２データライングループＤＬ−２Ｇに含まれたデータラインＤＬ４、ＤＬ５、ＤＬ６に各々連結される。図３に示したように、前記第２サブ画素ＳＰＸ２の集合は第２画素ＰＸ２に定義され得る。
前記サブ画素（ＳＰＸ：図１参照）の一部は第３サブ画素ＳＰＸ３及び第４サブ画素ＳＰＸ４に区分され得る。前記ゲートラインＧＬ３〜ＧＬ６及び前記データラインＤＬｍに対する前記第３サブ画素ＳＰＸ３及び前記第４サブ画素ＳＰＸ４の連結関係は前記第１サブ画素ＳＰＸ１及び前記第２サブ画素ＳＰＸ２のそれ（前記ゲートライン及びデータラインの連結関係）と異なる。
前記第３サブ画素ＳＰＸ３は前記ゲートラインＧＬ１〜ＧＬｎの中で他の１つのゲートラインＧＬ４に連結される。前記ゲートラインＧＬ４は前記第１サブ画素ＳＰＸ１及び前記第２サブ画素ＳＰＸ２が連結されたゲートラインＧＬ３と連続して配置される。
前記第３サブ画素ＳＰＸ３は前記第１データライングループＤＬ−１Ｇのデータラインの中で第２番目データライン乃至ｉ番目データライン及び前記第２データライングループＤＬ−２Ｇの第１番目データラインに各々連結される。
図３に示したように、３つの前記第３サブ画素ＳＰＸ３は前記第１データライングループＤＬ−１Ｇの第２番目データラインＤＬ２、第３番目データラインＤＬ３、及び前記第２データライングループＤＬ−２Ｇの第１番目データラインＤＬ４に各々連結される。前記複数個の第３サブ画素ＳＰＸ３の集合は第３画素ＰＸ３として定義され得る。
前記第４サブ画素ＳＰＸ４はやはり前記ゲートラインＧＬ４に連結される。前記第４サブ画素ＳＰＸ４は前記第２データライングループＤＬ−２Ｇのデータラインの中で第２番目データライン乃至ｉ番目データライン及び前記第１データライングループＤＬ−１Ｇの第１番目データラインに各々連結される。
図３に示したように、３つの前記第４サブ画素ＳＰＸ４は前記第２データライングループＤＬ−２Ｇの第２番目データラインＤＬ５、第３番目データラインＤＬ６、及び次に隣接して配置された前記第１データライングループＤＬ−１Ｇの第１番目データラインＤＬ１に各々連結される。前記複数個の第４サブ画素ＳＰＸ４の集合は第４画素ＰＸ４として定義され得る。
一方、前記第１画素ＰＸ１に含まれた３つの第１サブ画素ＳＰＸ１はレッドＲ、グリーンＧ、ブルーＢの中で互に異なる１つを各々表示する。前記第１画素ＰＸ１に含まれた３つの第１サブ画素ＳＰＸ１は表示されるカラーに対応するレッドＲ、グリーンＧ、ブルーＢカラーフィルター（ＣＦ：図２Ｃ参照）を各々含む。前記第２乃至第４画素ＰＸ２、ＰＸ３、ＰＸ４各々の３つのサブ画素はやはりレッドＲ、グリーンＧ、ブルーＢを各々表示する。
前記第１選択部４００は前記複数個のデータラインＤＬｍの中で奇数番目データラインに連結され、前記第２選択部５００は前記複数個のデータラインＤＬｍの中で偶数番目データラインに連結される。
図３に示したように、前記第１選択部４００は前記第１データライングループＤＬ−１Ｇの第１番目データラインＤＬ１及び第３番目データラインＤＬ３に連結され、前記第２データライングループＤＬ−２Ｇの第２番目データラインＤＬ５に連結される。前記第１選択部４００は第１選択部制御信号ＣＳ４に応答して前記第１データ信号ＤＶｏｄｄを奇数番目データラインＤＬ１、ＤＬ３、ＤＬ５へ選択的に提供する。
前記第１選択部４００は複数個の第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３を含む。前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３の個数は前記第１選択部４００に連結されたデータラインの個数と同一である。
前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３の入力端子は前記第１データ信号ＤＶｏｄｄが印加される第１入力ノードＮＤ１に連結される。前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３の出力端子は前記奇数番目データラインＤＬ１、ＤＬ３、ＤＬ５の中で互いに異なるデータラインに各々連結される。
前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３の制御端子は前記第１選択部制御信号（ＣＳ４：図１参照）を各々受信する。前記第１選択部制御信号ＣＳ４は一対の非反転／反転されたスイッチング信号ＣＳ４−１／ＣＳ４−１Ｂ、ＣＳ４−２／ＣＳ４−２Ｂ、ＣＳ４−３／ＣＳ４−３Ｂを含む。前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は受信した前記スイッチング信号ＣＳ４−１／ＣＳ４−１Ｂ、ＣＳ４−２／ＣＳ４−２Ｂ、ＣＳ４−３／ＣＳ４−３Ｂに応答してターンオンされる。
図３に示したように、前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３各々は２つの制御端子を含む伝送ゲートであり得る。前記２つの制御端子を含む前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３はＮチャンネルトランジスターとＰチャンネルトランジスターとが並列に連結されたＣＭＯＳトランジスターであり得る。前記Ｎチャンネルトランジスターと前記Ｐチャンネルトランジスターとの各々は制御端子を具備する。
前記Ｎチャンネルトランジスターの制御端子に印加されるスイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３と前記Ｐチャンネルトランジスターの制御端子に印加されるスイッチング信号ＣＳ４−１Ｂ、ＣＳ４−２Ｂ、ＣＳ４−３Ｂとは互いに反転された信号である。前記Ｎチャンネルトランジスターと前記Ｐチャンネルトランジスターとが並列に連結された前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は信号伝達の時、閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）降下がないので、応答速度が速い。
図３に示したように、前記第２選択部５００は前記第２選択部制御信号ＣＳ５に応答して前記第２データ信号ＤＶｅｖｅｎを偶数番目データラインＤＬ２、ＤＬ４、ＤＬ６へ選択的に提供する。前記第２選択部５００は複数個の第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３を含む。
前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３は前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３と同一な構成を有することができる。
前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３の入力端子は前記第２データ信号ＤＶｅｖｅｎが印加される第２入力ノードＮＤ２に連結される。前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３の出力端子は前記偶数番目データラインＤＬ２、ＤＬ４、ＤＬ６の中で互いに異なるデータラインに各々連結される。
前記第２選択部制御信号ＣＳ５は一対の非反転／反転されたスイッチング信号ＣＳ５−１／ＣＳ５−１Ｂ、ＣＳ５−２／ＣＳ５−２Ｂ、ＣＳ５−３／ＣＳ５−３Ｂを含む。
一方、図４に示したように、前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３及び前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３各々は１つの制御端子を含む薄膜トランジスターであり得る。前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は対応するゲート電極のそれぞれへ印加されるスイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３にしたがってターンオンされ、前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３は対応するゲート電極のそれぞれへ印加されるスイッチング信号ＣＳ５−１、ＣＳ５−２、ＣＳ５−３にしたがってターンオンされる。
図５は図１に図示された表示装置のタイミング図である。以下、図５を参照して本発明の一実施形態による表示装置の駆動方法を詳細に検討する。図５で前記第１選択部制御信号ＣＳ４及び前記第２選択部制御信号ＣＳ５各々の前記反転されたスイッチング信号は省略された。前記第１選択部制御信号ＣＳ４及び前記第２選択部制御信号ＣＳ５の各々の前記反転されたスイッチング信号は前記非反転のスイッチング信号と同一な区間で活性化される。
前記表示装置は複数個のフレーム区間Ｆｔｎ、Ｆｔｎ＋１の間にイメージを表示する。現在フレーム区間Ｆｔｎで表示するイメージと前記現在フレーム区間Ｆｔｎに連続した次のフレーム区間Ｆｔｎ＋１で表示するイメージとは互に異なり得る。
前記ゲート駆動部２００はフレーム区間Ｆｔｎ、Ｆｔｎ＋１の間に前記複数個のゲートライン（ＧＬ１〜ＧＬｎ：図１参照）へゲート信号ＧＶ１〜ＧＶｎを各々提供する。図５に図示された前記ゲート信号ＧＶ１〜ＧＶｎは前記ゲートラインＧＬ１〜ＧＬｎに一対一対応する。前記ゲート信号ＧＶ１〜ＧＶｎの各々は前記フレーム区間Ｆｔｎ、Ｆｔｎ＋１の中で少なくとも一部の区間の間に活性化される。
前記フレーム区間Ｆｔｎ、Ｆｔｎ＋１の中で各々の前記ゲート信号ＧＶ１〜ＧＶｎが活性化される区間はゲートオン区間Ｇｏｎとして定義され、残り区間はゲートオフ区間Ｇｏｆｆとして定義される。前記ゲート信号ＧＶ１〜ＧＶｎのゲートオン区間Ｇｏｎは前記ゲートラインＧＬ１〜ＧＬｎにしたがって互いに異なる。
前記データドライバー（３００：図１参照）は前記ゲートラインＧＬ１〜ＧＬｎの前記ゲートオン区間Ｇｏｎの各々に対して前記第１データ信号ＤＶｏｄｄと前記第２データ信号ＤＶｅｖｅｎを前記第１選択部４００及び前記第２選択部５００へ各々提供する。
一方、前記第１データ信号ＤＶｏｄｄ及び前記第２データ信号ＤＶｅｖｅｎの極性は液晶層の劣化を防止するために前記フレーム区間Ｆｔｎ、Ｆｔｎ＋１ごとに反転され得る。図５に示したように、前記現在フレーム区間Ｆｔｎの間に前記第１データ信号ＤＶｏｄｄ及び前記第２データ信号ＤＶｅｖｅｎは正極性（＋）と負極性（−）とを各々有することができ、前記次のフレーム区間Ｆｔｎ＋１の間では前記第１データ信号ＤＶｏｄｄ及び前記第２データ信号ＤＶｅｖｅｎは負極性（−）と正極性（＋）とを各々有することができる。
前記第１選択部４００の前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は前記信号制御部１００から受信したスイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３の活性化区間に対応するようにターンオンされる。前記スイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３の活性化区間が異なるので、前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオンされる区間は互に異なる。
図５に示したように、前記ゲート信号ＧＶ１〜ＧＶｎ各々の活性化区間の間に、前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３が順次的にターンオンされる。前記第１選択部４００は受信した前記第１データ信号ＤＶｏｄｄをターンオンされた前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３を通じて対応するデータラインへ出力する。
前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオンされる順序にしたがって前記奇数番目データライン（ＤＬ１、ＤＬ３、ＤＬ５：図３参照）へ前記第１データ信号ＤＶｏｄｄが提供される。
前記第２選択部５００もやはり前記第１選択部４００と同一な方式で前記偶数番目データライン（ＤＬ２、ＤＬ４、ＤＬ６：図３参照）へ前記第２データ信号ＤＶｅｖｅｎを各々提供する。
図５に示したように、前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３のターンオンされる順序は前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオンされる順序と異なり得る。
図３及び図５に示したように、現在フレーム区間Ｆｔｎにおいて正極性（＋）の第１データ信号ＤＶｏｄｄが前記奇数番目データライン（ＤＬ１、ＤＬ３、ＤＬ５）へ印加され、負極性（−）の第２データ信号ＤＶｅｖｅｎが前記偶数番目データラインＤＬ２、ＤＬ４、ＤＬ６へ印加されると、前記第１乃至第４サブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３、ＳＰＸ４へ印加された前記データ信号の極性はドット反転される。即ち、隣接するサブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３、ＳＰＸ４へ印加されたデータ信号の極性は互いに異なる。
前記隣接するサブ画素ＳＰＸ１、ＳＰＸ２、ＳＰＸ３、ＳＰＸ４が受信したデータ信号の極性が互いに異なるので、フリッカ現象は減少し表示品質は向上される。また、前記データライン毎に反転されたデータ電圧を提供するカラム反転駆動を用いてドット反転されたイメージを表示するので、表示装置の消費電力が減少する。
図６は本発明の他の実施形態による表示装置のタイミング図である。以下、図６を参照して本発明の他の実施形態による表示装置の駆動方法を説明する。
前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオン順序と前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３のターンオン順序は前記ゲート信号ＧＶ１〜ＧＶｎ各々に対して変更できる。
前記ゲートライン（ＧＬ１〜ＧＬｎ：図１参照）は奇数番目ゲートラインＧＬ１〜ＧＬｎ−１と偶数番目ゲートラインＧＬ２〜ＧＬｎとに分類され得る。前記奇数番目ゲートラインＧＬ１〜ＧＬｎ−１の各々に奇数番目ゲート信号ＧＶ１〜ＧＶｎ−１が印加される時、前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は順次的にターンオンされ得る。つまり、図６において、スイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３は順次的にターンオンされている。
反面、前記偶数番目ゲートラインＧＬ２〜ＧＬｎ各々に偶数番目ゲート信号ＧＶ２〜ＧＶｎが印加される時は前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオン順序が変更される。図６に示したように第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３は第２番目４００−ＳＷ２、第１番目４００−ＳＷ１、第３番目４００−ＳＷ３の順序にターンオンされ得る。つまり、図６において、スイッチング信号ＣＳ５−２、ＣＳ５−１、ＣＳ５−３は順次的にターンオンされている。
ここで、前記奇数番目ゲートラインＧＬ１〜ＧＬｎ−１各々に奇数番目ゲート信号ＧＶ１〜ＧＶｎ−１が印加される時の前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３のターンオン順序は、前記偶数番目ゲートラインＧＬ２〜ＧＬｎ各々に前記偶数番目ゲート信号ＧＶ２〜ＧＶｎが印加される時の前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオン順序の順序と同一であり得る。例えば、図６において、奇数番目ゲート信号ＧＶ１のゲートオン区間においてスイッチング信号ＣＳ４−１、ＣＳ４−２、ＣＳ４−３は順次的にターンオンされ、偶数番目ゲート信号ＧＶ２のゲートオン区間においてスイッチング信号ＣＳ５−１、ＣＳ５−２、ＣＳ５−３は順次的にターンオンされており、ターンオン順序が同一である。
また、前記偶数番目ゲートラインＧＬ２〜ＧＬｎ各々に偶数番目ゲート信号ＧＶ２〜ＧＶｎが印加される時の前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３のターンオン順序は、前記奇数番目ゲートラインＧＬ１〜ＧＬｎ−１各々に前記奇数番目ゲート信号ＧＶ１〜ＧＶｎ−１が印加される時の前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３のターンオン順序の順序と同一であり得る。例えば、図６において、偶数番目ゲート信号ＧＶ２のゲートオン区間においてスイッチング信号ＣＳ５−２、ＣＳ５−１、ＣＳ５−３の順次にターンオンされており、奇数番目ゲート信号ＧＶ１のゲートオン区間においてスイッチング信号ＣＳ４−２、ＣＳ４−１、ＣＳ４−３の順にターンオンされターンオン順序が同一である。
前記ゲート信号ＧＶ１〜ＧＶｎにしたがって前記第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３及び前記第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３のターンオン順序が変更されることによって前記第１乃至第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４に含まれたサブ画素のターンオン順序がゲートライン単位で変更できる。
図７は本発明の他の実施形態による表示装置のブロック図であり、図８は図７に図示された表示装置の一部を拡大して示した平面図である。以下、図７及び図８を参照して本実施形態による表示装置を説明する。但し、図１乃至図６を参照して説明した表示装置と同一な構成は同一な符号を参照し、詳細な説明は省略する。
前記第１乃至第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４は各々４つのサブ画素を含む。前記第１乃至第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４のサブ画素の構成は同一であり、前記第１画素ＰＸ１を基準に説明する。
前記第１画素ＰＸ１に含まれた４つの第１サブ画素ＳＰＸ１は互いに異なるカラーを表示する。前記４つの第１サブ画素ＳＰＸ１の中で３つの第１サブ画素ＳＰＸ１はレッドＲ、グリーンＧ、ブルーＢの中でいずれか１つを各々表示する。残り１つの第１サブ画素ＳＰＸ１はホワイトＷを表示する。それにしたがって前記表示装置の輝度は向上される。
前記４つの第１サブ画素ＳＰＸ１は表示されるカラーに対応するカラーフィルター（ＣＦ：図２Ｃ参照）を含む。前記ホワイトＷを表示する第１サブ画素ＳＰＸ１は透明なカラーフィルターを含む。
交互に配置された前記第１データライングループＤＬ−１Ｇと前記第２データライングループＤＬ−２Ｇとの各々は４つの連続するデータラインを含む。即ち、前記第１データライングループＤＬ−１Ｇは連続する第１、第２、第３、第４データラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４を含み、前記第２データライングループＤＬ−２Ｇは連続する第５、第６、第７、及び第８データラインＤＬ５、ＤＬ６、ＤＬ７、ＤＬ８を含む。
前記４つの第１サブ画素ＳＰＸ１は前記第１データライングループＤＬ−１Ｇに含まれたデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４に各々連結され、前記４つの第２サブ画素ＳＰＸ２は前記第２データライングループＤＬ−２Ｇに含まれたデータラインＤＬ５、ＤＬ６、ＤＬ７、ＤＬ８に各々連結される。
前記４つの第３サブ画素ＳＰＸ３は前記第１データライングループＤＬ−１Ｇのデータラインの中で第２番目データライン乃至４番目データラインＤＬ２、ＤＬ３、ＤＬ４及び前記第２データライングループＤＬ−２Ｇの第１番目データラインＤＬ５に各々連結される。
前記４つの第４サブ画素ＳＰＸ４は前記第２データライングループＤＬ−２Ｇの第２番目データライン乃至４番目データラインＤＬ６、ＤＬ７、ＤＬ８及び前記第２データライングループＤＬ−２Ｇの前記４番目データラインＤＬ８に隣接する第１データライングループＤＬ−１Ｇの第１番目データラインＤＬ１に各々連結される。
前記第１選択部４００は４つの第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３、４００−ＳＷ４を含み、前記第２選択部５００は４つの第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３、５００−ＳＷ４を含む。
前記４つの第１スイッチング素子４００−ＳＷ１、４００−ＳＷ２、４００−ＳＷ３、４００−ＳＷ４の出力端子は奇数番目データラインＤＬ１、ＤＬ３、ＤＬ５、ＤＬ７に各々連結され、前記４つの第２スイッチング素子５００−ＳＷ１、５００−ＳＷ２、５００−ＳＷ３、５００−ＳＷ４の出力端子は偶数番目データラインＤＬ２、ＤＬ４、ＤＬ６、ＤＬ８に各々連結される。
本実施形態による表示装置は表示品質が向上され消費電力が減少するのみでなく、前記第１選択部４００及び第２選択部５００の個数が減少して回路構成が単純である。
以上実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させ得ることはを理解できる。また本発明に開示された実施形態は本発明の技術思想を限定するためのことではなく、下記の特許請求の範囲及びそれと同等な範囲内にある全て技術思想は本発明の権利範囲に含まれることで解釈されなければならない。
ＤＰ・・・表示パネル
１００・・・信号制御部
２００・・・ゲート駆動部
３００・・・データ駆動部
４００・・・第１選択部
５００・・・第２選択部

Claims (20)

  1. 各々が第１方向に延長され、前記第１方向と交差する第２方向に配列された複数個のデータラインと、
    前記複数個のデータラインと絶縁され、前記第２方向に延長され、前記第１方向に配列された複数個のゲートラインと、
    前記複数個のゲートラインの中で第１ゲートラインに連結され、前記複数個のデータラインの中で第１データライングループに含まれた対応データラインに各々連結された複数個の第１サブ画素を含む第１画素と、
    前記第１ゲートラインに隣接する第２ゲートラインに連結され、前記複数個のデータラインの中で第２データライングループに含まれた対応データラインに各々連結された複数個の第２サブ画素を含む第２画素と、
    第１データ信号及び第１制御信号を受信し、前記第１制御信号にしたがって前記第１データ信号を前記複数個のデータラインの奇数番目データラインと偶数番目データラインの中でいずれか１つに選択的に提供する第１選択部と、
    前記第１データ信号と極性が異なる他の第２データ信号及び第２制御信号を受信し、前記第２制御信号にしたがって前記第２データ信号を前記複数個のデータラインの前記奇数番目データラインと前記偶数番目データラインとの中で他の１つに選択的に提供する第２選択部と、を含むことを特徴とする表示装置。
  2. 前記第１データライングループ及び前記第２データライングループ各々は連続して配置されたｉ（ｉは２より大きい自然数）個のデータラインを含み、前記第１データライングループと前記第２データライングループは交互に配置され、
    前記第１画素に含まれた前記複数個の第１サブ画素は前記第１データライングループに連結され、
    前記第２画素に含まれた前記複数個の第２サブ画素は前記第１データライングループの中で第２番目データライン乃至ｉ番目データラインに連結され、前記第２データライングループの中で第１番目データラインに連結されたことを特徴とする請求項１に記載の表示装置。
  3. 前記第１選択部は複数個の第１スイッチング素子を含み、
    前記第１スイッチング素子各々は、前記第１データ信号が印加される第１入力ノードに連結された入力端子、前記データラインの中で対応するデータラインに連結された出力端子、及び前記第１制御信号を受信する制御端子を含むことを特徴とする請求項１に記載の表示装置。
  4. 前記第１制御信号は活性化区間が互に異なる複数個のスイッチング信号を含み、
    前記第１スイッチング素子は前記複数個のスイッチング信号を各々受信し、
    前記第１スイッチング素子は前記活性化区間に対応するように各々ターンオンされることを特徴とする請求項３に記載の表示装置。
  5. 前記第１スイッチング素子はターンオンされた順序にしたがって前記奇数番目データラインへ前記第１データ信号を順次的に提供することを特徴とする請求項４に記載の表示装置。
  6. 前記第２選択部は複数個の第２スイッチング素子を含み、
    前記第２スイッチング素子の各々は、前記第２データ信号が印加される第２入力ノードに連結された入力端子、前記データラインの中で対応するデータラインに連結された出力端子、及び前記第２制御信号を受信する制御端子を含むことを特徴とする請求項３に記載の表示装置。
  7. 前記複数個のゲートラインにゲート信号を順次的に提供するゲート駆動部と、
    前記第１選択部に前記第１データ信号を提供し、前記第２選択部に前記第２データ信号を提供するデータ駆動部と、をさらに含むことを特徴とする請求項６に記載の表示装置。
  8. 前記データ駆動部は第１フレーム区間の間に前記第１選択部に第１極性の前記第１データ信号を提供し、前記第２選択部に第２極性の前記第２データ信号を提供し、前記第１フレーム区間に連続する第２フレーム区間の間に前記第１選択部に前記第２極性の前記第１データ信号を提供し、前記第２選択部に前記第１極性の前記第２データ信号を提供することを特徴とする請求項７に記載の表示装置。
  9. 前記第１画素は３つの第１サブ画素を含み、前記３つの前記第１サブ画素はレッド、グリーン、ブルーの中で互に異なる１つを各々表示し、
    前記第２画素は３つの第２サブ画素を含み、前記３つの前記第２サブ画素はレッド、グリーン、ブルーの中で互に異なる１つを各々表示することを特徴とする請求項１に記載の表示装置。
  10. 前記３つの第１サブ画素各々は表示されるカラーに対応するカラーフィルターを含み、
    前記３つの第２サブ画素各々は表示されるカラーに対応するカラーフィルターを含むことを特徴とする請求項９に記載の表示装置。
  11. 前記第１画素はホワイトを表示する第１サブ画素をさらに含み、前記第２画素はホワイトを表示する第２サブ画素をさらに含むことを特徴とする請求項９に記載の表示装置。
  12. 第１データライングループ及び前記第１データライングループと交互に配置された第２データライングループに区分され、前記第１データライングループと前記第２データライングループは各々連続して配置されたｉ（ｉは２より大きい自然数）個のデータラインを含む複数個のデータラインと、
    前記複数個のデータラインと交差し、交互に配置された第１及び第２ゲートラインと、
    前記第１ゲートラインに連結され、前記第１データライングループの前記ｉ個のデータラインに各々連結されたｉ個の第１サブ画素を含む第１画素と、
    前記第２ゲートラインに連結され、前記第１データライングループの第２番目データライン乃至ｉ番目データライン及び前記第２データライングループの第１番目データラインに各々連結されたｉ個の第２サブ画素を含む第２画素と、
    第１データ信号及び第１制御信号を受信し、前記第１制御信号にしたがって前記第１データ信号を前記複数個のデータラインの中で奇数番目データラインに選択的に提供する第１選択部と、
    前記第１データ信号と極性が異なる第２データ信号及び第２制御信号を受信し、前記第２制御信号にしたがって前記第２データ信号を前記複数個のデータラインの中で偶数番目データラインに選択的に提供する第２選択部と、を含むことを特徴とする表示装置。
  13. 前記第１及び第２ゲートラインにゲート信号を順次的に提供するゲート駆動部と、
    前記第１選択部へ前記第１データ信号を提供し、前記第２選択部へ前記第２データ信号を提供するデータ駆動部と、
    前記第１選択部と前記第２選択部とへ前記第１制御信号と前記第２制御信号とを各々提供する信号制御部をさらに含むことを特徴とする請求項１２に記載の表示装置。
  14. 前記信号制御部は前記第１ゲートラインへ印加されたゲート信号のゲートオン区間と前記第２ゲートラインへ印加されたゲート信号のゲートオン区間ごとに前記第１制御信号を出力することを特徴とする請求項１３に記載の表示装置。
  15. 前記第１選択部の各々はｉ個の第１スイッチング素子を各々含み、
    前記ｉ個の第１スイッチング素子の入力端子は前記第１データ信号が印加される第１入力ノードに連結され、出力端子は前記奇数番目データラインの中で対応するデータラインに連結され、制御端子は前記第１制御信号を各々受信することを特徴とする請求項１４に記載の表示装置。
  16. 前記第１制御信号は活性化区間が互に異なる複数個のスイッチング信号を含み、
    前記第１スイッチング素子は前記複数個のスイッチング信号を各々受信し、
    前記第１スイッチング素子は前記活性化区間に対応するようにターンオンされることを特徴とする請求項１５に記載の表示装置。
  17. 前記第１ゲートラインに印加されたゲート信号のゲートオン区間に対応して前記第１データ信号を出力する前記第１スイッチング素子のターンオン順序は前記第２ゲートラインに印加されたゲート信号のゲートオン区間に対応して前記第２データ信号を出力する前記第１スイッチング素子のターンオン順序と互に異なることを特徴とする請求項１６に記載の表示装置。
  18. 前記ｉは３であり、
    前記第１及び第２サブ画素各々の前記３つのサブ画素はレッド、グリーン、及びブルーの中でいずれか１つを各々表示することを特徴とする請求項１２に記載の表示装置。
  19. 前記ｉは４であり、
    前記第１及び第２サブ画素各々の前記４つのサブ画素はレッド、グリーン、ブルー、及びホワイトの中でいずれか１つを各々表示することを特徴とする請求項１２に記載の表示装置。
  20. 前記第１ゲートラインに連結され、前記第２データライングループの前記ｉ個のデータラインに各々連結されたｉ個の第３サブ画素を含む第３画素と、
    前記第２ゲートラインに連結され、前記第２データライングループの第２番目データライン乃至ｉ番目データライン、及び前記第２データライングループの前記ｉ番目データラインに隣接して配置された他の１つの前記第１データライングループの第１番目データラインに各々連結されたｉ個の第４サブ画素を含む第４画素と、をさらに含む請求項１２に記載の表示装置。
JP2012270319A 2012-02-28 2012-12-11 表示装置 Active JP6301055B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120020541A KR101982716B1 (ko) 2012-02-28 2012-02-28 표시장치
KR10-2012-0020541 2012-02-28

Publications (2)

Publication Number Publication Date
JP2013178480A true JP2013178480A (ja) 2013-09-09
JP6301055B2 JP6301055B2 (ja) 2018-03-28

Family

ID=49002263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270319A Active JP6301055B2 (ja) 2012-02-28 2012-12-11 表示装置

Country Status (3)

Country Link
US (1) US9466255B2 (ja)
JP (1) JP6301055B2 (ja)
KR (1) KR101982716B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018124551A (ja) * 2017-01-31 2018-08-09 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR20190028513A (ko) * 2016-08-10 2019-03-18 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Rgbw 4원색 패널 구동 아키텍쳐

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
US9697781B2 (en) * 2012-12-10 2017-07-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device with a plurality of synchronized timing controllers and display driving method thereof
KR102113621B1 (ko) * 2013-12-23 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치
KR102233626B1 (ko) * 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102169032B1 (ko) * 2014-10-10 2020-10-23 엘지디스플레이 주식회사 표시장치
KR102315192B1 (ko) * 2014-12-16 2021-10-21 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102275693B1 (ko) * 2014-12-22 2021-07-09 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
KR102290614B1 (ko) * 2014-12-31 2021-08-19 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR102339159B1 (ko) * 2015-02-03 2021-12-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102343719B1 (ko) 2015-02-25 2021-12-28 삼성디스플레이 주식회사 표시 장치
KR102353736B1 (ko) * 2015-07-30 2022-01-20 엘지디스플레이 주식회사 액정표시장치
CN107357099B (zh) * 2016-05-10 2021-05-07 群创光电股份有限公司 面板装置及其驱动方法
KR20180061506A (ko) * 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
CN106710502A (zh) * 2016-12-26 2017-05-24 武汉华星光电技术有限公司 一种显示面板及用于驱动显示面板的多路复用驱动电路
JP2018189778A (ja) * 2017-05-01 2018-11-29 株式会社ジャパンディスプレイ 表示装置
TWI632535B (zh) * 2017-07-05 2018-08-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN108375855B (zh) * 2018-02-28 2021-03-12 厦门天马微电子有限公司 显示面板和显示装置
CN108594554B (zh) * 2018-05-09 2020-11-17 京东方科技集团股份有限公司 一种阵列基板，其驱动方法及显示装置
US10741617B2 (en) * 2018-10-09 2020-08-11 HKC Corporation Limited Pixel structure, array substrate and display device
TWI693586B (zh) * 2019-02-14 2020-05-11 友達光電股份有限公司 多工器驅動方法以及顯示裝置
CN111240061B (zh) 2020-03-18 2021-09-14 合肥鑫晟光电科技有限公司 阵列基板及其驱动方法、显示装置
TWI724840B (zh) * 2020-03-26 2021-04-11 友達光電股份有限公司 顯示面板
DE102021119562A1 (de) * 2020-07-30 2022-02-03 Lg Display Co., Ltd. Anzeigevorrichtung
CN112017543B (zh) * 2020-08-28 2022-11-15 昆山国显光电有限公司 显示面板及其短路测试方法和显示装置
CN114519965A (zh) * 2020-11-20 2022-05-20 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板及显示装置
CN115315742A (zh) * 2021-03-04 2022-11-08 京东方科技集团股份有限公司 发光基板、显示装置和驱动发光基板的方法
CN114530129B (zh) * 2021-10-29 2023-06-30 滁州惠科光电科技有限公司 显示面板的驱动方法、显示面板的驱动装置及显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085885A1 (en) * 2001-11-08 2003-05-08 Hitachi, Ltd. Display device
WO2008149569A1 (ja) * 2007-06-06 2008-12-11 Sharp Kabushiki Kaisha 表示装置ならびにその駆動方法
JP2009181100A (ja) * 2008-02-01 2009-08-13 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822911B2 (ja) * 1995-03-23 1998-11-11 日本電気株式会社 駆動回路
JP4079473B2 (ja) 1996-12-19 2008-04-23 ティーピーオー ホンコン ホールディング リミテッド 液晶表示装置
KR100367010B1 (ko) 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
DE10259326B4 (de) * 2001-12-19 2018-11-29 Lg Display Co., Ltd. Flüssigkristallanzeige
KR100859467B1 (ko) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100853771B1 (ko) 2002-04-20 2008-08-25 엘지디스플레이 주식회사 액정표시장치
KR20040055337A (ko) * 2002-12-20 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동장치
US20090128463A1 (en) * 2007-11-16 2009-05-21 Naoya Sugimoto Spatial light modulator implemented with a mirror array device
KR20050112953A (ko) * 2004-05-28 2005-12-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 방법
TWI267808B (en) * 2005-10-12 2006-12-01 Au Optronics Corp Liquid crystal display and driving method therefor
JP4498337B2 (ja) 2006-10-17 2010-07-07 東芝モバイルディスプレイ株式会社 液晶表示装置
KR20080079948A (ko) 2007-02-28 2008-09-02 엘지디스플레이 주식회사 수직 2 도트 ｚ-인버젼 방식의 액정표시장치
KR101430149B1 (ko) * 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5069946B2 (ja) * 2007-05-16 2012-11-07 株式会社ジャパンディスプレイイースト 液晶表示装置
KR100893392B1 (ko) 2007-10-18 2009-04-17 (주)엠씨테크놀로지 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
KR101420443B1 (ko) * 2008-12-23 2014-07-16 엘지디스플레이 주식회사 액정표시장치
TWI401662B (zh) * 2008-12-30 2013-07-11 Novatek Microelectronics Corp 顯示系統、源極驅動裝置及其畫面插黑方法
KR101319345B1 (ko) * 2009-08-04 2013-10-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101675839B1 (ko) 2009-12-14 2016-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101667048B1 (ko) 2009-12-22 2016-10-18 엘지디스플레이 주식회사 액정표시장치
KR101792673B1 (ko) 2011-02-01 2017-11-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101859677B1 (ko) * 2011-07-27 2018-05-21 삼성디스플레이 주식회사 표시장치
KR101924417B1 (ko) * 2011-11-24 2019-02-21 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085885A1 (en) * 2001-11-08 2003-05-08 Hitachi, Ltd. Display device
WO2008149569A1 (ja) * 2007-06-06 2008-12-11 Sharp Kabushiki Kaisha 表示装置ならびにその駆動方法
JP2009181100A (ja) * 2008-02-01 2009-08-13 Hitachi Displays Ltd 液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028513A (ko) * 2016-08-10 2019-03-18 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Rgbw 4원색 패널 구동 아키텍쳐
JP2019519815A (ja) * 2016-08-10 2019-07-11 武漢華星光電技術有限公司 Ｒｇｂｗ４原色パネル用のドライバアーキテクチャ
KR102200271B1 (ko) 2016-08-10 2021-01-08 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Rgbw 4원색 패널 구동 아키텍쳐
JP2018124551A (ja) * 2017-01-31 2018-08-09 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP7058507B2 (ja) 2017-01-31 2022-04-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US11329071B2 (en) 2017-01-31 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2022105023A (ja) * 2017-01-31 2022-07-12 株式会社半導体エネルギー研究所 表示装置
US11515340B2 (en) 2017-01-31 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Also Published As

Publication number Publication date
JP6301055B2 (ja) 2018-03-28
US9466255B2 (en) 2016-10-11
US20130222216A1 (en) 2013-08-29
KR20130098762A (ko) 2013-09-05
KR101982716B1 (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
JP6301055B2 (ja) 表示装置
KR101127593B1 (ko) 액정 표시 장치
US10643558B2 (en) Driving method of display panel, display panel and display device
TWI637378B (zh) 液晶顯示器
US9870749B2 (en) Display device
JP5951251B2 (ja) 表示装置
US20150213772A1 (en) Display panel and driving method thereof
KR102233626B1 (ko) 표시 장치
KR101385225B1 (ko) 액정표시장치 및 그 구동방법
KR102237125B1 (ko) 표시 장치 및 이의 구동 방법
US9711098B2 (en) Display apparatus with dummy pixel row and method of driving the display apparatus
KR101906182B1 (ko) 표시장치
US20180182319A1 (en) Liquid crystal display and array substrate thereof
JP2014153541A (ja) 画像表示装置及びその駆動方法
JP2006338027A (ja) 共有回路を利用する平板表示装置のゲートライン駆動装置及び方法
KR102091434B1 (ko) 표시 장치
KR102169032B1 (ko) 표시장치
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102353736B1 (ko) 액정표시장치
KR20150086026A (ko) 표시 장치
KR20160072369A (ko) 표시장치
KR102297034B1 (ko) 표시장치 및 그 구동 방법
KR20120090888A (ko) 액정 표시 장치
KR20170020107A (ko) 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180228

R150 Certificate of patent or registration of utility model

Ref document number: 6301055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250